JP7089388B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7089388B2
JP7089388B2 JP2018063641A JP2018063641A JP7089388B2 JP 7089388 B2 JP7089388 B2 JP 7089388B2 JP 2018063641 A JP2018063641 A JP 2018063641A JP 2018063641 A JP2018063641 A JP 2018063641A JP 7089388 B2 JP7089388 B2 JP 7089388B2
Authority
JP
Japan
Prior art keywords
lead
plating layer
semiconductor device
resin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018063641A
Other languages
English (en)
Other versions
JP2019176034A (ja
Inventor
光俊 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2018063641A priority Critical patent/JP7089388B2/ja
Priority to US16/364,517 priority patent/US10727169B2/en
Publication of JP2019176034A publication Critical patent/JP2019176034A/ja
Application granted granted Critical
Publication of JP7089388B2 publication Critical patent/JP7089388B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/42—Coating with noble metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F17/00—Multi-step processes for surface treatment of metallic material involving at least one process provided for in class C23 and at least one process covered by subclass C21D or C22F or class C25
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4811—Connecting to a bonding area of the semiconductor or solid-state body located at the far end of the body with respect to the bonding area outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Description

本開示は、半導体素子を搭載した半導体装置およびその製造方法に関する。
近年、ＳＯＮパッケージ（Small Outline Non-leaded package）やＱＦＮパッケージ（Quad Flat Non-leaded package）などのリードレスパッケージ型の半導体装置が存在する。リードレスパッケージ型の半導体装置は、半導体素子を封止した封止樹脂から外部接続用の端子が突出していないため、半導体装置の小型化や薄型化に有利である。たとえば特許文献１には、このようなリードレスパッケージ型の半導体装置が開示されている。
特許文献１に記載の半導体装置は、半導体素子、リードフレーム、複数のワイヤおよび封止樹脂を備えている。リードフレームは、たとえば銅からなる。リードフレームは、ダイパッド部および複数のリード部を有する。ダイパッド部は、半導体素子を支持する。複数のリード部はそれぞれ、ワイヤを介して半導体素子と電気的に接続されている。複数のリード部は、半導体装置を電子機器などの回路基板に実装する際の上記外部接続用の端子である。封止樹脂は、半導体素子を覆う。
特開２０１６－１８８４６号公報
特許文献１に記載の半導体装置においては、リードフレームが銅からなるため、大気中での酸化によって、封止樹脂から露出したリードフレームの表面に酸化膜が形成される。このような銅の酸化膜ははんだの濡れ性が低い。したがって、従来の半導体装置をはんだによって電子機器などの回路基板に実装する場合、実装強度の低下が懸念される。そのため、半導体装置の回路基板への実装強度を向上させる上で、改善の余地があった。
本開示は、上記課題に鑑みて考え出されたものであり、その目的は、回路基板への実装強度を高めることが可能な半導体装置および当該半導体装置の製造方法を提供することにある。
本開示の第１の側面によって提供される半導体装置は、半導体素子と、各々が厚さ方向において互いに反対側を向くリード主面およびリード裏面を有しており、前記半導体素子に導通するとともに、いずれかの前記リード主面によって前記半導体素子を支持する複数のリードと、前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、各々が前記封止樹脂から露出する第１めっき層および第２めっき層と、を備えており、前記封止樹脂は、前記厚さ方向に直交する第１方向を向く樹脂側面を有し、前記複数のリードの少なくともいずれかは、前記リード裏面に繋がり、かつ、前記樹脂側面と面一であるリード端面を有し、前記第１めっき層は、前記リード裏面を覆っており、前記第２めっき層は、前記リード端面を覆い、かつ、前記第１方向において前記樹脂側面よりも突き出ており、前記第２めっき層の前記リード裏面が向く方向の端縁は、前記第１方向に見て、前記第１めっき層に重なることを特徴とする。
前記半導体装置の好ましい実施の形態においては、前記リード端面および前記樹脂側面はともに、前記第２めっき層の表面よりも粗い。
前記半導体装置の好ましい実施の形態においては、前記第２めっき層の素材は、前記複数のリードの素材よりもはんだ濡れ性が高い。
前記半導体装置の好ましい実施の形態においては、前記複数のリードの前記素材は、主成分がＣｕである。
前記半導体装置の好ましい実施の形態においては、前記第２めっき層は、Ａｕ層を含んでいる。
前記半導体装置の好ましい実施の形態においては、前記第２めっき層は、さらにＮｉ層およびＰｄ層を含んでおり、前記Ｎｉ層、前記Ｐｄ層および前記Ａｕ層は、互いに積層されている。
前記半導体装置の好ましい実施の形態においては、前記第１めっき層の素材は、前記第２めっき層の素材と異なる。
前記半導体装置の好ましい実施の形態においては、前記第１めっき層の前記素材は、主成分がＳｎである。
前記半導体装置の好ましい実施の形態においては、前記封止樹脂は、前記リード裏面と同じ方向を向き、かつ、前記リード裏面と面一である樹脂裏面を有しており、前記第１めっき層は、前記厚さ方向において前記樹脂裏面よりも突き出ている。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、前記リード主面と同じ方向を向き、かつ、第１電極が形成された素子主面および前記リード裏面と同じ方向を向き、かつ、第２電極が形成された素子裏面を有している。
前記半導体装置の好ましい実施の形態においては、前記複数のリードは、互いに離間した第１リードおよび第２リードを含んでおり、前記第１リードは、第１ワイヤを介して、前記第１電極に導通しており、前記第２リードは、導電性接合材を介して、前記第２電極に導通している。
前記半導体装置の好ましい実施の形態においては、前記素子主面は、前記第１電極と異なる第３電極がさらに形成されており、前記複数のリードは、前記第１リードおよび前記第２リードから離間した第３リードをさらに含んでおり、前記第３リードは、第２ワイヤを介して、第３電極に導通している。
前記半導体装置の好ましい実施の形態においては、前記半導体素子は、ＭＯＳＦＥＴである。
本開示の第２の側面によって提供される半導体装置の製造方法は、前記半導体装置の好ましい実施の形態においては、厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを用意する工程と、前記リードフレームの前記主面に半導体素子を搭載する工程と、前記リードフレームの前記裏面が露出するように、前記リードフレームの一部および前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、前記リードフレームの前記裏面を覆う第１めっき層を電解めっきにより形成する電解めっき工程と、少なくとも前記リードフレームの前記裏面および前記第１めっき層を覆う保護テープを貼り付ける工程と、前記保護テープを貼り付けた状態で、前記リードフレームの一部と前記封止樹脂の一部を切断することで、前記封止樹脂に前記厚さ方向に直交する第１方向を向く樹脂側面を形成するとともに、前記リードフレームに前記樹脂側面から露出し、かつ前記樹脂側面と面一であるリード端面を形成する工程と、前記保護テープを貼り付けた状態で、前記リード端面を覆う第２めっき層を無電解めっきにより形成する無電解めっき工程とを含むことを特徴とする。
前記半導体装置の製造方法の好ましい実施の形態においては、前記第２めっき層の素材は、前記リードフレームの素材よりもはんだ濡れ性が高い。
前記半導体装置の製造方法の好ましい実施の形態においては、前記リードフレームの素材は、主成分がＣｕであり、前記第２めっき層は、少なくともＡｕ層を含んでいる。
前記半導体装置の製造方法の好ましい実施の形態においては、前記電解めっき工程は、前記樹脂形成工程の後に行われる。
前記半導体装置の製造方法の好ましい実施の形態においては、前記第１めっき層の素材は、主成分がＳｎである。
本開示の半導体装置によれば、当該半導体装置の回路基板への実装強度を高めることができる。また、本開示の半導体装置の製造方法によれば、当該回路基板への実装強度を高めることができる半導体装置を製造することができる。
第１実施形態にかかる半導体装置を示す平面図である。 第１実施形態にかかる半導体装置を示す底面図である。 第１実施形態にかかる半導体装置を示す正面図である。 第１実施形態にかかる半導体装置を示す背面図である。 第１実施形態にかかる半導体装置を示す側面図（左側面図）である。 図１に示すＶＩ－ＶＩ線に沿う断面図である。 図１に示すＶＩＩ－ＶＩＩ線に沿う断面図である。 図１の半導体装置の製造方法にかかる工程を示す平面図である。 図１の半導体装置の製造方法にかかる工程を示す平面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す平面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す平面図である。 図１の半導体装置の製造方法にかかる工程を示す断面図である。 図１の半導体装置の製造方法にかかる工程を示す平面図である。 第２実施形態にかかる半導体装置を示す正面図である。 第２実施形態にかかる半導体装置を示す断面図である。 第３実施形態にかかる半導体装置を示す底面図である。 第３実施形態にかかる半導体装置を示す断面図である。 第３実施形態にかかる半導体装置を示す断面図である。 変形例にかかる半導体装置を示す正面図である。 変形例にかかる半導体装置を示す側面図である。 変形例にかかる半導体装置を示す断面図である。 変形例にかかる半導体装置を示す平面図である。 変形例にかかる半導体装置を示す平面図である。
本開示の半導体装置および当該半導体装置の製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。
図１～図７は、第１実施形態にかかる半導体装置を示している。第１実施形態の半導体装置Ａ１は、半導体素子１０、封止樹脂２０、複数のリード３１～３４、複数のワイヤ４１～４３、導電性接合材５０、第１めっき層６１および第２めっき層６２を備えている。
図１は、半導体装置Ａ１を示す平面図である。なお、図１においては、封止樹脂２０を想像線（二点鎖線）で示している。図２は、半導体装置Ａ１を示す底面図である。図３は、半導体装置Ａ１を示す正面図であって、半導体装置Ａ１を図１の下側から見たときを示している。図４は、半導体装置Ａ１を示す背面図であって、半導体装置Ａ１を図１の上側から見たときを示している。図５は、半導体装置Ａ１を示す側面図であって、半導体装置Ａ１を図１の左側から見たときを示している。図６は、図１のＶＩ－ＶＩ線に沿う断面図である。図７は、図１のＶＩＩ－ＶＩＩ線に沿う断面図である。説明の便宜上、互いに直交する３つの方向を、ｘ方向、ｙ方向、ｚ方向とそれぞれ定義する。ｚ方向は、半導体装置Ａ１の厚さ方向である。ｘ方向は、半導体装置Ａ１の平面図における左右方向である。ｙ方向は、半導体装置Ａ１の平面図における上下方向である。ｙ方向およびｚ方向が、特許請求の範囲に記載の「第１方向」および「厚さ方向」にそれぞれ相当する。
半導体装置Ａ１は、様々な電子機器などの回路基板に表面実装する装置である。半導体装置Ａ１は、封止樹脂２０から、回路基板に実装するための端子が突出していないリードレスパッケージ型である。本実施形態においては、半導体装置Ａ１は、ｚ方向から見て（以下「平面視」ともいう。）、略矩形状である。半導体装置Ａ１の大きさは、特に限定されないが、本実施形態においては、たとえばｘ方向寸法が１．８～１５．０ｍｍ、ｙ方向寸法が１．８～１５．０ｍｍ、ｚ方向寸法が０．７～５．５ｍｍである。
半導体素子１０は、半導体装置Ａ１の電気的機能を発揮する要素である。本実施形態においては、半導体素子１０は、パワーＭＯＳＦＥＴとするが、これに限定されない。たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）であってもよいし、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードなどのディスクリート半導体素子であってもよい。また、半導体装置Ａ１においては、図１に示すように、１つの半導体素子１０を備えている場合を示すが、２つ以上の半導体素子１０を備えていてもよい。本実施形態においては、半導体素子１０は、図１に示すように平面視矩形状である。半導体素子１０は、素子主面１０ａおよび素子裏面１０ｂを有する。
素子主面１０ａおよび素子裏面１０ｂは、ｚ方向において離間しており、互いに反対側を向く。素子主面１０ａには、ゲート電極１０１およびソース電極１０３が形成されている。ゲート電極１０１の面積は、ソース電極１０３の面積よりも小さい。本実施形態においては、素子主面１０ａには、さらに、センス電極１０４が形成されている。センス電極１０４は、半導体素子１０に流れる電流を検出するための電極であって、たとえば半導体素子１０のソース電流に比例した電流が流れる。なお、素子主面１０ａは、ゲート電極１０１、ソース電極１０３およびセンス電極１０４を除いて、パッシベーション膜（図示略）で覆われている。すなわち、素子主面１０ａにおいて、ゲート電極１０１、ソース電極１０３およびセンス電極１０４がパッシベーション膜から露出している。素子裏面１０ｂには、ドレイン電極１０２が形成されている。本実施形態においては、半導体装置Ａ１を回路基板に実装した際、素子裏面１０ｂが当該回路基板に対向する。ゲート電極１０１、ドレイン電極１０２およびソース電極１０３が、本開示にかかる特許請求の範囲に記載の「第１電極」、「第２電極」および「第３電極」にそれぞれ相当する。
封止樹脂２０は、半導体素子１０、複数のリード３１～３４の一部ずつ、複数のワイヤ４１～４３および導電性接合材５０を覆っている。封止樹脂２０は、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、封止樹脂２０は、平面視矩形状である。なお、封止樹脂２０の平面視形状はこれに限定されない。封止樹脂２０は、図３～図７に示すように、樹脂主面２１、樹脂裏面２２および複数の樹脂側面２３を有する。
樹脂主面２１と樹脂裏面２２とは、ｚ方向において互いに反対側を向く。樹脂主面２１は、素子主面１０ａと同じ方向を向く。樹脂裏面２２は、素子裏面１０ｂと同じ方向を向く。複数の樹脂側面２３はそれぞれ、樹脂主面２１および樹脂裏面２２に繋がっている。本実施形態においては、各樹脂側面２３は、図３～図７に示すように、樹脂主面２１および樹脂裏面２２の両方に対して直交し、平坦である。なお、各樹脂側面２３は、ｚ方向に対して若干傾斜していてもよい。本実施形態においては、複数の樹脂側面２３は、図１および図２に示すように、一対の第１樹脂側面２３１および一対の第２樹脂側面２３２を含む。一対の第１樹脂側面２３１はｙ方向に離間しており、互いに反対側を向く。一対の第２樹脂側面２３２は、ｘ方向において離間しており、互いに反対側を向く。
複数のリード３１～３４は、半導体素子１０を支持するとともに、半導体素子１０と導通する。以降の説明においては、第１リード３１、第２リード３２、第３リード３３および第４リード３４と称することもある。複数のリード３１～３４は、たとえば金属の板状部材に打ち抜き加工や折り曲げ加工、切削加工などを施すことにより形成されている。複数のリード３１～３４はともに、金属からなる。本実施形態においては、複数のリード３１～３４は、主な成分がＣｕ（銅）である。なお、複数のリード３１～３４の素材は、Ｎｉ（ニッケル）、または、ＣｕやＮｉの合金、４２アロイなどであってもよい。複数のリード３１～３４のそれぞれの厚さは、たとえば０．２０～０．３０ｍｍである。第１リード３１、第２リード３２、第３リード３３および第４リード３４は、互いに離間している。また、第１リード３１、第３リード３３および第４リード３４は、図１および図２に示すように、ｘ方向に並んでいる。
第１リード３１は、第１リード主面３１ａ、第１リード裏面３１ｂおよび第１リード端面３１ｃを有する。第１リード主面３１ａおよび第１リード裏面３１ｂは、ｚ方向において離間し、互いに反対側を向く。第１リード主面３１ａは、素子主面１０ａと同じ方向を向く。第１リード裏面３１ｂは、素子裏面１０ｂと同じ方向を向き、かつ、封止樹脂２０（樹脂裏面２２）から露出する。第１リード端面３１ｃは、第１リード主面３１ａおよび第１リード裏面３１ｂに繋がり、かつ、封止樹脂２０（樹脂側面２３）から露出する。本実施形態においては、第１リード端面３１ｃは、一方（図１における下方）の第１樹脂側面２３１から露出している。第１リード端面３１ｃは、当該一方の第１樹脂側面２３１と面一である。
第１リード３１は、第１ボンディングパッド部３１１および第１端子部３１２を含んでいる。第１ボンディングパッド部３１１の厚みは、第１端子部３１２の厚みよりも小さい。
第１ボンディングパッド部３１１は、第１ワイヤ４１が接合された部分である。第１ボンディングパッド部３１１は、上面が第１リード主面３１ａの一部である。第１ボンディングパッド部３１１は、図１に示すように、上面に第１ワイヤ４１が接合されている。第１ボンディングパッド部３１１は、図２に示すように、下面が封止樹脂２０に覆われている。
第１端子部３１２は、平面視矩形状である。第１端子部３１２は、上面が第１リード主面３１ａの一部であり、下面が第１リード裏面３１ｂである。第１端子部３１２は、一方の第１樹脂側面２３１から露出する露出面を有しており、当該露出面が第１リード端面３１ｃである。
第２リード３２は、第２リード主面３２ａ、第２リード裏面３２ｂおよび複数の第２リード端面３２ｃを有する。第２リード主面３２ａおよび第２リード裏面３２ｂは、ｚ方向において離間しており、互いに反対側を向く。第２リード主面３２ａは、素子主面１０ａと同じ方向を向く。第２リード裏面３２ｂは、素子裏面１０ｂと同じ方向を向き、かつ、封止樹脂２０（樹脂裏面２２）から露出する。複数の第２リード端面３２ｃは、第２リード主面３２ａおよび第２リード裏面３２ｂに繋がり、かつ、樹脂側面２３から露出する。本実施形態においては、複数の第２リード端面３２ｃのうち、２つは、一方（図１における上方）の第１樹脂側面２３１から露出し、２つは、一方の第２樹脂側面２３２から露出し、２つは、他方の第２樹脂側面２３２から露出する。各第２リード端面３２ｃは、当該第２リード端面３２ｃが露出した樹脂側面２３と面一である。よって、第２リード端面３２ｃには、図１および図２に示すように、ｘ方向を向く面とｙ方向の一方を向く面とを有する。
第２リード３２は、第２ボンディングパッド部３２１および複数の延出部３２２を含んでいる。第２ボンディングパッド部３２１の厚みは、複数の延出部３２２の厚みよりも大きい。
第２ボンディングパッド部３２１は、半導体素子１０が搭載された部分である。第２ボンディングパッド部３２１は、いわゆるダイパッドとして機能する。第２ボンディングパッド部３２１は、上面が第２リード主面３２ａの一部である。第２ボンディングパッド部３２１は、図１に示すように、上面に半導体素子１０が搭載されている。第２ボンディングパッド部３２１は、下面の一部が第２リード裏面３２ｂである。第２ボンディングパッド部３２１は、図２に示すように、下面の一部が樹脂裏面２２から露出している。
複数の延出部３２２はそれぞれ、平面視において第２ボンディングパッド部３２１の周囲から突き出た部分である。各延出部３２２は、上面が第２リード主面３２ａの一部であり、下面が封止樹脂２０に覆われている。各延出部３２２は、樹脂側面２３から露出する露出面を有しており、当該露出面が第２リード端面３２ｃである。
第３リード３３は、第３リード主面３３ａ、第３リード裏面３３ｂおよび第３リード端面３３ｃを有する。第３リード主面３３ａおよび第３リード裏面３３ｂは、ｚ方向において離間し、互いに反対側を向く。第３リード主面３３ａは、素子主面１０ａと同じ方向を向く。第３リード裏面３３ｂは、素子裏面１０ｂと同じ方向を向き、かつ、封止樹脂２０（樹脂裏面２２）から露出する。第３リード端面３３ｃは、第３リード主面３３ａおよび第３リード裏面３３ｂに繋がり、かつ、封止樹脂２０（樹脂側面２３）から露出する。本実施形態においては、第３リード端面３３ｃは、一方（図１における下方）の第１樹脂側面２３１から露出している。第３リード端面３３ｃは、当該一方の第１樹脂側面２３１と面一である。
第３リード３３は、第３ボンディングパッド部３３１および複数の第３端子部３３２を含んでいる。本実施形態においては、第３リード３３は、２つの第３端子部３３２を含んでいる。第３ボンディングパッド部３３１の厚みは、各第３端子部３３２の厚みよりも小さい。
第３ボンディングパッド部３３１は、複数の第２ワイヤ４２が接合された部分である。第３ボンディングパッド部３３１は、上面が第３リード主面３３ａの一部である。第３ボンディングパッド部３３１は、図１に示すように、上面に複数の第２ワイヤ４２が接合されている。第３ボンディングパッド部３３１は、図２に示すように、下面が封止樹脂２０に覆われている。本実施形態においては、第３ボンディングパッド部３３１は、平面視においてｘ方向に延びている。
複数の第３端子部３３２はそれぞれ、平面視矩形状である。複数の第３端子部３３２は、平面視において互いに離間している。各第３端子部３３２は、上面が第３リード主面３３ａの一部であり、下面が第３リード裏面３３ｂである。各第３端子部３３２は、樹脂側面２３（一方の第１樹脂側面２３１）から露出する露出面を有しており、当該露出面が第３リード端面３３ｃである。
第４リード３４は、第４リード主面３４ａ、第４リード裏面３４ｂおよび第４リード端面３４ｃを有する。第４リード主面３４ａおよび第４リード裏面３４ｂは、ｚ方向において離間し、互いに反対側を向く。第４リード主面３４ａは、素子主面１０ａと同じ方向を向く。第４リード裏面３４ｂは、素子裏面１０ｂと同じ方向を向き、かつ、封止樹脂２０（樹脂裏面２２）から露出する。第４リード端面３４ｃは、第４リード主面３４ａおよび第４リード裏面３４ｂに繋がり、かつ、樹脂側面２３から露出する。本実施形態においては、第４リード端面３４ｃは、一方（図１における下方）の第１樹脂側面２３１から露出している。第４リード端面３４ｃは、当該一方の第１樹脂側面２３１と面一である。よって、本実施形態においては、第１リード端面３１ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃはすべて、図１における下方の第１樹脂側面２３１から露出しており、当該第１樹脂側面２３１と面一である。
第４リード３４は、第４ボンディングパッド部３４１および第４端子部３４２を含んでいる。第４ボンディングパッド部３４１の厚みは、第４端子部３４２の厚みよりも小さい。
第４ボンディングパッド部３４１は、第３ワイヤ４３が接合された部分である。第４ボンディングパッド部３４１は、上面が第４リード主面３４ａの一部である。第４ボンディングパッド部３４１は、図１に示すように、上面に第３ワイヤ４３が接合されている。第４ボンディングパッド部３４１は、図２に示すように、下面が封止樹脂２０に覆われている。
第４端子部３４２は、平面視矩形状である。第４端子部３４２は、上面が第４リード主面３４ａの一部であり、下面が第４リード裏面３４ｂである。第４端子部３４２は、樹脂側面２３（一方の第１樹脂側面２３１）から露出する露出面を有しており、当該露出面が第４リード端面３４ｃである。
第１ワイヤ４１、複数の第２ワイヤ４２および第３ワイヤ４３はともに、導電性を有する線状部材である。第１ワイヤ４１、複数の第２ワイヤ４２および第３ワイヤ４３は、たとえばＣｕ、Ａｕ（金）あるいはＡｌ（アルミニウム）からなる。
第１ワイヤ４１は、図１に示すように、一端が第１ボンディングパッド部３１１に接合され、他端がゲート電極１０１に接合されている。これにより、第１ボンディングパッド部３１１とゲート電極１０１とが導通している。したがって、第１端子部３１２が半導体装置Ａ１におけるゲート端子となる。
複数の第２ワイヤ４２はそれぞれ、図１に示すように、一端が第３ボンディングパッド部３３１に接合され、他端がソース電極１０３に接合されている。これにより、第３ボンディングパッド部３３１とソース電極１０３とが導通している。したがって、複数の第３端子部３３２が半導体装置Ａ１におけるソース端子となる。なお、複数の第２ワイヤ４２の数は、図１に示される数に限定されない。
第３ワイヤ４３は、図１に示すように、一端が第４ボンディングパッド部３４１に接合され、他端がセンス電極１０４に接合されている。これにより、第４ボンディングパッド部３４１とセンス電極１０４とが導通している。したがって、第４端子部３４２が半導体装置Ａ１におけるセンス端子となる。
導電性接合材５０は、たとえばはんだやＡｇ（銀）ペーストなどの導電体である。導電性接合材５０は、半導体素子１０（素子裏面１０ｂ）と第２リード３２（第２ボンディングパッド部３２１）との間に介在して、これらを導通接合している。本実施形態においては、素子裏面１０ｂにドレイン電極１０２が形成されているので、導電性接合材５０はドレイン電極１０２と第２ボンディングパッド部３２１とを導通させている。したがって、第２リード裏面３２ｂが半導体装置Ａ１におけるドレイン端子となる。
第１めっき層６１は、封止樹脂２０から露出した金属製の被膜である。第１めっき層６１は、樹脂裏面２２から露出しており、第１リード裏面３１ｂ、第２リード裏面３２ｂ、第３リード裏面３３ｂおよび第４リード裏面３４ｂを覆う。第１めっき層６１は、樹脂裏面２２からｚ方向に突き出ている。第１めっき層６１は、電解めっきにより形成される。第１めっき層６１の素材は、複数のリード３１～３４の素材よりもはんだ濡れ性の高い素材である。本実施形態においては、第１めっき層６１の素材は、主成分がＳｎ（スズ）である。
第２めっき層６２は、封止樹脂２０から露出した金属製の被膜である。第２めっき層６２は、図１～図３、図５および図６に示すように、樹脂側面２３（第１樹脂側面２３１の一方）から露出しており、第１リード端面３１ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃを覆う。本実施形態においては、第１リード端面３１ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃは、一方の第１樹脂側面２３１と面一である。よって、第２めっき層６２は、樹脂側面２３（第１樹脂側面２３１）からｙ方向に突き出ている。また、図５および図６に示すように、第２めっき層６２のｚ方向一方（図５および図６の下方）の端縁は、ｙ方向に見て第１めっき層６１と重なる。本実施形態においては、図５および図６に示すように、第２めっき層６２のｚ方向一方の端縁は、ｙ方向に見て、第１めっき層６１のｚ方向他方の端縁と重なっている。また、第１リード端面３１ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃと第１樹脂側面２３１とは、後述するブレードダイシングによって形成されるため、第２めっき層６２の表面よりも粗い。
第２めっき層６２は、無電解めっきにより形成される。第２めっき層６２の素材は、複数のリード３１～３４の素材よりもはんだ濡れ性が高い。本実施形態においては、第２めっき層６２は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層を含む。Ｎｉ層は、第１リード端面３１ｃ、第２リード端面３２ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃに接し、厚みが０．１～３．０μｍである。Ｐｄ層は、Ｎｉ層とＡｕ層との間に介在し、厚みが０．０１～０．２μｍである。Ａｕ層は、Ｐｄ層に接しており、厚みが０．０１～０．１μｍである。Ａｕ層は、半導体装置Ａ１の外部に露出している。なお、第２めっき層６２の素材および厚みは上記したものに限定されない。たとえば、第２めっき層６２は、Ａｕ層だけであってもよいし、Ｎｉ層とＡｕ層とが積層されていてもよい。
第３めっき層６３は、封止樹脂２０から露出した金属製の被膜である。第３めっき層６３は、図１、図２、図４～図６に示すように、樹脂側面２３（第１樹脂側面２３１の一方）から露出しており、ｙ方向を向く第２リード端面３２ｃを覆う。図１および図２に示すように、平面視において、第２めっき層６２と第３めっき層６３とは封止樹脂２０を挟んで反対側に位置する。第３めっき層６３は、無電解めっきにより形成され、本実施形態においては、第２めっき層６２と同じ素材である。すなわち、第３めっき層６３は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層を含む。また、これらの層の厚みも第２めっき層６２と略同じである。
次に、半導体装置Ａ１の製造方法の一例について、図８～図１７を参照して、以下に説明する。図８、図９、図１３、図１５および図１７は、半導体装置Ａ１の製造方法にかかる工程を示す平面図である。なお、図１３、図１５および図１７において、封止樹脂２０を省略している。図１０～図１２、図１４および図１６は、半導体装置Ａ１の製造方法にかかる工程を示す断面図である。図１０は、図６に示す断面に対応するものであり、図９に示すＸ－Ｘ線に沿う断面に対応している。その他の断面図は、図１０に対応する断面を示している。
まず、図８に示すように、リードフレーム３０を用意する。リードフレーム３０は、第１リード３１、第２リード３２、第３リード３３および第４リード３４となる板状の材料である。リードフレーム３０の素材は、主な成分がＣｕからなる。リードフレーム３０は、リード主面３０ａおよびリード裏面３０ｂを有している。リードフレーム３０は、たとえば金属の板状部材に打ち抜き加工や折り曲げ加工などを施すことにより、図８に示す形状に加工されている。
次いで、図９に示すように、リードフレーム３０に半導体素子１０を搭載する。半導体素子１０は、素子主面１０ａおよび素子裏面１０ｂを有している。そして、素子主面１０ａには、ゲート電極１０１、ソース電極１０３およびセンス電極１０４が形成されており、素子裏面１０ｂには、ドレイン電極１０２が形成されている。半導体素子１０を搭載する工程（素子搭載工程）では、リードフレーム３０のリード主面３０ａのうち、図８に示す素子ボンディング部３９１を少なくとも含む領域にフラックスを塗布した後、素子裏面１０ｂをリード主面３０ａに対向させた姿勢で、半導体素子１０を導電性接合材５０に仮付けする。理解の便宜上、図８において素子ボンディング部３９１にハッチングを付けている。このとき、導電性接合材５０は、リード主面３０ａと素子裏面１０ｂとの双方に挟まれた状態となる。次いで、リフローにより導電性接合材５０を溶融させた後、冷却により導電性接合材５０を固化させる。以上の処理により、半導体素子１０の搭載が完了する。素子搭載工程によって、半導体素子１０の素子裏面１０ｂに形成されたドレイン電極１０２とリードフレーム３０とが導通する。
次いで、図９に示すように、第１ワイヤ４１、複数の第２ワイヤ４２および第３ワイヤ４３をボンディングする。これらのワイヤ４１～４３をボンディングする工程（ワイヤボンディング工程）では、第１ワイヤ４１をゲート電極１０１と図８に示すワイヤボンディング部３９２とにボンディングする。また、複数の第２ワイヤ４２をソース電極１０３と図８に示すワイヤボンディング部３９３とにボンディングする。さらに、第３ワイヤ４３をセンス電極１０４と図８に示すワイヤボンディング部３９４とにボンディングする。理解の便宜上、図８においてワイヤボンディング部３９２，３９３，３９４にそれぞれハッチングを付けている。なお、第１ワイヤ４１、複数の第２ワイヤ４２および第３ワイヤ４３のボンディングの順番は、特に限定されない。ワイヤボンディング工程は、周知のワイヤボンダを用いて行う。第１ワイヤ４１、複数の第２ワイヤ４２および第３ワイヤ４３は、たとえばＣｕ、Ａｕ（金）あるいはＡｌ（アルミニウム）からなる。
次いで、図１０に示すように、半導体素子１０、リードフレーム３０の一部、第１ワイヤ４１、複数の第２ワイヤ４２および第３ワイヤ４３を覆う封止樹脂２０を形成する。当該封止樹脂２０を形成する工程（樹脂形成工程）では、たとえば金型を用いた周知のトランスファモールド成形により行う。具体的には、ワイヤボンディング工程を経たリードフレーム３０を、金型成形機にセットし、流動化させた樹脂材料を金型内のキャビティに流し込む。このとき、リード裏面３０ｂは金型に当接する。そして、樹脂材料を硬化させる。これにより、樹脂主面２１および樹脂裏面２２を有する封止樹脂２０が形成される。本実施形態においては、樹脂材料として、黒色のエポキシ樹脂を用いるが、これに限定されない。また、本実施形態においては、樹脂形成工程によって形成される封止樹脂２０は、図９に示す全領域に形成される。樹脂形成工程において、リード裏面３０ｂを金型に当接させたことで、図１０に示すように、樹脂裏面２２からリード裏面３０ｂが露出し、かつ、樹脂裏面２２とリード裏面３０ｂとが面一となる。
次いで、図１１に示すように、リード裏面３０ｂに第１めっき層６１を形成する。第１めっき層６１の形成は、リードフレーム３０を導電経路とした電解めっきによる。当該電解めっき工程では、上記樹脂形成工程まで行ったリードフレーム３０を所定のめっき液に浸漬させた状態で、リードフレーム３０を導通経路とした電解めっきを行うことで、封止樹脂２０から露出したリード裏面３０ｂに、上記めっき液に応じた金属層が積層され、第１めっき層６１が形成される。本実施形態においては、第１めっき層６１として主成分がＳｎである金属層が形成される。このとき、リードフレーム３０は、図９に示すように、全体が繋がっているため、電解めっき時において、リードフレーム３０の全体に電気が流れる。
次いで、図１２に示すように、リードフレーム３０のリード裏面３０ｂ側から保護テープ７０を貼り付ける。保護テープ７０は、粘着性のテープであって、耐アルカリ性および耐酸性がある。これにより、以降の製造工程における各種薬液などに浸されたり、塗布されたりしたとしても、当該保護テープ７０の損傷を抑制できる。当該保護テープ７０を貼り付ける工程（保護テープ貼付工程）によって、第１めっき層６１および樹脂裏面２２の全面が保護テープ７０で覆われる。
次いで、図１３および図１４に示すように、保護テープ７０を切断することなく、封止樹脂２０およびリードフレーム３０を、ｘ方向に沿って切断する。当該ｘ方向に沿って切断する工程（第１切断工程）は、たとえばブレードダイシングによる。なお、ブレードダイシングによらず、プラズマダイシングやレーザダイシングなどであってもよい。第１切断工程によって、図１３および図１４に示すように、樹脂側面２３（第１樹脂側面２３１）が形成されるとともにリードフレーム３０にｙ方向を向くリード端面３０ｃが形成される。このとき形成された第１樹脂側面２３１とｙ方向を向くリード端面３０ｃとは面一である。ブレードダイシングによる切断は、ダイシングブレードを用いた切削であるため、形成された第１樹脂側面２３１とリード端面３０ｃとは、ダイシングブレードの砥石に応じた表面粗さとなる。また、第１切断工程によって、リードフレーム３０がｙ方向に分割される。この結果、リードフレーム３０から第１リード３１、第３リード３３および第４リード３４が分割される。なお、この時点では、リードフレーム３０のうち、後に第２リード３２となる部分は、ｘ方向に繋がった状態である。
次いで、図１５および図１６に示すように、一部のリード端面３０ｃに第２めっき層６２を形成するとともに、その他のリード端面３０ｃに第３めっき層６３を形成する。具体的には、第１リード３１、第３リード３３および第４リード３４におけるリード端面３０ｃに第２めっき層６２を形成し、リードフレーム３０におけるリード端面３０ｃに第３めっき層６３を形成する。第２めっき層６２および第３めっき層６３の形成は、無電解めっきによる。当該無電解めっき工程では、上記第１切断工程まで行ったリードフレーム３０を所定のめっき液に浸漬させて、無電解めっきを施す。これにより、上記めっき液に応じた金属層が積層され、第２めっき層６２および第３めっき層６３が形成される。本実施形態においては、第２めっき層６２および第３めっき層６３として、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各々を析出させる。このとき第１樹脂側面２３１から露出した各リード端面３０ｃを覆うようにＮｉ層が形成される。そして、当該Ｎｉ層上にＰｄ層、当該Ｐｄ層上にＡｕ層が順次形成される。なお、第２めっき層６２および第３めっき層６３はともに、第１樹脂側面２３１には形成されない。また、保護テープ７０で覆われた領域においても、第２めっき層６２および第３めっき層６３が形成されない。
次いで、図１７に示すように、保護テープ７０を切断することなく、封止樹脂２０およびリードフレーム３０を、ｙ方向に沿って切断する。当該ｙ方向に沿って切断する工程（第２切断工程）においては、図１５に示す切断線ＣＬに沿って切断する。第２切断工程は、たとえばブレードダイシングによる。なお、ブレードダイシングによらず、プラズマダイシングやレーザダイシングなどであってもよい。第２切断工程によって、リードフレーム３０がｘ方向に分割され、第２リード３２が形成される。第２切断工程によって、樹脂側面２３（第１樹脂側面２３１）が形成される。なお、第２切断工程後においては、半導体素子１０ごとの複数の個片が保護テープ７０で繋がった状態である。
次いで、保護テープ７０を剥離する。これにより、半導体素子１０ごとの複数の個片に分割される。以上の工程を経ることにより、図１～図７に示す半導体装置Ａ１が形成される。
次に、半導体装置Ａ１および半導体装置Ａ１の製造方法の作用効果について説明する。
半導体装置Ａ１において、第１リード３１は、第１リード裏面３１ｂが樹脂裏面２２から露出し、第１リード端面３１ｃが樹脂側面２３（一方の第１樹脂側面２３１）から露出している。また、第１めっき層６１が第１リード裏面３１ｂを覆うように形成され、第２めっき層６２が第１リード端面３１ｃを覆うように形成されている。この構成をとることで、半導体装置Ａ１を回路基板に実装する際、はんだが第１めっき層６１および第２めっき層６２に付着する。したがって、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、第３リード３３および第４リード３４においても同様であるので、さらに半導体装置Ａ１の回路基板への実装強度を高めることができる。さらに、第２リード３２においては、第２リード裏面３２ｂが樹脂裏面２２から露出しており、第１めっき層６１が第２リード裏面３２ｂを覆うように形成されている。したがって、半導体装置Ａ１を回路基板に実装する際、はんだが第１めっき層６１に付着するので、半導体装置Ａ１の回路基板への実装強度を高めることができる。
半導体装置Ａ１において、第２めっき層６２は、第１リード端面３１ｃを覆い、かつ、樹脂側面２３（一方の第１樹脂側面２３１）よりもｙ方向に突き出ている。この構成をとることで、第２めっき層６２が樹脂側面２３（一方の第１樹脂側面２３１）と面一である場合よりも、はんだの接合強度が高くなる。したがって、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、第３リード３３および第４リード３４においても同様である。
半導体装置Ａ１において、第１リード端面３１ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃは、ブレードダイシングによって形成されたため、表面が比較的粗い。したがって、これら覆う第２めっき層６２は、アンカー効果によって、第１リード端面３１ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃとの接着性が高くなる。
半導体装置Ａ１において、第１めっき層６１に覆われた第１リード裏面３１ｂと第２めっき層６２に覆われた第１リード端面３１ｃとが繋がっている。上記するように、半導体装置Ａ１を回路基板に実装する際のはんだは、第１めっき層６１および第２めっき層６２に付着する。したがって、半導体装置Ａ１を回路基板に実装したとき、はんだが第１めっき層６１および第２めっき層６２を跨がるように形成される。したがって、樹脂側面２３（一方の第１樹脂側面２３１）から露出した第２めっき層６２に接合するようにフィレットが形成されるため、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、第３リード３３および第４リード３４においても同様であるので、さらに、半導体装置Ａ１の回路基板への実装強度を高めることができる。また、上記のようなフィレットが形成されることで、半導体装置Ａ１と回路基板とを接合するはんだの接続状態を、半導体装置Ａ１の上方および側方から目視確認することができる。
半導体装置Ａ１において、第１めっき層６１および第２めっき層６２は、複数のリード３１～３４よりも、はんだ濡れ性が高い素材からなる。これにより、半導体装置Ａ１を回路基板に実装したとき、はんだが第１めっき層６１および第２めっき層６２の表面全体を覆うように形成される。したがって、上記のようなフィレットが形成されやすい。
半導体装置Ａ１によれば、第１めっき層６１は主成分がＳｎからなる。このような第１めっき層６１は、主成分がＡｕであるめっき層よりも安価である。したがって、半導体装置Ａ１のコストを低減することができる。特に、半導体装置Ａ１の平面視寸法が大きくなるほど、コスト低減を図る上で好ましい。
半導体装置Ａ１の製造方法によれば、無電解めっき工程により、第２めっき層６２を形成している。第１切断工程を経た後は、図１３および図１４に示すように、リードフレーム３０においては、第１リード３１、第３リード３３および第４リード３４が分割されている。このため、電解めっきにおける導通経路を確保することが困難である。すなわち、第１リード３１、第３リード３３および第４リード３４における各リード端面３０ｃに、電解めっきにより第２めっき層６２を形成することが困難である。しかしながら、本実施形態においては、無電解めっきを用いることで、第１リード３１、第３リード３３および第４リード３４における各リード端面３０ｃに第２めっき層６２を形成することができる。
半導体装置Ａ１の製造方法によれば、電解めっき工程後に、リードフレーム３０のリード裏面３０ｂ側から保護テープ７０を貼り付けている。これにより、少なくとも第１めっき層６１が保護テープ７０に覆われる。したがって、その後の無電解めっき工程時に当該第１めっき層６１上に第２めっき層６２が形成されない。すなわち、半導体装置Ａ１の裏面側において、Ａｕを含む第２めっき層６２が形成されないので、半導体装置Ａ１のコスト低減を図ることができる。
図１８～図２７は、本開示の半導体装置およびその製造方法の他の実施の形態を示している。なお、これらの図おいて、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図１８および図１９は、第２実施形態にかかる半導体装置を示している。第２実施形態の半導体装置Ａ２は、半導体装置Ａ１と比較して、第１めっき層６１の素材が主に異なる。
図１８は、半導体装置Ａ２を示す正面図である。図１９は、半導体装置Ａ２を示す断面図であり、第１実施形態における図６に対応する断面である。
本実施形態においては、第１めっき層６１は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。これらの層は、電解めっきにより形成される。また、本実施形態においては、第１めっき層６１は、図１８および図１９に示すように、樹脂裏面２２と面一である。なお、第１めっき層６１の素材は上記したものに限定されない。たとえば、第１めっき層６１は、Ａｕ層だけであってもよいし、Ｎｉ層とＡｕ層とが積層されていてもよい。
本実施形態おいては、内部めっき層６４を備えている。内部めっき層６４は、第１リード３１、第２リード３２、第３リード３３および第４リード３４と、封止樹脂２０とに挟まれている。内部めっき層６４は、第１めっき層６１と同じ素材である。すなわち、内部めっき層６４は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成される。なお、第１めっき層６１が、Ａｕ層だけで構成されている場合には、内部めっき層６４もＡｕ層だけで構成されており、第１めっき層６１が、Ｎｉ層とＡｕ層とが積層して構成されている場合には、内部めっき層６４もＮｉ層とＡｕ層とが積層して構成されている。
上記第１実施形態と同じ形状のリードフレーム３０を用意した後、これをめっき液に浸漬させて、電解めっきを施す。これにより、図８に示す状態のリードフレーム３０の表面全体にめっき層（以下、「表層めっき層」という）が形成される。この表層めっき層は、第１めっき層６１および内部めっき層６４に相当する。具体的には、表層めっき層のうち、リードフレーム３０のリード裏面３０ｂに形成され、後に封止樹脂２０の樹脂裏面２２から露出する部分が第１めっき層６１となる。したがって、本実施形態においては、リードフレーム３０の表面全体に表層めっき層を形成する工程が、特許請求の範囲に記載の「電解めっき工程」に相当する。また、表層めっき層のうち、リードフレーム３０のリード裏面３０ｂ以外の部分に形成され、後に封止樹脂２０に覆われた部分が内部めっき層６４となる。なお、リードフレーム３０を切断することによって形成されるリード端面３０ｃ（後に第１リード端面３１ｃ、第２リード端面３２ｃ、第３リード端面３３ｃおよび第４リード端面３４ｃ）には、表層めっき層は形成されない。当該リードフレーム３０の表面全体に表層めっき層を形成した後は、上記第１実施形態に示す電解めっき工程を除いて、上記第１実施形態と同様に行うことで、図１８および図１９に示す半導体装置Ａ２が形成される。
このような実施形態によっても、半導体装置Ａ２の回路基板への実装強度を高めることができる。
半導体装置Ａ２においては、第１めっき層６１は電解めっきにより形成されている。たとえば、第１めっき層６１と第２めっき層６２とが同じ素材であるため、上記第１実施形態に示す無電解めっき工程によって、第１めっき層６１を形成することも考えられる。しかしながら、一般的に、無電解めっきは、電解めっきよりも製造コストが高い。したがって、本実施形態においては、第１めっき層６１を電解めっきで形成したことで、第１めっき層６１を無電解めっきで形成する場合よりも、製造コストを抑えることができる。
図２０～図２２は、第３実施形態にかかる半導体装置を示している。第３実施形態の半導体装置Ａ３は、半導体装置Ａ１と比較して、各リード３１～３４の形状が主に異なる。
図２０は、半導体装置Ａ３を示す底面図である。図２１は、半導体装置Ａ３を示す断面図であり、第１実施形態における図６に対応する断面である。図２２は、半導体装置Ａ３を示す断面図であり、第１実施形態における図７に対応する断面である。
本実施形態においては、第１リード３１において、第１ボンディングパッド部３１１の厚みが第１端子部３１２の厚みと略同じである。したがって、第１ボンディングパッド部３１１は、下面が封止樹脂２０に覆われておらず、樹脂裏面２２から露出している。よって、第１ボンディングパッド部３１１の下面も第１リード裏面３１ｂである。すなわち、本実施形態における第１リード裏面３１ｂは、第１実施形態における第１リード裏面３１ｂよりも面積が大きい。なお、第３リード３３および第４リード３４においても同様である。また、第２リード３２において、複数の延出部３２２の厚みが第２ボンディングパッド部３２１の厚みと同じである。したがって、複数の延出部３２２は、下面が封止樹脂２０に覆われておらず、樹脂裏面２２から露出している。よって、複数の延出部３２２の下面も第２リード裏面３２ｂである。すなわち、本実施形態における第２リード裏面３２ｂは、第１実施形態における第２リード裏面３２ｂよりも面積が大きい。
このような実施形態によっても、半導体装置Ａ３の回路基板への実装強度を高めることができる。
半導体装置Ａ３によれば、上記するように、各リード３１～３４において、各リード裏面３１ｂ，３２ｂ，３３ｂ，３４ｂの面積が、半導体装置Ａ１と比較して大きい。これにより、図２０に示すように、第１めっき層６１が形成される面積が拡大している。したがって、半導体装置Ａ３を回路基板に実装する際、はんだが付着（接合）する範囲が拡大されるので、半導体装置Ａ３の回路基板への実装強度をさらに高めることができる。
第１実施形態ないし第３実施形態においては、第２めっき層６２は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層で構成された場合を示したが、第２めっき層６２の素材は、上記したものに限定されない。たとえば、無電解めっき工程におけるめっき液の薬液を変えることで、第２めっき層６２の素材を、主成分がＳｎである金属層にしてもよい。このような変形例においても、半導体装置の実装強度を高めることができる。
第１実施形態ないし第３実施形態においては、封止樹脂２０の各樹脂側面２３が平坦である場合を示したが、これに限定されない。たとえば、図２３～図２５に示すように、各樹脂側面２３に段差があってもよい。図２３は、このような変形例にかかる半導体装置を示す正面図である。図２４は、このような変形例にかかる半導体装置を示す左側面図である。図２５は、このような変形例にかかる半導体装置を示す断面図であり、第１実施形態における図６に対応する断面である。本変形例においては、各樹脂側面２３において、ｚ方向の一方側（図２３～図２５における下方）が、封止樹脂２０の平面視内方に窪んでいる場合を示している。このような変形例においても、半導体装置の回路基板への実装強度を高めることができる。なお、図２３～図２５に示す半導体装置は一例であって、これに限定されるものではない。
第１実施形態ないし第３実施形態においては、複数のリード３１～３４を備える場合を示したが、リードの数および形状は上記したものに限定されない。リードの数および形状は、搭載する半導体素子１０の数、種類、および、形成された電極の数などに応じて、適宜変更することができる。図２６および図２７は、このような変形例にかかる半導体装置を示す平面図である。なお、図２６および図２７においては、封止樹脂２０を想像線（二点鎖線）で示しており、また、半導体素子の各電極１０１～１０４および複数のワイヤ４１～４３を省略している。図２６は、半導体装置Ａ１と比較して、第４リード３４を備えておらず、第３リード３３が３つの第３端子部３３２を備えている場合を示している。図２７は、半導体装置Ａ１と比較して、第２リード３２および複数のリード３５を備えている。複数のリード３５は、互いに同じ形状でありかつ同じ大きさである。このような変形例においても、半導体装置の回路基板への実装強度を高めることができる。なお、図２６および図２７に示す半導体装置は一例であって、これに限定されるものではない。たとえば半導体素子を２つ以上搭載する場合には、リード数がさらに多くなる可能性がある。
第１実施形態ないし第３実施形態においては、図５および図６に示すように、ｙ方向に見て、第２めっき層６２のｚ方向の一方の端縁が、第１めっき層６１のｚ方向の他方の端縁と重なる場合を示したが、これに限定されない。第２めっき層６２を形成する電解めっきの条件（浸漬時間や薬液の種類など）、また、第１めっき層６１の素材および第２めっき層６２の素材によっては、次のようになることもある。それは、第２めっき層６２のｚ方向の一方の端縁が、ｙ方向に見て、第１めっき層６１のｚ方向の上方の端縁と第１めっき層６１のｚ方向の下方の端縁との間に挟まれている場合もあるし、第１めっき層６１のｚ方向下方の端縁と重なる場合もある。
第１実施形態ないし第３実施形態においては、半導体装置Ａ１～Ａ３は、１つの樹脂側面２３（第１樹脂側面２３１の一方）に端子が配置された樹脂パッケージである場合を示したが、これに限定されない。たとえば、半導体装置の２つの樹脂側面２３に端子が配置された樹脂パッケージ（いわゆるＳＯＮパッケージ型）、あるいは、半導体装置の４つの樹脂側面２３に端子が配置された樹脂パッケージ（いわゆるＱＦＮパッケージ型）であっても、同様に第１めっき層６１および第２めっき層６２を形成することで、半導体装置の回路基板への実装強度を高めることができる。
本開示の半導体装置およびその製造方法は、上記した実施形態に限定されるものではない。本開示の半導体装置の各部の具体的な構成および本開示の製造方法の各工程の具体的な処理および順序は、種々に設計変更自在である。
Ａ１，Ａ２，Ａ３：半導体装置
１０ ：半導体素子
１０ａ ：素子主面
１０ｂ ：素子裏面
１０１ ：ゲート電極
１０２ ：ドレイン電極
１０３ ：ソース電極
１０４ ：センス電極
２０ ：封止樹脂
２１ ：樹脂主面
２２ ：樹脂裏面
２３ ：樹脂側面
２３１ ：第１樹脂側面
２３２ ：第２樹脂側面
３０ ：リードフレーム
３０ａ ：リード主面
３０ｂ ：リード裏面
３０ｃ ：リード端面
３９１ ：素子ボンディング部
３９２，３９３，３９４：ワイヤボンディング部
３１ ：第１リード
３１ａ ：第１リード主面
３１ｂ ：第１リード裏面
３１ｃ ：第１リード端面
３１１ ：第１ボンディングパッド部
３１２ ：第１端子部
３２ ：第２リード
３２ａ ：第２リード主面
３２ｂ ：第２リード裏面
３２ｃ ：第２リード端面
３２１ ：第２ボンディングパッド部
３２２ ：延出部
３３ ：第３リード
３３ａ ：第３リード主面
３３ｂ ：第３リード裏面
３３ｃ ：第３リード端面
３３１ ：第３ボンディングパッド部
３３２ ：第３端子部
３４ ：第４リード
３４ａ ：第４リード主面
３４ｂ ：第４リード裏面
３４ｃ ：第４リード端面
３４１ ：第４ボンディングパッド部
３４２ ：第４端子部
３５ ：リード
４１ ：第１ワイヤ
４２ ：第２ワイヤ
４３ ：第３ワイヤ
５０ ：導電性接合材
６１ ：第１めっき層
６２ ：第２めっき層
６３ ：第３めっき層
６４ ：内部めっき層
７０ ：保護テープ

Claims (16)

  1. 半導体素子と、
    各々が厚さ方向において互いに反対側を向くリード主面およびリード裏面を有しており、前記半導体素子に導通するとともに、いずれかの前記リード主面によって前記半導体素子を支持する複数のリードと、
    前記複数のリードの一部ずつおよび前記半導体素子を覆う封止樹脂と、
    各々が前記封止樹脂から露出する第１めっき層および第２めっき層と、
    前記第１めっき層と同じ素材であり、かつ、前記封止樹脂に覆われる内部めっき層と、
    を備えており、
    前記封止樹脂は、前記厚さ方向に直交する第１方向を向く樹脂側面を有し、
    前記複数のリードの少なくともいずれかは、前記リード裏面に繋がり、かつ、前記樹脂側面と面一であるリード端面を有し、
    前記第１めっき層は、前記リード裏面を覆っており、
    前記第２めっき層は、前記リード端面を覆い、かつ、前記第１方向において前記樹脂側面よりも突き出ており、
    前記第２めっき層の前記リード裏面が向く方向の端縁は、前記第１方向に見て、前記第１めっき層に重なり、
    前記半導体素子は、前記リード主面と同じ方向を向き、かつ、第１電極が形成された素子主面および前記リード裏面と同じ方向を向き、かつ、第２電極が形成された素子裏面を有し
    前記複数のリードは、互いに離間した第１リードおよび第２リードを含んでおり、
    前記第１リードは、第１ワイヤを介して、前記第１電極に導通しており、
    前記第２リードは、導電性接合材を介して、前記第２電極に導通しており、
    前記内部めっき層は、前記第２リードのリード主面を覆い、前記半導体素子と前記第２リードのリード主面との間に介在しており、かつ、前記第１めっき層に繋がる、
    ことを特徴とする半導体装置。
  2. 前記リード端面および前記樹脂側面はともに、前記第２めっき層の表面よりも粗い、
    請求項１に記載の半導体装置。
  3. 前記第２めっき層の素材は、前記複数のリードの素材よりもはんだ濡れ性が高い、
    請求項１または請求項２に記載の半導体装置。
  4. 前記複数のリードの前記素材は、主成分がＣｕである、
    請求項３に記載の半導体装置。
  5. 前記第２めっき層は、Ａｕ層を含んでいる、
    請求項４に記載の半導体装置。
  6. 前記第２めっき層は、さらにＮｉ層およびＰｄ層を含んでおり、
    前記Ｎｉ層、前記Ｐｄ層および前記Ａｕ層は、互いに積層されている、
    請求項５に記載の半導体装置。
  7. 前記第１めっき層の素材は、前記第２めっき層の素材と異なる、
    請求項１ないし請求項６のいずれか一項に記載の半導体装置。
  8. 前記第１めっき層の前記素材は、主成分がＳｎである、
    請求項７に記載の半導体装置。
  9. 前記封止樹脂は、前記リード裏面と同じ方向を向き、かつ、前記リード裏面と面一である樹脂裏面を有しており、
    前記第１めっき層は、前記厚さ方向において前記樹脂裏面よりも突き出ている、
    請求項８に記載の半導体装置。
  10. 前記封止樹脂は、前記リード裏面と同じ方向を向く樹脂裏面を有しており、
    前記リード裏面は、前記厚さ方向において、前記樹脂裏面よりも、前記リード主面が向く方向側に位置し、
    前記第１めっき層は、前記厚さ方向において前記樹脂裏面と面一である、
    請求項１ないし請求項８のいずれか一項に記載の半導体装置。
  11. 前記素子主面は、前記第１電極と異なる第３電極がさらに形成されており、
    前記複数のリードは、前記第１リードおよび前記第２リードから離間した第３リードをさらに含んでおり、
    前記第３リードは、第２ワイヤを介して、第３電極に導通している、
    請求項１ないし請求項１０のいずれか一項に記載の半導体装置。
  12. 前記半導体素子は、ＭＯＳＦＥＴである、
    請求項１１に記載の半導体装置。
  13. 厚さ方向において互いに反対側を向く主面および裏面を有するリードフレームを用意する用意工程と、
    前記リードフレームの前記主面に半導体素子を搭載する素子搭載工程と、
    前記リードフレームの一部および前記半導体素子を覆う封止樹脂を形成する樹脂形成工程と、
    前記リードフレームの前記裏面を覆う第１めっき層を電解めっきにより形成する電解めっき工程と、
    少なくとも前記リードフレームの前記裏面および前記第１めっき層を覆う保護テープを貼り付ける工程と、
    前記保護テープを貼り付けた状態で、前記リードフレームの一部と前記封止樹脂の一部を切断することで、前記封止樹脂に前記厚さ方向に直交する第１方向を向く樹脂側面を形成するとともに、前記リードフレームに前記樹脂側面から露出し、かつ前記樹脂側面と面一であるリード端面を形成する工程と、
    前記保護テープを貼り付けた状態で、前記リード端面を覆う第２めっき層を無電解めっきにより形成する無電解めっき工程と、
    を含み、
    前記電解めっき工程は、前記素子搭載工程前に行われ、
    前記電解めっき工程では、前記第１めっき層および内部めっき層を含む表層めっき層を前記用意工程後のリードフレームの表面全体に形成し、
    前記素子搭載工程では、前記表層めっき層を介して、前記主面に前記半導体素子を搭載し、
    前記樹脂形成工程では、前記内部めっき層を覆い、かつ、前記第１めっき層を露出させるように、前記封止樹脂を形成する、
    ことを特徴とする半導体装置の製造方法。
  14. 前記第２めっき層の素材は、前記リードフレームの素材よりもはんだ濡れ性が高い、
    請求項１３に記載の半導体装置の製造方法。
  15. 前記リードフレームの素材は、主成分がＣｕであり、
    前記第２めっき層は、少なくともＡｕ層を含んでいる、
    請求項１４に記載の半導体装置の製造方法。
  16. 前記第１めっき層の素材は、主成分がＳｎである、
    請求項１３ないし請求項１５のいずれか一項に記載の半導体装置の製造方法。
JP2018063641A 2018-03-29 2018-03-29 半導体装置および半導体装置の製造方法 Active JP7089388B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018063641A JP7089388B2 (ja) 2018-03-29 2018-03-29 半導体装置および半導体装置の製造方法
US16/364,517 US10727169B2 (en) 2018-03-29 2019-03-26 Semiconductor device having lead with back and end surfaces provided with plating layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018063641A JP7089388B2 (ja) 2018-03-29 2018-03-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019176034A JP2019176034A (ja) 2019-10-10
JP7089388B2 true JP7089388B2 (ja) 2022-06-22

Family

ID=68053847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018063641A Active JP7089388B2 (ja) 2018-03-29 2018-03-29 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10727169B2 (ja)
JP (1) JP7089388B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111864050B (zh) * 2020-04-16 2023-04-18 诺思(天津)微系统有限责任公司 半导体器件、半导体组件及电子设备
DE212021000165U1 (de) * 2020-04-21 2021-11-29 Rohm Co., Ltd. Halbleiterbauteil
US11562947B2 (en) 2020-07-06 2023-01-24 Panjit International Inc. Semiconductor package having a conductive pad with an anchor flange
JP2022118411A (ja) * 2021-02-02 2022-08-15 ローム株式会社 半導体装置および検査方法
WO2022224811A1 (ja) * 2021-04-19 2022-10-27 ローム株式会社 半導体装置、および半導体装置の製造方法
EP4231345A1 (en) * 2022-02-22 2023-08-23 Infineon Technologies Austria AG Power semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218469A (ja) 2007-02-28 2008-09-18 Rohm Co Ltd 半導体装置の製造方法
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015233132A (ja) 2014-05-12 2015-12-24 ローム株式会社 半導体装置
JP2017175131A (ja) 2016-03-17 2017-09-28 ローム株式会社 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016018846A (ja) 2014-07-07 2016-02-01 株式会社東芝 半導体パッケージ及び半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218469A (ja) 2007-02-28 2008-09-18 Rohm Co Ltd 半導体装置の製造方法
JP2008258411A (ja) 2007-04-05 2008-10-23 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015233132A (ja) 2014-05-12 2015-12-24 ローム株式会社 半導体装置
JP2017175131A (ja) 2016-03-17 2017-09-28 ローム株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20190304879A1 (en) 2019-10-03
JP2019176034A (ja) 2019-10-10
US10727169B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US8184453B1 (en) Increased capacity semiconductor package
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US8076181B1 (en) Lead plating technique for singulated IC packages
JP2005057067A (ja) 半導体装置およびその製造方法
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US20140211442A1 (en) Pre-soldered leadless package
JP3664045B2 (ja) 半導体装置の製造方法
JP2013239740A (ja) 半導体装置
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP2007048978A (ja) 半導体装置及びその製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004228166A (ja) 半導体装置及びその製造方法
WO2021215472A1 (ja) 半導体装置
JP7460051B2 (ja) 半導体装置
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP5011879B2 (ja) 半導体装置及びリードフレーム組立体の製法
JP2019145625A (ja) 半導体装置
JP2017108191A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220610

R150 Certificate of patent or registration of utility model

Ref document number: 7089388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150