CN111864050B - 半导体器件、半导体组件及电子设备 - Google Patents

半导体器件、半导体组件及电子设备 Download PDF

Info

Publication number
CN111864050B
CN111864050B CN202010299481.6A CN202010299481A CN111864050B CN 111864050 B CN111864050 B CN 111864050B CN 202010299481 A CN202010299481 A CN 202010299481A CN 111864050 B CN111864050 B CN 111864050B
Authority
CN
China
Prior art keywords
substrate
acoustic
semiconductor device
layer
acoustic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010299481.6A
Other languages
English (en)
Other versions
CN111864050A (zh
Inventor
张全德
庞慰
郑云卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ROFS Microsystem Tianjin Co Ltd
Original Assignee
ROFS Microsystem Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ROFS Microsystem Tianjin Co Ltd filed Critical ROFS Microsystem Tianjin Co Ltd
Priority to CN202010299481.6A priority Critical patent/CN111864050B/zh
Publication of CN111864050A publication Critical patent/CN111864050A/zh
Application granted granted Critical
Publication of CN111864050B publication Critical patent/CN111864050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明涉及一种半导体器件，包括：声学组件，所述声学组件包括至少一个声学器件；基板；金属框架，包括中间金属结构以及金属引脚，所述金属引脚与中间金属结构同层且间隔开布置，其中：所述声学组件与所述基板彼此间隔开的同层布置在所述金属框架的上表面，所述声学组件设置在中间金属结构的上表面，所述声学组件与所述基板电连接，所述基板与所述金属框架电连接。本发明还涉及一种电子设备，包括上述半导体器件或者上述半导体组件。

Description

半导体器件、半导体组件及电子设备
技术领域
本发明的实施例涉及半导体领域，尤其涉及一种半导体器件，一种半导体组件，以及一种具有该半导体器件或器件的电子设备。
背景技术
随着通讯技术的发展，特别是在终端产品中，射频前端的技术发展一直在追求着更小尺寸、更大功率、更低插损、更高隔离度、更多集成功能等目标。声学器件(例如声表面波(SAW)滤波器和体声波(BAW)滤波器)以其固有的技术优势逐渐成为射频前端组件中的重要核心滤波部件。但随着器件工作频率和功率越来越高，其本身的封装尺寸却又越来越小，从而导致器件内部由于严重的自加热而不能正常工作，严重时可能造成器件损坏。
降低器件核心温度是提升器件功率容量和工作温度的有效手段，这可以通过对器件到PCB(印制电路板)之间的散热通道进行优化来实现。通常的做法是对器件与PCB之间的基板进行优化，但仍采用器件叠加在基板上的方式(典型的结构如图1、2所示)实现。
图1所示的方案100中，声学组件5采用倒装(flip-chip)的方法装配在基板3之上，其中焊球4起到电连接声学组件5和基板3的作用，基板3通过焊锡2装配在PCB 1上，塑封6作为封装结构包裹在声学组件5周围并对其起到保护作用。
图2所示的方案101中，声学组件5采用打线的方式(wire bonding)或者通过键合线装配在基板3上，声学组件5与基板3之间用键合线7电连接，基板3通过焊锡2装配在PCB 1上，塑封6包裹在声学组件5周围并对其起到保护作用。由于基板3通常采用FR4环氧玻璃布层压板、LTCC(低温共烧陶瓷)或HTCC(高温共烧陶瓷)等材料，其有效热导率的极限在30W/m·k量级，优化的空间有限，因此造成声学组件5在大功率下工作时无法将自身产生的热量有效传导至芯片外部(即传导到PCB 1或外界空气)，从而导致在芯片内部热量积累而产生严重自加热现象，进而影响器件性能，甚至可能导致器件失效。
发明内容
为了解决现有设计中声学组件到PCB之间散热瓶颈的局限或问题，从而提高器件的功率容量，改善器件的温漂特性，提出本发明。
根据本发明的实施例的一个方面，提出了一种半导体器件，包括：
声学组件，所述声学组件包括至少一个声学器件；
基板；
金属框架，包括中间金属结构以及金属引脚，所述金属引脚与中间金属结构同层且间隔开布置，
其中：
所述声学组件与所述基板彼此间隔开的同层布置在所述金属框架的上表面，所述声学组件设置在中间金属结构的上表面，所述声学组件与所述基板电连接，所述基板与所述金属框架电连接。
根据本发明的实施例的再一方面，提出了一种半导体组件，包括：
印制电路板；和
上述的半导体器件，
其中：
半导体器件的金属框架的下侧与所述印制电路板电连接。
根据本发明的实施例的还一方面，提出了一种电子设备，包括上述的半导体器件或半导体组件。
附图说明
以下描述与附图可以更好地帮助理解本发明所公布的各种实施例中的这些和其他特点、优点，图中相同的附图标记始终表示相同的部件，其中：
图1为现有技术中的倒装封装器件的截面示意图；
图2为现有设计中的打线封装器件的截面示意图；
图3为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板全部包围声学组件；
图4为本发明的一个示例性实施例的半导体器件的沿图3中的A-A’线截得的截面示意图，其中示出了集成声学器件的框架封装结构；
图5为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板在三侧局部包围声学组件；
图6为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板在两侧局部包围声学组件；
图7为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板与声学组件并列布置；
图8为根据本发明的一个实施例的半导体器件的声学组件的截面示意图；
图9为根据本发明的一个实施例的半导体器件的声学组件截面示意图，其中声学组件的衬底带有金属结构层；
图10为根据本发明的一个实施例的半导体器件的声学组件的截面示意图，其中声学组件的衬底带有金属结构层，且衬底中设置有整块填充结构；
图11为根据本发明的一个实施例的半导体器件的声学组件的截面示意图，其中声学组件的衬底带有金属结构层，且衬底中设置有多个分离的填充结构；
图12为根据本发明的一个实施例的半导体器件的声学组件的截面示意图，其中声学组件的衬底带有金属结构层，且衬底中设置有作为填充结构的多个导电通孔；
图13为根据本发明的一个实施例的半导体器件的局部截面示意图，其中示出了声学组件包括了盖层，盖层与声学组件的衬底的上表面间隔开，且盖层的上表面的盖层焊盘与基板通过键合线电连接；
图14为根据本发明的一个实施例的半导体器件的局部截面示意图，其中示出了声学组件包括了盖层，盖层与衬底的上表面间隔开，且衬底的上表面设置的衬底焊盘与基板通过键合线电连接；
图15为根据本发明的一个实施例的半导体器件的局部截面示意图，其中示出了声学组件包括了盖层，盖层与衬底的上表面间隔开，盖层设置有电子器件，且盖层上表面的盖层焊盘与基板通过键合线电连接；
图16为根据本发明的另一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板设置有四个镂空区域，四个声学组件分别置于所述四个镂空区域内；
图17为本发明的另一个示例性实施例的半导体器件的沿图16中的A-A’线截得的截面示意图，其中示出了集成声学器件的框架封装结构；
图18为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板设置有两个矩形镂空区域，每个镂空区域内设置有两个声学组件；
图19为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板在边缘设置有四个缺口区域，每个缺口区域内设置有一个声学组件；
图20为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板设置有一个矩形镂空区域，镂空区域的四个角分别设置有一个声学组件；
图21为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板为限定四个象限区域的的十字形状，且在该十字形状的每一个象限区域内设置有一个声学组件；
图22为根据本发明的一个实施例的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板为长条矩形，且在长条矩形的两侧分别设置有两个声学组件；
图23为根据本发明的一个示例性实施例的、示出本发明的半导体器件的制备方法的流程图；
图24为根据本发明的又一个示例性实施例的、示出本发明的半导体器件的制备方法的流程图。
具体实施方式
针对当前射频前端组件在大功率条件下的散热瓶颈，本发明提出了一种集成声学器件的框架封装结构，其包括：金属框架，金属框架包括中间金属结构及金属引脚(至少一个中间金属结构，至少一个金属引脚)；基板和至少一个声学组件，声学组件内的电子器件包含至少一个声学器件。其中，中间金属结构的材料与金属引脚可以是同一材质，中间金属结构的面积和形状需要保证有足够的空间用来放置声学组件中较大功率的电子器件。区别于现有的射频前端组件的封装，本发明中，将基板与声学组件同平面装配在金属框架的上表面，进一步的，声学组件中较大功率的电子器件适于位于中间金属结构上，使得功率较大的电子器件的底部与中间金属结构有良好热接触，以利于其内部的热量导出到PCB并最终耗散到周围环境中。
本发明中，基板可以安装在金属框架的任何位置。例如，基板可以仅安装在中间金属结构上或横跨中间金属结构和中间金属结构外围的金属引脚，也可以仅在金属引脚之上。
基于本发明的技术方案，基板的主要作用是对内部器件和金属框架提供电互连或为声学组件中的声学器件提供射频信号匹配或阻带抑制电路等，或在其内制作集总单元，以减少对声学组件的外围匹配器件的需求。在本发明中，所有电子器件均可集成在声学组件中，声学组件中包含至少一个声学器件。
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。
本发明的附图2-22中的主要附图标记对应的部件或结构简单说明如下：
10与50：金属框架，其中金属框架10包括中间金属结构10”以及金属引脚10’和10”’，金属框架50包括中间金属结构50”以及金属引脚50’和50”’。中间金属结构和后面提及的导电焊盘11与14可以为同一种材料，可选材料为高导热高导电材料，如铜，铝、金、银等以及这些金属的复合材料或合金材料等。可选的，金属框架和金属引脚用铜或铝或其合金，这是因为：首先，该材料热导率高(例如铜、银和铝的热导率分别为385W/m·k、419W/m·k和210W/m·k，均远高于之前提到的基板热导率；其次，该材料的电导率高；再次，成本较低。
11与14：焊盘或导电焊盘，其材料可选当前常用的键合材料体系，如铜，铝,金,银等以及这些金属的复合材料或合金材料等。
12与52：粘接层，其可以是导电材料，也可以是非导电材料，相应的，其材料可选焊锡，焊球，键合金属，导热胶，或绝缘胶等。
13与53：基板，其材料可选FR-4，LTCC，HTCC等，其可包含两层以上的导电层，以及两层导电层之间的介电层等。
15、55a、55b、55c、55d：声学组件，其内部电子器件包含至少一个后面提到的声学器件24或30，声学组件可以是谐振器、滤波器、双工器、多工器、射频前端模块中的一种或多种。
16与56：封装材料，可选陶瓷，塑料，环氧树脂等，或其组合。
17与57：导线或键合线，材料可选铜，铝，金，银等或其合金。
18、58a、58b：集总单元，可为电阻电感电容等。
19：衬底，可选材料为单晶硅、砷化镓、蓝宝石、石英等。
20：声学器件层，设置在声学组件的衬底的上表面，可以包括声学器件。
21：金属结构层，可为单层或多层，其材料可选钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
22：填充结构，可选材料为相对于衬底热导率更高的材料，如金，银，铜，铝，石墨烯，AlN等，或其组合。
23与27：导电通孔，可选材料为金属材料，如钼、钌、金、铝、镁、钨、铜，钛、铱、锇、铬或以上金属的复合或其合金等。
24与30：声学器件，可选SAW型或BAW型等声学器件，可为谐振器，滤波器，双工器，多工器等，声学器件可以包括体波谐振器或者声表面波谐振器。
25：盖层，可选材料为单晶硅、砷化镓、蓝宝石、石英，陶瓷，塑料，环氧树脂等，或其组合。
26：空腔，其内部为气体气氛或真空。
28：密封圈或密封层，可选材料为键合金属如金，银，铜，铝，锡，铟等，或塑料，环氧树脂等。
29：电连接结构，可选材料为键合金属如金，银，铜，铝，锡，铟等或其组合。
31、32、33：电子器件，可为射频开关，声学器件，低噪声放大器(LNA)，集总单元或其他半导体器件。
34：功率IC器件，可为功率放大器(PA)或集成其他半导体器件的IC器件。
35：无源器件，可为电感电容电阻等器件。
图3为根据本发明的一个实施例200的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板全部包围声学组件，图4为本发明的一个示例性实施例的半导体器件的沿图3中的A-A’线截得的截面示意图，其中示出了集成声学器件的框架封装结构。
在图3和图4中，金属框架包括中间金属结构10”及其外围的金属引脚10’、10”’，声学组件15与基板13同平面布置且利用粘接层12装配在金属框架10的上表面10a。声学组件15上的焊盘14(图4中未标出，这是因为焊盘14不仅仅限于位于声学组件15的上表面，对于存在叠层结构时也可能存在于其内部)与基板13上表面的焊盘11用键合线17做电连接，基板13的底部与金属框架的金属引脚10’和10”’通过粘接层12做电连接。塑封或封装结构16包裹整个组件，起到保护内部器件的作用。
本实施例中的声学组件15可以包含任意有源器件和无源器件，但必须包含至少一种声学器件。在本实施例中，声学组件可以是一个谐振器，一个滤波器、双工器或多工器，也可以是一个集成射频开关、滤波器等多种器件的声学模组。本发明中并未指定声学器件的类型，可以包含SAW型或BAW型任意声学器件，例如为体波谐振器或者声表面波谐振器。
此外，对于本实施例中电连接方式也并不仅限于图3和4中所示，例如对于声学组件15，其内部可能还有打线(wire bonding，或通过键合线)和倒装(flip-chip)的电连接，且声学组件15也可以直接通过键合线连接到金属框架的中间金属结构10”或其外围的金属引脚10’和10”’，基板13上表面焊盘11也可以直接通过键合线连接到金属框架的中间金属结构10”或其外围的金属引脚10’和10”’。
还需要指出的是，图3和图4所示的实施例中的基板13、声学组件15以及金属框架10的水平横向摆放位置并不仅限定于图中所示。而粘接层12也不仅仅限于图4中所示的情况，实际上，并不要求粘接层连续分布且必须严格对齐声学组件15，基板13或金属框架的各个部分。由于粘接层12可起到电连接或导热作用，可选的，粘接层尽量延伸到其上下两侧的部件的交叠区域，且覆盖良好。
基板13和声学组件15不限于在图3和图4中所示的形状，其可以是任何规则或不规则形状。在图3中，基板存在镂空区域，声学组件15位于该镂空区域中从而基板全部包围声学组件。但是本发明不限于此，基板13还可以占据金属框架上表面除声学组件15之外的任意区域(但两者之间在横向方向上存在必要的隔离空间)。
图5为根据本发明的一个实施例的半导体器件的俯视示意图，其中基板13在三侧局部包围声学组件15。图6为根据本发明的一个实施例的半导体器件的俯视示意图，其中基板13在两侧局部包围声学组件15。图7为根据本发明的一个实施例的半导体器件的俯视示意图，其中基板13与声学组件15并列布置。
另外，基板13加上声学组件15也并不一定要完全占据金属框架的所有空间，例如可以在它们留白的区域放置一个或多个集总电路器件或集总单元18来实现一定的功能(如图5-7中所示)，从而提高了系统的集成度和性能。
在本发明的半导体器件中，基于基板13与声学组件同平面布置在金属框架上，整个半导体器件的高度可以有效减小，这为在声学组件或基板上继续叠放器件提供了可能。因此，本发明中声学组件除了声学器件外，还可以集成多种电子器件，如集总单元、IC、射频开关、功率放大器等。此外，如后面参照附图16-22所述的，基于本发明的半导体器件在结构上可以采用多个电子器件叠层的3D结构，从而可以进一步提高了半导体器件的集成度和封装密度。
图8为根据本发明的一个实施例的半导体器件的声学组件的截面示意图，如图8所示，声学组件15的声学器件层20制作在一个衬底19上。根据图3-4所示的实施例200，声学组件15和基板13是同平面装配在金属框架10的上表面10a，这些部件的装配采用粘接层12来实现。粘接层12可由导电的焊锡，焊球，键合金属，导电胶或者绝缘胶构成，其材料选择是按照器件的装配方式来决定的。例如，当这些部件底部制作有电极，且需要与金属框架做电连接时，则材料可以选用导电材料，其优势在于可以明显简化电连接工艺并缩小器件尺寸；而若这些部件采用表面电极结合打线或键合线连接的方式与金属框架做电连接时，其材料可以选用非导电的绝缘材料。
为了能够提高声学组件15中电子器件的自发热的导出速度，要求粘接层12的热导率和覆盖性要足够好。通常由导电材料构成的粘接层12的热导率要比绝缘材料高些，因此为了充分发挥本发明中金属框架高散热以及前述提到的导电材料构成的粘接层12可以简化工艺和缩小封装尺寸等方面的优势，在进一步的实施例中，粘接层12采用具有高导热且兼具高导电的材料，如焊锡、焊球、导电银胶或键合金属等。但需要指出的是，这并意味着对粘接层12的材料选择作出限定。在粘接层12为金属导电层的情况下，要求声学组件15的衬底19下表面19a有一个金属结构层21，如图9所示。
金属结构层21不仅限于单层金属，其可以包含多层金属结构，金属的种类不作限定且金属结构层21在衬底下表面的布局也并不作限定，可以是任何图案。另外，为了更加提高器件内自发热的导出效率，声学组件15的衬底19和金属结构层21的厚度可以根据实际情况来调整，如增大金属结构层21的厚度而减薄衬底19的厚度有利于芯片内部热量更快的导出，在进一步的实施例中，金属结构层21的厚度为0.2um到2.5um具体的，可以是上述范围的端点值，也可以是1um或2um等。
为了进一步提高导热效率，另一个可选的方案是将衬底19的内部局部制作一个相对于衬底19具有更高导热率的材料构成的填充结构22，如图10所示。该填充结构22的材料可与金属结构层21的材料相同，也可以不同。需要指出的是，本发明中，对于填充结构22与金属化层结构21可做任意搭配，即在衬底19中可以选择两者均无、二选一或均有等方案。
本发明不对填充结构22的形状做限定，任何形状均包含在本发明的保护范围之内。例如，如图11所示，填充结构还可以制作成多个填充块，即衬底中设置有多个分离的填充结构。再如，参见图12，衬底19中设置有作为填充结构的多个导电通孔23，导电通孔23的上端与声学器件层2-中对应的器件电连接，导电通孔23的下端与对应的金属结构子层(即构成金属结构层21的分立部分)电连接。导电通孔直达器件层20中的核心区，可以加快其内部热量的导出。在通孔23不是导电通孔的情况下，该通孔是上述的填充结构的一部分，也有利于衬底的传热。导电通孔23可以将器件层20中的信号经由其从衬底19的底部引出。多个导电通孔23中的至少一个具有接地的作用和/或多个导电通孔中的至少一个具有传输信号的作用。
在本发明中，通过在装配于金属框架上表面的声学组件的衬底的底部设置金属结构层21以及在衬底中填充高热导率材料的结构，在将声学组件的衬底装配于金属框架上表面时，可以加快器件内部热量的导出，并可简化器件的装配工艺。
在本发明中，通过在声学器件的衬底的底部设置金属结构层，使基板和声学组件在金属框架上的装配更加便捷，同时其散热能力也有所提高。
在本实施例中，声学组件15可以是一个谐振器，一个滤波器、双工器、多工器或射频前端模块，也可以是一个集成射频开关、滤波器等多种器件的声学模组。本发明中并未指定声学器件的类型，其可以包含SAW型或BAW型任意声学器件，例如为体波谐振器或者声表面波谐振器。声学组件15的结构不限于图4所示的结构形式。下面参照附图13-15对声学组件的变型例做进一步的说明。在图13-15中，仅示出了体现了盖层、衬底、基板的局部截面示意图，未示出的部分如前所述或所示，这里不再赘述。需要指出的是，图4和图13-15中所示的实施例仅仅是对包含了声学组件的半导体器件的具体说明，而非对该半导体器件的结构的具体限定，只要该半导体器件包括了如本发明的权利要求1所限定的结构，就在本发明的保护范围之内。
图13为根据本发明的一个实施例的半导体器件的局部截面示意图，其中示出了声学组件包括了盖层。如图13所示，声学组件15包括一个制作于衬底19上表面的声学器件24，一个盖层25，盖层25与声学组件15的衬底19的上表面间隔开，盖层25与衬底19之间利用密封圈28进行密封，并形成内部空腔26。由于其声学器件24制作在衬底19上，因此其内部自生热很容易经大面积衬底19而向金属框架传导。
为了将声学器件的电信号引出，如图13所示，还制作了电连接结构29，盖层25中的导电通孔27,以及盖层25上表面的导电焊盘14。为了实现电连接，如本领域技术人员能够理解的，衬底19上制作有表面导线(未示出)。如图13所示，盖层25的上表面的盖层焊盘14与基板13上的基板焊盘11通过键合线17电连接。
图13中所示的声学组件15的盖层25中包含导电通孔27，其制作工艺比较复杂且成本较高。为了简化盖层结构与降低成本，本实施例还提出了一种具有简单盖层结构的声学组件15，如图14所示。图14中，盖层25与衬底19的上表面间隔开，且衬底19的上表面设置的衬底焊盘14与基板13上的基板焊盘11通过键合线17电连接。可以看出，在图14中，盖层25中没有制作通孔，也没有表面焊盘，而声学组件的衬底焊盘14制作在衬底19的上表面，与声学器件24和衬底上的表面导线(此处未示出)同层。另外，与图13中的结构相比，图14中结构中，盖层25与衬底19之间仅包含密封圈28，而没有图13中的电连接结构29。
图13和14中的声学组件15制作比较简单，功能比较单一，为了提升组件的集成度和功能性，在本发明的另外的实施例中，还可以在盖层25制作一器件层，该器件层可以在盖层25的下表面25a、内部或者其上表面。为了提高集成度，可以采用多器件叠层结构，该结构极大地提高了空间利用率。图15示出了多器件叠层结构。如图15所示，声学组件15包括了盖层25，盖层25与衬底19的上表面间隔开，盖层25设置有电子器件，且盖层25上表面的盖层焊盘14与基板13的基板焊盘11通过键合线17电连接。更具体的，如图15所示，声学器件24和功率IC器件34制作在衬底19的上表面，声学器件30制作在盖层25的下表面25a，盖层25中制作有通孔27和无源器件35，盖层25上表面装配有三个电子器件31,32,33，该三个电子器件各自之间通过打线连接或通过键合线连接并最终与基板13的基板焊盘11形成电连接。这里电子器件31,32,33的功能不作限定，例如可以是集总电路电容电感电阻等，也可以是IC、射频开关、射频滤波器、功率放大器(PA)等。虽然没有示出，如本领域技术人员能够理解的，衬底表面设置有衬底表面导线，盖层的上下表面均设置有盖层表面导线，声学器件30可以通过盖层下表面的盖层表面导线与导电通孔27电连接，而声学器件24以及IC器件34则可以通过衬底上表面导线与电连接结构29电连接。
在本发明的图4和图13-15所示的实施例中，基板除了做内部互连外，还可以集成一些集总单元和/或声学器件相应的射频电路，射频电路例如可以是用于实现声学器件最佳的带内插损、带外抑制等性能的外部阻抗匹配电路，用于声学器件的接地电感电路等，其实现通常就采用基板内部集成微带线、RLC电路等方式。这样能够有效减少封装组件或半导体器件对外部器件的依赖，使对半导体器件的使用更加简便，成本更加降低。
图4以及13-15所示的实施例中，半导体器件仅包括一个声学组件15，其功能相对较简单，但是本发明不限于此。在实际中，随着射频前端组件的集成度要求，多个波段的链路需要集成在一个模组中，为了在图4以及13-15所示的实施例的基础上进一步提高集成度，本发明还提出了包括多个声学组件的技术方案，该多个声学组件与基板同平面装配在金属框架上。该多个声学组件均可以是前面参照附图3-15说明的声学组件15及其组合。下面参照附图16-22对设置有多个声学组件的半导体器件做进一步的说明。在图16-22中，多个声学组件示例性的包括四个声学组件(在图16-22所示的实施例中，对基板以及多个声学组件的数量不作限定，其他数量的声学组件和布置结构与附图16-22描述的结构类似，不再赘述)。
图16为根据本发明的另一个实施例300的半导体器件的俯视示意图，其中示出了集成声学器件的框架封装结构平面结构，其中基板设置有四个镂空区域，四个声学组件分别置于所述四个镂空区域内；图17为本发明的另一个示例性实施例300的半导体器件的沿图16中的A-A’线截得的截面示意图，其中示出了集成声学器件的框架封装结构。
如图16和17所示，在实施例300中，半导体器件包括四个声学组件55a、55b、55c和55d，两个集总单元58a和58b，一个基板53及一个包括一个中间金属结构50”及其外围的金属引脚50’、50”’的金属框架50。可以看出，四个声学组件55a、55b、55c和55d，基板53和集总单元58a和58b同平面利用粘接层52装配在金属框架50的上表面50a，并最终用塑封56将整个组件包裹起来而对内部器件形成保护。
基板53有五个镂空区域，分别放置声学器件55a、55b、55c、55d和集总单元58a，58b。还可以看出每个声学器件55a、55b、55c和55d的四个边与基板53都有电连接，集总单元58a或58b底部直接与中间金属结构50”形成电连接，其上部电极通过导线57与基板53电连接。这些电连接将所有的电子器件组成一个完整的系统，实现对单一声学组件功能的补充。例如利用不同声学组件可以形成多路射频链路或者利用同一声学组件分摊功率来提升系统的功率容量，这些不同搭配方案都包含在本发明的保护范围中。实施例300中的声学组件55a、55b、55c和55d的具体结构与图4和图13-15中所示的声学组件15相似，其内部包含至少一个声学器件，既可以是一个谐振器，一个滤波器，一个双工器，多工器，也可以是一个射频前端模块等，这里不再赘述。由于这些声学组件55a、55b、55c和55d在本发明中可以包含如图15所示的3D叠层结构，因此根据实施例300的各声学组件的平面布局，最终形成的集成声学器件的框架封装结构在横向和纵向都可能存在多个电子器件，因此可以形成结构复杂的功能模组。
在图16和17中，声学组件55a、55b、55c和55d四边均需与基板53做电连接，因此将基板53形成多个镂空区域从而将其包围在内。在可选的实施例中，这些声学组件也可以不在四边全部做电连接，因此基板53的形状可以有多种变化，而不限于图16所示的形状。图18-22具体示出了基板53的形状的变化的实施例。为了简化表述，在这些图中并未画出金属框架的内部结构，以及可能存在的集总单元。
图18中，基板13设置有两个矩形镂空区域，每个镂空区域内设置有两个声学组件，即一个镂空区域设置有声学组件55a和55b，而另一个镂空区域设置有声学组件55c和55d。
图19中，基板13在边缘设置有四个缺口区域，四个缺口区域内设置分别设置声学组件55a、55b、55c和55d。
图20中，基板13设置有一个矩形镂空区域，镂空区域的四个角分别设置有声学组件55a、55b、55c和55d。
图21中，基板13为限定四个象限区域的十字形状，且在该十字形状的四个象限区域分别设置有声学组件55a、55b、55c和55d。
图22为中，基板13为长条矩形，且在长条矩形的一侧设置两个声学组件55a和55b，另一侧设置声学组件55c和55d。
在图16-22所示的半导体器件中，通过集成声学器件的框架封装结构实现了3D封装，因此能够极大地提高系统的功能性、集成度和封装密度。在图16-22中，多个声学组件55a、55b、55c和55d与基板13同平面装配在金属框架50上，金属框架50包括至少一个中间金属结构和其外围至少一个金属引脚或导电焊盘。在声学组件内部以及声学组件之间，声学组件与基板之间，基板之间，声学组件和基板与金属框架之间均可设置有电连接，从而形成整个系统的功能。
在图16-22所示的实施例中，基板除了做内部互连外，还可以集成一些集总单元和/或声学器件相应的射频电路，射频电路例如可以是用于实现声学器件最佳的带内插损、带外抑制等性能的外部阻抗匹配电路，用于声学器件的接地电感电路等，其实现通常就采用基板内部集成微带线、RLC电路等方式。这样能够有效减少封装组件或半导体器件对外部器件的依赖，使对半导体器件的使用更加简便，成本更加降低。
与图4以及图13-15中所示实施例相似，图16-22中的多个声学组件55a、55b、55c和55d与基板13分别占用了金属框架50上表面的一部分空间，但并非必须全部占用其上表面空间，例如可以在二者留白的区域装配一些集总单元。
另外，与图4以及图13-15中所示实施例相似，图16-22所示的实施例中对于声学组件及基板的形状不做限定，而且声学组件可以全部或部分包围在基板中，也可以与基板并排放置。
下面结合附图23和24示例性描述根据本发明的半导体器件的制备方法。图23和图24分别为根据本发明的半导体器件的两种制备方法的流程图。
如图23所示，制备方法400包括以下步骤：
步骤401：包括金属框架制作，基板制作，以及声学组件中各种电子器件的制作，如前所述，这些器件中至少包含一个声学器件；
步骤402：包括基板装配，利用粘接层将基板装配在金属框架上设计好的位置上；
步骤403：包括两个子步骤403a和403b，子步骤403a为器件装配，子步骤403b为打线连接或键合线连接，该步骤403的执行需要根据声学组件的结构而重复，例如对于多个电子器件的3D叠层结构，器件装配步骤403b可能需要重复多次，而最后完成打线或键合线连接步骤403b，也可以两个子步骤403a和403b交替进行；
步骤404：器件装配好后，进行塑封形成整个封装块，以对内部器件进行保护；
步骤405：塑封好后，将单颗器件分离，即将单颗器件从整个封装块上分离，将各金属框架之间的连接结构断开从而形成各个金属引脚的分离，从而形成根据本发明的半导体器件。
对于如图14中设置盖层25的情况，上述制备方法并不能够完全适用，因此本发明还提出一种制备方法500，如图24所示，该制备方法包括以下步骤：
步骤501：包括金属框架制作，基板制作，以及声学组件中各种电子器件的制作，如前所述，这些器件中至少包含一个声学器件；
步骤502：包括基板装配，利用粘接层将基板装配在金属框架上设计好的位置上；
步骤503：包括三个子步骤503a、503b和503c，其中子步骤503a为器件衬底装配，子步骤503b为打线或键合线连接，子步骤503c为盖层装配，该步骤503的执行需要根据声学组件的结构而重复，例如对于多个电子器件的3D叠层结构，步骤503可能需要重复多次；
步骤504：器件装配好后，需要进行塑封以形成整个封装块，以对其内部器件进行保护；
步骤505：塑封好后，将单颗器件从整个封装块分离，将各金属框架之间的连接结构断开从而形成各个金属引脚的分离，从而形成根据本发明的半导体器件。
基于以上实施例及其附图，本发明提出了如下技术方案：
1、一种半导体器件，包括：
声学组件，所述声学组件包括至少一个声学器件；
基板；
金属框架，包括中间金属结构以及金属引脚，所述金属引脚与中间金属结构同层且间隔开布置，
其中：
所述声学组件与所述基板彼此间隔开的同层布置在所述金属框架的上表面，所述声学组件设置在中间金属结构的上表面，所述声学组件与所述基板电连接，所述基板与所述金属框架电连接。
2、根据1所述的半导体器件，其中：
所述声学组件为以下中的至少一种：谐振器，滤波器，双工器，多工器，射频前端模块。
3、根据2所述的半导体器件，其中：
所述声学器件包括体波谐振器或者声表面波谐振器。
4、根据1所述的半导体器件，其中：
所述声学组件设置在所述基板的镂空区域中且由所述基板包围，或所述基板仅部分包围所述声学组件，或所述基板仅布置在声学组件的一侧。
5、根据1所述的半导体器件，其中：
所述中间金属结构的上表面还设置有电子器件，所述电子器件与所述基板以及声学组件同层布置且间隔开；且
所述电子器件包括与所述基板通过键合线连接或者与所述金属引脚直接电连接的电子器件，所述电子器件为集总单元、集成电路、射频开关、功率放大器、低噪声放大器中的至少一种。
6、根据1所述的半导体器件，其中：
所述声学组件包括衬底以及设置在衬底的上表面的声学器件层，所述声学器件层包括所述至少一个声学器件；且
所述半导体器件包括设置在所述衬底的下表面与所述中间金属结构的上表面之间的粘接层，所述粘接层由导热材料形成，或者所述半导体器件包括填充在所述衬底内部的导热率高于衬底的导热率的填充结构。
7、根据6所述的半导体器件，其中：
所述粘接层为导电金属层；
所述衬底的下表面设置有金属结构层，所述金属结构层与所述粘接层彼此连接。
8、根据7所述的半导体器件，其中：
所述衬底内部填充有导热率高于衬底的导热率的填充结构，所述填充结构的上部与所述衬底的上表面间隔开，所述填充结构的下部与所述金属结构层直接接触。
9、根据8所述的半导体器件，其中：
所述填充结构为作为整体的填充块状结构，或者所述填充结构包括多个彼此间隔开的填充子块。
10、根据7所述的半导体器件，其中：
所述金属结构层包括彼此间隔开的多个金属结构子层，所述衬底包括在厚度方向上贯穿其的多个导电通孔，所述导电通孔的上端与声学器件层中对应的器件电连接，所述导电通孔的下端与对应的金属结构子层电连接，且所述填充结构包括所述导电通孔；或者
所述衬底包括在厚度方向上贯穿其的一个导电通孔，所述导电通孔的上端与声学器件层中对应的器件电连接，所述导电通孔的下端与金属结构层电连接，且所述填充结构包括所述导电通孔。
11、根据10所述的半导体器件，其中：
所述导电通孔适于接地和/或适于传输信号。
12、根据6所述的半导体器件，其中：
所述粘接层为不导电层。
13、根据8或12所述的半导体器件，其中：
所述声学组件包括与声学器件同层设置在衬底的上表面的多个声学组件焊盘；
所述声学组件焊盘中的至少一个通过键合线连接到基板且基板焊接连接到金属引脚；和/或所述声学组件焊盘中的至少一个通过键合线连接到金属引脚。
14、根据7所述的半导体器件，其中：
所述半导体器件还包括设置在基板的下表面与金属框架的上表面之间的另外的粘接层，所述另外的粘接层与所述粘接层同层布置且由相同材料形成。
15、根据1所述的半导体器件，其中：
所述声学组件包括衬底以及设置在衬底的上表面的声学器件层，所述声学器件层包括所述至少一个声学器件，所述衬底的上表面形成有衬底表面导线，衬底表面导线与对应的声学器件电连接；
所述声学组件还包括盖层，所述盖层与衬底的上表面之间利用密封圈结构形成内部空腔，所述至少一个声学器件位于所述内部空腔内。
16、根据15所述的半导体器件，其中：
所述盖层的上表面设置有盖层焊盘，所述盖层焊盘通过键合线连接到基板上表面的基板焊盘；
所述声学组件还包括在厚度方向上贯穿盖层的盖层导电结构，盖层导电结构与对应的衬底表面导线电连接。
17、根据15所述的半导体器件，其中：
所述衬底表面导线与位于内部空腔外部的对应衬底焊盘电连接，所述衬底焊盘通过键合线连接到基板上表面的基板焊盘。
18、根据15所述的半导体器件，其中：
所述声学组件还包括设置在所述盖层的上表面、盖层内部、下表面中的至少一个位置的电子器件，所述盖层的上表面或内部或下表面形成有盖层导线，盖层导线与对应的电子器件电连接。
19、根据18所述的半导体器件，其中：
所述盖层的上表面设置有盖层焊盘，所述盖层焊盘通过键合线连接到基板上表面的基板焊盘；
所述声学组件还包括在厚度方向上贯穿盖层的盖层导电结构，盖层导电结构与对应的衬底表面导线和所述位于盖层内部或下表面的盖层导线电连接；
所述电子器件包括集总单元、另外的声学器件、射频开关、低噪声放大器中的至少一种，设置在盖层的上表面的电子器件通过键合线连接到对应的盖层焊盘。
20、根据1-19中任一项所述的半导体器件，其中：
所述声学组件包括至少两个声学组件，所述至少两个声学组件彼此间隔开的同层布置在所述金属框架的上表面。
21、根据20所述的半导体器件，其中：
所述基板具有一个镂空区域，且所述至少两个声学组件均设置在所述一个镂空区域中；或者
所述基板具有至少两个镂空区域，所述至少两个声学组件一一对应的分别设置在对应的镂空区域中；或者
所述基板具有至少两个镂空区域，所述至少两个声学组件中的多个声学组件设置在所述至少两个镂空区域中的一个镂空区域中，所述至少两个声学组件中的其他组件对应设置在所述至少两个镂空区域中的另外的镂空区域中；或者
所述基板仅部分包围对应声学组件；或者
所述基板仅布置在对应声学组件的一侧。
22、根据20所述的半导体器件，其中：
所述中间金属结构的上表面还设置有电子器件，所述电子器件与所述基板以及声学组件同层布置且间隔开，所述电子器件包括与所述基板电连接的电子器件，所述电子器件为集总单元、集成电路、射频开关、功率放大器、低噪声放大器中的至少一种。
23、根据1-22中任一项所述的半导体器件，还包括：
封装结构，所述封装结构将所述声学组件、所述基板封装到所述金属框架上。
24、根据1所述的半导体器件，其中：
所述金属框架的热导率不低于200W/m·k。
25、根据1所述的半导体器件，其中：
所述基板中设置有集总单元和/或声学器件相应的射频电路。
26、一种半导体组件，包括：
印制电路板；和
根据1-25中任一项所述的半导体器件，
其中：
半导体器件的金属框架的下侧与所述印制电路板电连接。
27、一种电子设备，包括根据1-25中任一项所述的半导体器件，或者根据26所述的半导体组件。
需要指出的是，这里的电子设备，包括但不限于射频前端、滤波放大模块等中间产品，以及手机、WIFI、无人机等终端产品。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行变化，本发明的范围由所附权利要求及其等同物限定。

Claims (26)

1.一种半导体器件，包括：
声学组件，所述声学组件包括至少一个声学器件；
基板；
金属框架，包括中间金属结构以及金属引脚，所述金属引脚与中间金属结构同层且间隔开布置，
其中：
所述声学组件与所述基板彼此间隔开的同平面布置在所述金属框架的上表面，所述声学组件设置在中间金属结构的上表面，所述声学组件与所述基板电连接，所述基板与所述金属引脚电连接；
所述声学组件包括衬底以及设置在衬底的上表面的声学器件层，所述声学器件层包括所述至少一个声学器件，所述半导体器件包括设置在所述衬底的下表面与所述中间金属结构的上表面之间的粘接层，所述粘接层由导热材料形成；
所述粘接层为导电金属层；
所述衬底的下表面设置有金属结构层，所述金属结构层与所述粘接层彼此连接。
2.根据权利要求1所述的半导体器件，其中：
所述声学组件为以下中的至少一种：谐振器，滤波器，双工器，多工器，射频前端模块。
3.根据权利要求2所述的半导体器件，其中：
所述声学器件包括体波谐振器或者声表面波谐振器。
4.根据权利要求1所述的半导体器件，其中：
所述声学组件设置在所述基板的镂空区域中且由所述基板包围，或所述基板仅部分包围所述声学组件，或所述基板仅布置在声学组件的一侧。
5.根据权利要求1所述的半导体器件，其中：
所述中间金属结构的上表面还设置有电子器件，所述电子器件与所述基板以及声学组件同层布置且间隔开；且
所述电子器件包括与所述基板通过键合线连接或者与所述金属引脚直接电连接的电子器件，所述电子器件为集总单元、集成电路、射频开关、功率放大器、低噪声放大器中的至少一种。
6.根据权利要求1所述的半导体器件，其中：
所述半导体器件包括填充在所述衬底内部的导热率高于衬底的导热率的填充结构。
7.根据权利要求6所述的半导体器件，其中：
所述填充结构的上部与所述衬底的上表面间隔开，所述填充结构的下部与所述金属结构层直接接触。
8.根据权利要求7所述的半导体器件，其中：
所述填充结构为作为整体的填充块状结构，或者所述填充结构包括多个彼此间隔开的填充子块。
9.根据权利要求6所述的半导体器件，其中：
所述金属结构层包括彼此间隔开的多个金属结构子层，所述衬底包括在厚度方向上贯穿其的多个导电通孔，所述导电通孔的上端与声学器件层中对应的器件电连接，所述导电通孔的下端与对应的金属结构子层电连接，且所述填充结构包括所述导电通孔；或者
所述衬底包括在厚度方向上贯穿其的一个导电通孔，所述导电通孔的上端与声学器件层中对应的器件电连接，所述导电通孔的下端与金属结构层电连接，且所述填充结构包括所述导电通孔。
10.根据权利要求9所述的半导体器件，其中：
所述导电通孔适于接地和/或适于传输信号。
11.根据权利要求1所述的半导体器件，其中：
所述粘接层为不导电层。
12.根据权利要求11所述的半导体器件，其中：
所述声学组件包括与声学器件同层设置在衬底的上表面的多个声学组件焊盘；
所述声学组件焊盘中的至少一个通过键合线连接到基板且基板焊接连接到金属引脚；和/或所述声学组件焊盘中的至少一个通过键合线连接到金属引脚。
13.根据权利要求1所述的半导体器件，其中：
所述半导体器件还包括设置在基板的下表面与金属框架的上表面之间的另外的粘接层，所述另外的粘接层与所述粘接层同层布置且由相同材料形成。
14.根据权利要求1所述的半导体器件，其中：
所述衬底的上表面形成有衬底表面导线，衬底表面导线与对应的声学器件电连接；
所述声学组件还包括盖层，所述盖层与衬底的上表面之间利用密封圈结构形成内部空腔，所述至少一个声学器件位于所述内部空腔内。
15.根据权利要求14所述的半导体器件，其中：
所述盖层的上表面设置有盖层焊盘，所述盖层焊盘通过键合线连接到基板上表面的基板焊盘；
所述声学组件还包括在厚度方向上贯穿盖层的盖层导电结构，盖层导电结构与对应的衬底表面导线电连接。
16.根据权利要求14所述的半导体器件，其中：
所述衬底表面导线与位于内部空腔外部的对应衬底焊盘电连接，所述衬底焊盘通过键合线连接到基板上表面的基板焊盘。
17.根据权利要求14所述的半导体器件，其中：
所述声学组件还包括设置在所述盖层的上表面、盖层内部、下表面中的至少一个位置的电子器件，所述盖层的上表面或内部或下表面形成有盖层导线，盖层导线与对应的电子器件电连接。
18.根据权利要求17所述的半导体器件，其中：
所述盖层的上表面设置有盖层焊盘，所述盖层焊盘通过键合线连接到基板上表面的基板焊盘；
所述声学组件还包括在厚度方向上贯穿盖层的盖层导电结构，盖层导电结构与对应的衬底表面导线和所述位于盖层内部或下表面的盖层导线电连接；
所述电子器件包括集总单元、另外的声学器件、射频开关、低噪声放大器中的至少一种，设置在盖层的上表面的电子器件通过键合线连接到对应的盖层焊盘。
19.根据权利要求1-18中任一项所述的半导体器件，其中：
所述声学组件包括至少两个声学组件，所述至少两个声学组件彼此间隔开的同层布置在所述金属框架的上表面。
20.根据权利要求19所述的半导体器件，其中：
所述基板具有一个镂空区域，且所述至少两个声学组件均设置在所述一个镂空区域中；或者
所述基板具有至少两个镂空区域，所述至少两个声学组件一一对应的分别设置在对应的镂空区域中；或者
所述基板具有至少两个镂空区域，所述至少两个声学组件中的多个声学组件设置在所述至少两个镂空区域中的一个镂空区域中，所述至少两个声学组件中的其他组件对应设置在所述至少两个镂空区域中的另外的镂空区域中；或者
所述基板仅部分包围对应声学组件；或者
所述基板仅布置在对应声学组件的一侧。
21.根据权利要求19所述的半导体器件，其中：
所述中间金属结构的上表面还设置有电子器件，所述电子器件与所述基板以及声学组件同层布置且间隔开，所述电子器件包括与所述基板电连接的电子器件，所述电子器件为集总单元、集成电路、射频开关、功率放大器、低噪声放大器中的至少一种。
22.根据权利要求1-21中任一项所述的半导体器件，还包括：
封装结构，所述封装结构将所述声学组件、所述基板封装到所述金属框架上。
23.根据权利要求1所述的半导体器件，其中：
所述金属框架的热导率不低于200W/m·k。
24.根据权利要求1所述的半导体器件，其中：
所述基板中设置有集总单元和/或声学器件相应的射频电路。
25.一种半导体组件，包括：
印制电路板；和
根据权利要求1-24中任一项所述的半导体器件，
其中：
半导体器件的金属框架的下侧与所述印制电路板电连接。
26.一种电子设备，包括根据权利要求1-24中任一项所述的半导体器件，或者根据权利要求25所述的半导体组件。
CN202010299481.6A 2020-04-16 2020-04-16 半导体器件、半导体组件及电子设备 Active CN111864050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010299481.6A CN111864050B (zh) 2020-04-16 2020-04-16 半导体器件、半导体组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010299481.6A CN111864050B (zh) 2020-04-16 2020-04-16 半导体器件、半导体组件及电子设备

Publications (2)

Publication Number Publication Date
CN111864050A CN111864050A (zh) 2020-10-30
CN111864050B true CN111864050B (zh) 2023-04-18

Family

ID=72985037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010299481.6A Active CN111864050B (zh) 2020-04-16 2020-04-16 半导体器件、半导体组件及电子设备

Country Status (1)

Country Link
CN (1) CN111864050B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523754A (zh) * 2003-02-21 2004-08-25 Lg 具有薄膜腔声谐振器的双工滤波器及其半导体封装
CN103107272A (zh) * 2011-11-07 2013-05-15 新光电气工业株式会社 基板、发光装置、以及基板的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3071736A (en) * 1961-04-13 1963-01-01 Friedrich O Vonbun Heat sinks for crystal oscillators
JPH05291481A (ja) * 1992-04-06 1993-11-05 Sumitomo Electric Ind Ltd 半導体装置
JPH06104369A (ja) * 1992-09-19 1994-04-15 Sumitomo Metal Ind Ltd 多層リードフレーム
WO2002009180A1 (en) * 2000-07-25 2002-01-31 Ssi Inc Plastic package base, air cavity type package and their manufacturing methods
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2003078098A (ja) * 2001-09-05 2003-03-14 Hitachi Cable Ltd 複合リードフレーム及びその製造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP4036850B2 (ja) * 2004-06-18 2008-01-23 三洋電機株式会社 受光モジュール
JP2010165992A (ja) * 2009-01-19 2010-07-29 Renesas Electronics Corp 半導体装置及びその製造方法
CN201408754Y (zh) * 2009-04-03 2010-02-17 晶诚（郑州）科技有限公司 一种无引线框架散热性能良好的无引脚半导体器件
JP5358724B1 (ja) * 2012-06-28 2013-12-04 太陽誘電株式会社 弾性波デバイス内蔵モジュール及び通信装置
US20170271244A1 (en) * 2016-03-21 2017-09-21 Texas Instruments Incorporated Lead frame with solder sidewalls
US10778183B2 (en) * 2016-07-18 2020-09-15 Skyworks Filter Solutions Japan Co., Ltd. Saw-based electronic elements and filter devices
JP7089388B2 (ja) * 2018-03-29 2022-06-22 ローム株式会社 半導体装置および半導体装置の製造方法
CN111010114B (zh) * 2019-08-09 2023-10-27 天津大学 带吸热与散热结构的体声波谐振器、滤波器和电子设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1523754A (zh) * 2003-02-21 2004-08-25 Lg 具有薄膜腔声谐振器的双工滤波器及其半导体封装
CN103107272A (zh) * 2011-11-07 2013-05-15 新光电气工业株式会社 基板、发光装置、以及基板的制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
仝兴存等.热界面材料.《电子封装热管理先进材料》.北京：国防工业出版社,2016, *
吕道强等.热界面材料.《先进封装材料》.机械工业出版社,2012,第350-352页. *
周志敏.陶瓷散热基板.《漫步LED世界（驱动电路设计实例篇）》.国防工业出版社,2014, *

Also Published As

Publication number Publication date
CN111864050A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US11456255B2 (en) Impedance controlled electrical interconnection employing meta-materials
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
US20220320023A1 (en) Ceramic Encapsulating Casing and Mounting Structure Thereof
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
KR100197187B1 (ko) 고주파전력 증폭회로장치
US9351404B2 (en) Electronic device
US6759925B2 (en) Radio-frequency hybrid switch module
US20040238934A1 (en) High-frequency chip packages
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
US20040125579A1 (en) Semiconductor module
US20040080917A1 (en) Integrated microwave package and the process for making the same
KR100835061B1 (ko) 반도체 칩 패키지
JPH09283700A (ja) 高周波用電力増幅器
JP2002100698A (ja) 半導体装置用パッケージおよび半導体装置
CN109904128B (zh) 基于硅基载板的三维集成t/r组件封装结构及封装方法
CN103426844B (zh) 宽带全密封微波器件封装
JP4190111B2 (ja) 高周波モジュール
CN111864050B (zh) 半导体器件、半导体组件及电子设备
US6140698A (en) Package for microwave and mm-wave integrated circuits
CN100378967C (zh) 陶瓷封装及其制造方法
JP3715120B2 (ja) ハイブリッドモジュール
CN114094974A (zh) 改善电力容差特性的薄膜体声波谐振器芯片封装结构
US12027465B2 (en) Impedance controlled electrical interconnection employing meta-materials
JP6579396B2 (ja) 半導体装置、及び基板
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20240130

Granted publication date: 20230418

PP01 Preservation of patent right