JPH05291481A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05291481A JPH05291481A JP8410492A JP8410492A JPH05291481A JP H05291481 A JPH05291481 A JP H05291481A JP 8410492 A JP8410492 A JP 8410492A JP 8410492 A JP8410492 A JP 8410492A JP H05291481 A JPH05291481 A JP H05291481A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor device
- lead frame
- laminated
- laminated wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 リードフレーム使用のプラスチックパッケー
ジ形態を用いてノイズ対応に関する性能をセラミック積
層パッケージ並みに確保できるようにし、高速素子搭載
の半導体装置の量産性の向上、コスト削減等を図る。 【構成】 樹脂ボディ７の内部にリードフレーム５と組
合わせる複合基板を設ける。この複合基板は、半導体素
子１１を搭載する金属板１上に素子を囲む積層配線板２
を層３で接着するなどして設けた構造にする。また、積
層配線板２は樹脂絶縁層２ａと金属配線層２ｂを積層一
体化した構造とし、この配線板上に絶縁性テープ４を介
してリードフレーム５を接着する。さらに、２の内部又
はその表面の配線層２ｂの部分にチップコンデンサ９や
チップ抵抗１０を設け、ノイズ低減の必要な半導体素子
上電極を２ｂ経由で対応するリードに接続する。この構
造であれば、プラスチックパッケージの利点（低価格で
量産性に優れる）と、セラミック積層パッケージの利点
（ノイズ対応についての性能を充分に確保できる）の双
方が生かされて首記の目的が達成される。
ジ形態を用いてノイズ対応に関する性能をセラミック積
層パッケージ並みに確保できるようにし、高速素子搭載
の半導体装置の量産性の向上、コスト削減等を図る。 【構成】 樹脂ボディ７の内部にリードフレーム５と組
合わせる複合基板を設ける。この複合基板は、半導体素
子１１を搭載する金属板１上に素子を囲む積層配線板２
を層３で接着するなどして設けた構造にする。また、積
層配線板２は樹脂絶縁層２ａと金属配線層２ｂを積層一
体化した構造とし、この配線板上に絶縁性テープ４を介
してリードフレーム５を接着する。さらに、２の内部又
はその表面の配線層２ｂの部分にチップコンデンサ９や
チップ抵抗１０を設け、ノイズ低減の必要な半導体素子
上電極を２ｂ経由で対応するリードに接続する。この構
造であれば、プラスチックパッケージの利点（低価格で
量産性に優れる）と、セラミック積層パッケージの利点
（ノイズ対応についての性能を充分に確保できる）の双
方が生かされて首記の目的が達成される。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子をノイズに
対する内部対応が可能な複合基板上に搭載して構成され
る安価な樹脂封止型の半導体装置に関する。
対する内部対応が可能な複合基板上に搭載して構成され
る安価な樹脂封止型の半導体装置に関する。
【０００２】
【従来の技術】マイクロプロセッサ（ＭＰＵ）分野を中
心とする半導体素子は、近年、益々信号入出力の多数
化、高速化が進展して素子スイッチング時に生じるスイ
ッチングノイズ、配線端で生じる反射ノイズ、及び配線
間で生じる漏話ノイズ（クロストーク）が大きな問題と
なっている。また、それ等の素子は、消費電力が大きい
ことから、半導体装置の内部で生じた熱をいかにして逃
がすかも重要な問題となってきている。
心とする半導体素子は、近年、益々信号入出力の多数
化、高速化が進展して素子スイッチング時に生じるスイ
ッチングノイズ、配線端で生じる反射ノイズ、及び配線
間で生じる漏話ノイズ（クロストーク）が大きな問題と
なっている。また、それ等の素子は、消費電力が大きい
ことから、半導体装置の内部で生じた熱をいかにして逃
がすかも重要な問題となってきている。
【０００３】このうち、ノイズに関しては、半導体素子
を実装するプリント基板等に、コンデンサ、抵抗などの
受動素子を搭載してこれ等で阻止する方法が一般的に採
られているが、この方法は、配線インダクタンス、高密
度実装化の観点から、半導体素子を収納した半導体装置
と受動素子間の配線長が無視出来なくなってきている。
を実装するプリント基板等に、コンデンサ、抵抗などの
受動素子を搭載してこれ等で阻止する方法が一般的に採
られているが、この方法は、配線インダクタンス、高密
度実装化の観点から、半導体素子を収納した半導体装置
と受動素子間の配線長が無視出来なくなってきている。
【０００４】一方、ノイズ対応は半導体素子のごく近傍
で行うと最も効果が高く、しかも、この場合には配線長
も短縮し得ることから、一部のセラミック積層パッケー
ジでは、パッケージの多層配線化による電源系インダク
タンスの低減、内部配線間にコンデンサを設けての電源
系スイッチングノイズの低減、パッケージ上への抵抗素
子の付加による信号線内のノイズの低減、内部での遮蔽
によるクロストークの低減が行われている。
で行うと最も効果が高く、しかも、この場合には配線長
も短縮し得ることから、一部のセラミック積層パッケー
ジでは、パッケージの多層配線化による電源系インダク
タンスの低減、内部配線間にコンデンサを設けての電源
系スイッチングノイズの低減、パッケージ上への抵抗素
子の付加による信号線内のノイズの低減、内部での遮蔽
によるクロストークの低減が行われている。
【０００５】
【発明が解決しようとする課題】セラミック積層パッケ
ージは、セラミックシートと高融点メタルシートを積層
焼成して作るので製造コストが高くつく。
ージは、セラミックシートと高融点メタルシートを積層
焼成して作るので製造コストが高くつく。
【０００６】また、このパッケージは単品で取り扱われ
るので、素子側電極とパッケージ側電極のワイヤボンデ
ィング等による結線、及び封止キャップの取付けを行っ
て完了する一連の実装組立作業の自動化が難しい。
るので、素子側電極とパッケージ側電極のワイヤボンデ
ィング等による結線、及び封止キャップの取付けを行っ
て完了する一連の実装組立作業の自動化が難しい。
【０００７】そこで、本発明は、リードフレーム使用の
パッケージ形態を用いてノイズ対応に関する性能をセラ
ミック積層パッケージ並みに確保できるようにし、これ
により、ノイズ低減が不可避の半導体素子、例えば、高
速でスイッチング動作を行うデジタル素子やこれとの間
で信号を高速でやり取りするメモリー素子等を搭載した
半導体装置の量産化やコスト削減の道を開くことを課題
としている。
パッケージ形態を用いてノイズ対応に関する性能をセラ
ミック積層パッケージ並みに確保できるようにし、これ
により、ノイズ低減が不可避の半導体素子、例えば、高
速でスイッチング動作を行うデジタル素子やこれとの間
で信号を高速でやり取りするメモリー素子等を搭載した
半導体装置の量産化やコスト削減の道を開くことを課題
としている。
【０００８】
【課題を解決するための手段】上記の課題を解決する本
発明の半導体装置は、外部引き出し端子としてリードフ
レームを用いるプラスチックパッケージ形態の装置であ
り、樹脂ボディの内部に複合基板を有している。その複
合基板は、金属板の半導体素子搭載部の周辺領域の上面
に、樹脂絶縁層と金属配線層を各１層以上、金属配線層
が上になるように交互に積層してなる積層配線板を一体
的に設けた構造にし、この基板の積層配線板上にリード
フレームのインナー部を接着する。また、前記積層配線
板の内部及び若しくはこの配線板上の少なくとも一部の
表面金属配線層にノイズ除去用のコンデンサ、抵抗等の
受動素子を直接形成したり、チップ状の素子を組込んだ
りして具備させる。
発明の半導体装置は、外部引き出し端子としてリードフ
レームを用いるプラスチックパッケージ形態の装置であ
り、樹脂ボディの内部に複合基板を有している。その複
合基板は、金属板の半導体素子搭載部の周辺領域の上面
に、樹脂絶縁層と金属配線層を各１層以上、金属配線層
が上になるように交互に積層してなる積層配線板を一体
的に設けた構造にし、この基板の積層配線板上にリード
フレームのインナー部を接着する。また、前記積層配線
板の内部及び若しくはこの配線板上の少なくとも一部の
表面金属配線層にノイズ除去用のコンデンサ、抵抗等の
受動素子を直接形成したり、チップ状の素子を組込んだ
りして具備させる。
【０００９】なお、リードフレームは、積層配線板との
間に絶縁層を挟んで取付けてもよい。この場合、リード
フレームの各リードと積層配線板上の対応する表面線の
電気接続は、（１）絶縁層に設けたヴィア孔中の導電性
物質を介しての接続。（２）ワイヤボンディングによる
接続。（３）テープオートボンディングによる接続のい
ずれで行ってもよい。
間に絶縁層を挟んで取付けてもよい。この場合、リード
フレームの各リードと積層配線板上の対応する表面線の
電気接続は、（１）絶縁層に設けたヴィア孔中の導電性
物質を介しての接続。（２）ワイヤボンディングによる
接続。（３）テープオートボンディングによる接続のい
ずれで行ってもよい。
【００１０】また、絶縁層を挟まずに取付ける場合に
は、リードと表面配線を熱圧着したり、半田を含む鑞材
や導電性樹脂で接合したりして直接接続することができ
る。導電性樹脂は上下方向に導電性があり、横方向には
絶縁性のある異方性導電性樹脂であると、隣り合うリー
ド間の短絡防止についての信頼性を確保し易い。
は、リードと表面配線を熱圧着したり、半田を含む鑞材
や導電性樹脂で接合したりして直接接続することができ
る。導電性樹脂は上下方向に導電性があり、横方向には
絶縁性のある異方性導電性樹脂であると、隣り合うリー
ド間の短絡防止についての信頼性を確保し易い。
【００１１】
【作用】リードフレームを用いるプラスチックパッケー
ジは、リードフレームを多連につないだ状態にして実装
組立てのラインに流し、樹脂のトランスファーモールド
後に出来上がった半導体装置を個々に切り離すことがで
きるので連続組立の面で非常に有利であり、材料コスト
も積層セラミックを用いるものに比べると大巾に減少す
る。本発明の装置は、複合基板を内蔵しているが、基本
形態は、このプラスチックパッケージであるので量産性
に優れ、価格も安くなる。
ジは、リードフレームを多連につないだ状態にして実装
組立てのラインに流し、樹脂のトランスファーモールド
後に出来上がった半導体装置を個々に切り離すことがで
きるので連続組立の面で非常に有利であり、材料コスト
も積層セラミックを用いるものに比べると大巾に減少す
る。本発明の装置は、複合基板を内蔵しているが、基本
形態は、このプラスチックパッケージであるので量産性
に優れ、価格も安くなる。
【００１２】また、樹脂主体の積層配線板を用いてコス
ト増加を抑えながら電源系のノイズ、特に高速半導体素
子上で同時にスイッチングが行われたときに生じるノイ
ズを吸収するバイパスコンデンサや高速信号線の波形制
御を行う抵抗の内部設置を可能ならしめたので、ノイズ
対応に関する性能はセラミック積層パッケージ並みのも
のを確保できる。
ト増加を抑えながら電源系のノイズ、特に高速半導体素
子上で同時にスイッチングが行われたときに生じるノイ
ズを吸収するバイパスコンデンサや高速信号線の波形制
御を行う抵抗の内部設置を可能ならしめたので、ノイズ
対応に関する性能はセラミック積層パッケージ並みのも
のを確保できる。
【００１３】
【実施例】以下、添付図面に基づき、本発明の実施例に
ついて説明する。
ついて説明する。
【００１４】半導体素子としてＣＭＯＳディジタルロジ
ックＩＣを用い、これを複合基板に搭載後必要な結線を
行って樹脂で封止したプラスチックワッドフラットパッ
ケージ（ＰＱＦＰ）を作製した。この装置の樹脂ボディ
の大きさは２４×２４×４mmであり、外部リードピンの
一辺の数は３３本、ピンピッチは０．６４mmであった。
このパッケージ内の基本部品の分解図を図１に示す。
ックＩＣを用い、これを複合基板に搭載後必要な結線を
行って樹脂で封止したプラスチックワッドフラットパッ
ケージ（ＰＱＦＰ）を作製した。この装置の樹脂ボディ
の大きさは２４×２４×４mmであり、外部リードピンの
一辺の数は３３本、ピンピッチは０．６４mmであった。
このパッケージ内の基本部品の分解図を図１に示す。
【００１５】図の１は、中央部に半導体素子１１を搭載
する金属板であり、この板の素子搭載部を囲む領域の上
面に積層配線板２を一体的に設けて複合基板を構成して
いる。ここでは、外郭が金属板１のそれと同じ額縁状の
積層配線板２を絶縁性接着剤や接着剤付きテープなどか
ら成る２と同形の接着層３を介して接着一体化するもの
を示したが、層３を省いて金属板１上にこの積層配線板
２を直接形成してもよい。また、この配線板２は、金属
板の外径よりもやや小さいものや複数に分割されている
ようなものであってもよい。この積層配線板２は、樹脂
絶縁層２ａと金属配線層２ｂを交互に積層して作られ
る。
する金属板であり、この板の素子搭載部を囲む領域の上
面に積層配線板２を一体的に設けて複合基板を構成して
いる。ここでは、外郭が金属板１のそれと同じ額縁状の
積層配線板２を絶縁性接着剤や接着剤付きテープなどか
ら成る２と同形の接着層３を介して接着一体化するもの
を示したが、層３を省いて金属板１上にこの積層配線板
２を直接形成してもよい。また、この配線板２は、金属
板の外径よりもやや小さいものや複数に分割されている
ようなものであってもよい。この積層配線板２は、樹脂
絶縁層２ａと金属配線層２ｂを交互に積層して作られ
る。
【００１６】４はポリイミドやエポキシ等で作られた良
絶縁性のテープであり、２の上面外周部に接着される。
５は銅合金や鉄ニッケル合金などを材質とするリードフ
レームであり、４の上面に絶縁性接着剤を用いて接着一
体化される。
絶縁性のテープであり、２の上面外周部に接着される。
５は銅合金や鉄ニッケル合金などを材質とするリードフ
レームであり、４の上面に絶縁性接着剤を用いて接着一
体化される。
【００１７】また、半導体素子１１上の電極は、リード
フレームの対応するリードに直接接続したり、２の表面
の金属配線層２ｂを経由して接着したりするが、この接
続は、図２に示すボンディングワイヤ６等を用いて行
う。６に代わるものとして、テープオートボンディング
による結線を行ってもよい。
フレームの対応するリードに直接接続したり、２の表面
の金属配線層２ｂを経由して接着したりするが、この接
続は、図２に示すボンディングワイヤ６等を用いて行
う。６に代わるものとして、テープオートボンディング
による結線を行ってもよい。
【００１８】また、表面金属配線層２ｂのリードに対す
る接続は、図２に示す導電性物質７を用いてのヴィア接
続やワイヤーボンディング、テープオートボンディング
などで行う。４の全部又は一部を除去しての直接の電気
接続も勿論制限されない。
る接続は、図２に示す導電性物質７を用いてのヴィア接
続やワイヤーボンディング、テープオートボンディング
などで行う。４の全部又は一部を除去しての直接の電気
接続も勿論制限されない。
【００１９】このようにして、半導体素子の搭載、必要
部の結線を終えたら、リードフレーム５のアウター部を
除く部分をトランスファーモールドして図２の樹脂ボデ
ィ８による封止を行う。
部の結線を終えたら、リードフレーム５のアウター部を
除く部分をトランスファーモールドして図２の樹脂ボデ
ィ８による封止を行う。
【００２０】図２は、完成した半導体装置１５の断面の
一例である。金属板１上に接着層３を介して接合した積
層配線板２は、ガラス繊維含有のエポキシ樹脂を材料と
する絶縁層２ａと、Ｃｕ箔をエッチングして作られた金
属配線層２ｂをそれぞれ数層ずつ積層一体化して作られ
ている。そして、ここでは表面の金属配線層２ｂの部分
にチップコンデンサ８とチップ抵抗９を組込んでいる。
表面の金属配線層２ｂにはＡｕメッキを施してある。ま
た、チップコンデンサ８は電源系配線の端子間に接続し
てスイッチングノイズを吸収するようにし、チップ抵抗
９は信号配線の途中に接続して高速信号の波形制御を行
うようにしてある。配線板中の内部金属配線層２ｂは所
定個所の表面金属配線層にヴィア接続される。
一例である。金属板１上に接着層３を介して接合した積
層配線板２は、ガラス繊維含有のエポキシ樹脂を材料と
する絶縁層２ａと、Ｃｕ箔をエッチングして作られた金
属配線層２ｂをそれぞれ数層ずつ積層一体化して作られ
ている。そして、ここでは表面の金属配線層２ｂの部分
にチップコンデンサ８とチップ抵抗９を組込んでいる。
表面の金属配線層２ｂにはＡｕメッキを施してある。ま
た、チップコンデンサ８は電源系配線の端子間に接続し
てスイッチングノイズを吸収するようにし、チップ抵抗
９は信号配線の途中に接続して高速信号の波形制御を行
うようにしてある。配線板中の内部金属配線層２ｂは所
定個所の表面金属配線層にヴィア接続される。
【００２１】図３は、断面の他の例である。ここで用い
た複合基板は、金属板１上に積層配線板２を直接形成し
てある。この配線板２は、金属板１上に直接スピン塗布
して焼成するポリイミド樹脂の絶縁層２ａと、複合薄膜
の金属配線層２ｂを積層一体化してつくられている。ま
た、複合薄膜の配線層２ｂは、接着層として働くＣｒ薄
膜と導電層となるＣｕ薄膜をスパッタリング法で積層し
た構造になっている。
た複合基板は、金属板１上に積層配線板２を直接形成し
てある。この配線板２は、金属板１上に直接スピン塗布
して焼成するポリイミド樹脂の絶縁層２ａと、複合薄膜
の金属配線層２ｂを積層一体化してつくられている。ま
た、複合薄膜の配線層２ｂは、接着層として働くＣｒ薄
膜と導電層となるＣｕ薄膜をスパッタリング法で積層し
た構造になっている。
【００２２】この積層配線板２の表面の配線層２ｂの部
分には、図２で述べたスイッチングノイズ吸収用のチッ
プコンデンサ９が組込まれている。また、内部の金属配
線層を用いた所要の信号配線の途中には、スパッタリン
グでＴａＮの薄膜抵抗１０ａを形成して接続し、この抵
抗で高速信号の波形制御を行うようにしている。配線板
の表面の配線層２ｂには、Ｃｕ薄膜上に中間Ｎｉメッキ
とＡｕメッキを順に施してある。また、ここでの２ａ、
２ｂ、１０ａは、フォトリソグラフィ法を用いて所定の
パターンに形成した。この装置も一部のリードについて
は、配線板２による中継を行って半導体素子１１に接続
している。
分には、図２で述べたスイッチングノイズ吸収用のチッ
プコンデンサ９が組込まれている。また、内部の金属配
線層を用いた所要の信号配線の途中には、スパッタリン
グでＴａＮの薄膜抵抗１０ａを形成して接続し、この抵
抗で高速信号の波形制御を行うようにしている。配線板
の表面の配線層２ｂには、Ｃｕ薄膜上に中間Ｎｉメッキ
とＡｕメッキを順に施してある。また、ここでの２ａ、
２ｂ、１０ａは、フォトリソグラフィ法を用いて所定の
パターンに形成した。この装置も一部のリードについて
は、配線板２による中継を行って半導体素子１１に接続
している。
【００２３】図４は、更に別の断面形状を示している。
この半導体装置も、金属板１上に積層配線板２を直接形
成した複合基板を採用している。配線板２を構成する樹
脂絶縁層２ａはＳｉ系の薄膜であり、金属板１上に直接
スピン塗布で形成されている。また、２ａと組合わせる
金属配線層２ｂは、接着層となるＴｉ−Ｎｉ薄膜と導電
層となるＣｕ薄膜をスパッタリング法で積層した複合薄
膜が用いられている。この配線層２ｂのうち、配線板の
内部に形成されるものの一部（２ｂ−１と２ｂ−２）は
櫛歯状にして互い違いになるように配置してある。この
ようにして２ｂ−１と２ｂ−２のいずれか一方が電源電
位、他方が接地電位になる結線を行うと、両者に挟まれ
た絶縁層を誘電体とする薄膜コンデンサ９ａが多層に形
成されてスイッチングノイズを吸収する。
この半導体装置も、金属板１上に積層配線板２を直接形
成した複合基板を採用している。配線板２を構成する樹
脂絶縁層２ａはＳｉ系の薄膜であり、金属板１上に直接
スピン塗布で形成されている。また、２ａと組合わせる
金属配線層２ｂは、接着層となるＴｉ−Ｎｉ薄膜と導電
層となるＣｕ薄膜をスパッタリング法で積層した複合薄
膜が用いられている。この配線層２ｂのうち、配線板の
内部に形成されるものの一部（２ｂ−１と２ｂ−２）は
櫛歯状にして互い違いになるように配置してある。この
ようにして２ｂ−１と２ｂ−２のいずれか一方が電源電
位、他方が接地電位になる結線を行うと、両者に挟まれ
た絶縁層を誘電体とする薄膜コンデンサ９ａが多層に形
成されてスイッチングノイズを吸収する。
【００２４】２の表面の金属配線層２ｂを用いた所定の
信号配線の途中には、スクリーン印刷法を用いてカーボ
ンの薄膜抵抗１０ａを形成し、この抵抗で高速信号の波
系制御を行うようにしている。なお、ここでも表面の金
属配線層２ｂには、Ｃｕ薄膜上に中間Ｎｉメッキと表面
Ａｕメッキを施した。また、２ａ、２ｂは共にフォトリ
ソグラフィ法で所定のパターンに形成し、さらに、一部
のリードについては積層配線板２による中継を行って半
導体素子につないだ。
信号配線の途中には、スクリーン印刷法を用いてカーボ
ンの薄膜抵抗１０ａを形成し、この抵抗で高速信号の波
系制御を行うようにしている。なお、ここでも表面の金
属配線層２ｂには、Ｃｕ薄膜上に中間Ｎｉメッキと表面
Ａｕメッキを施した。また、２ａ、２ｂは共にフォトリ
ソグラフィ法で所定のパターンに形成し、さらに、一部
のリードについては積層配線板２による中継を行って半
導体素子につないだ。
【００２５】以上述べた図２〜図４の半導体装置は、共
通の配線、結線方法として、ノイズ対策を特に必要とし
ない半導体素子上電極については、ワイヤーボンディン
グやテープオートボンディング法を用いてリードフレー
ムの対応するリードに中継なしで接続する。その他の電
極は同様の方法で配線板上の表面金属配線層２ｂにつな
ぎ、２ｂ経由で対応するリードに導通させる。この際の
リードと表面金属配線層間の結線は、絶縁テープ４に表
面配線を露出させるヌキ部を設けてワイヤーボンディン
グやテープオートボンディングによる結線を行ってもよ
いし、テープ４に貫通して設けたヴィア孔にＡｇフィラ
ー入りエポキシ樹脂等の導電性物質７を充填して７によ
るヴィア接続にしてもよい。後者の接続は、ボンディン
グワイヤやボンディングテープを使わないので、省スペ
ース並びにノイズ低減に有効な低インダクタンス化の効
果が大きい。また、７の設置位置を電気設計に応じて適
宜に変えることで、対象配線のインピーダンス制御を行
うこともできる。
通の配線、結線方法として、ノイズ対策を特に必要とし
ない半導体素子上電極については、ワイヤーボンディン
グやテープオートボンディング法を用いてリードフレー
ムの対応するリードに中継なしで接続する。その他の電
極は同様の方法で配線板上の表面金属配線層２ｂにつな
ぎ、２ｂ経由で対応するリードに導通させる。この際の
リードと表面金属配線層間の結線は、絶縁テープ４に表
面配線を露出させるヌキ部を設けてワイヤーボンディン
グやテープオートボンディングによる結線を行ってもよ
いし、テープ４に貫通して設けたヴィア孔にＡｇフィラ
ー入りエポキシ樹脂等の導電性物質７を充填して７によ
るヴィア接続にしてもよい。後者の接続は、ボンディン
グワイヤやボンディングテープを使わないので、省スペ
ース並びにノイズ低減に有効な低インダクタンス化の効
果が大きい。また、７の設置位置を電気設計に応じて適
宜に変えることで、対象配線のインピーダンス制御を行
うこともできる。
【００２６】このほか、本発明の装置は、半導体素子よ
り大きな金属板と積層配線板を内蔵しているので、従来
のプラスチックパッケージ型の半導体装置に比べて高放
熱性を期待できる。
り大きな金属板と積層配線板を内蔵しているので、従来
のプラスチックパッケージ型の半導体装置に比べて高放
熱性を期待できる。
【００２７】なお、図２〜図４の構造を採用した前掲の
仕様の半導体装置の試作品は、いずれもＣＭＯＳディジ
タルＩＣの同時スイッチング数を増加させても、特に問
題となるような信号ノイズ波形は現れなかった。
仕様の半導体装置の試作品は、いずれもＣＭＯＳディジ
タルＩＣの同時スイッチング数を増加させても、特に問
題となるような信号ノイズ波形は現れなかった。
【００２８】一方、通常のＰＱＦＰ（外形同一）に同一
素子を搭載したものは、ノイズによる誤動作防止のため
に外付けの受動素子を若干付加する必要があった。
素子を搭載したものは、ノイズによる誤動作防止のため
に外付けの受動素子を若干付加する必要があった。
【００２９】
【発明の効果】以上説明したように、本発明の半導体装
置は、金属板と樹脂を主体とする積層配線板とで複合基
板を構成し、この複合基板をリードフレームと組合わせ
ることによりプラスチックパッケージとセラミック積層
パッケージの利点のみを生かせるようにしたので、高速
素子搭載時に問題となるスイッチングノイズ、反射ノイ
ズ等の低減機能を不足なく確保して量産性の向上とコス
ト削減の要求に応えることができる。
置は、金属板と樹脂を主体とする積層配線板とで複合基
板を構成し、この複合基板をリードフレームと組合わせ
ることによりプラスチックパッケージとセラミック積層
パッケージの利点のみを生かせるようにしたので、高速
素子搭載時に問題となるスイッチングノイズ、反射ノイ
ズ等の低減機能を不足なく確保して量産性の向上とコス
ト削減の要求に応えることができる。
【００３０】従って、これまではノイズ対応の面からセ
ラミック積層パッケージを使わざるを得なかった半導体
装置、例えば、ＭＰＵを始めとする高速ディジタルＩＣ
搭載の装置や、これに接続して高速で信号をやり取りす
るメモリー素子搭載の装置などに利用すると特に効果的
であり、この種の装置の汎用化とコスト削減に寄与でき
る。
ラミック積層パッケージを使わざるを得なかった半導体
装置、例えば、ＭＰＵを始めとする高速ディジタルＩＣ
搭載の装置や、これに接続して高速で信号をやり取りす
るメモリー素子搭載の装置などに利用すると特に効果的
であり、この種の装置の汎用化とコスト削減に寄与でき
る。
【図１】本発明の半導体装置の内部の基本部品を分解し
て示す図
て示す図
【図２】本発明の半導体装置の断面の具体例を簡略化し
て示す図
て示す図
【図３】断面の他の例を簡略化して示す図
【図４】断面の更に他の例を簡略化して示す図
１ 金属板 ２ 積層配線板 ２ａ 樹脂絶縁層 ２ｂ 金属配線層 ３ 接着層 ４ 絶縁性テープ ５ リードフレーム ６ ボンディングワイヤ ７ 導電性物質 ８ 樹脂ボディ ９ チップコンデンサ ９ａ 薄膜コンデンサ １０ チップ抵抗 １０ａ 薄膜抵抗 １１ 半導体素子 １５ 半導体装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 敬三 伊丹市昆陽北一丁目１番１号 住友電気工 業株式会社伊丹製作所内 (72)発明者 坂 俊祐 伊丹市昆陽北一丁目１番１号 住友電気工 業株式会社伊丹製作所内
Claims (12)
- 【請求項１】 外部引き出し端子としてリードフレーム
を用いるプラスチックパッケージ形態の半導体装置であ
って、樹脂ボディの内部に複合基板を有し、その複合基
板は、金属板の半導体素子搭載部の周辺領域の上面に、
樹脂絶縁層と金属配線層を各１層以上、金属配線層が上
になるように交互に積層してなる積層配線板を一体的に
設けた構造とし、前記積層配線板上に前記リードフレー
ムを接着し、さらに、前記積層配線板の内部及び若しく
はこの配線板上の少なくとも一部の表面金属配線層にノ
イズ除去用のコンデンサ、抵抗等の受動素子を具備させ
たことを特徴とする半導体装置。 - 【請求項２】 リードフレームと積層配線板との間に絶
縁層を介在し、その絶縁層に設けたヴィア孔中の導電性
物質を介してリードフレームのリードと積層配線板上の
対応する表面配線を電気的に接続してある請求項１記載
の半導体装置。 - 【請求項３】 リードフレームと積層配線板との間に絶
縁層を介在し、リードフレームのリードと積層配線板上
の対応する表面配線をボンディングワイヤで電気的に接
続してある請求項１記載の半導体装置。 - 【請求項４】 リードフレームと積層配線板との間に絶
縁層を介在し、リードフレームのリードと積層配線板上
の対応する表面配線をテープオートボンディングによる
接続部を用いて電気的に接続してある請求項１記載の半
導体装置。 - 【請求項５】 リードフレームのリードと積層配線板上
の対応する表面配線を、両者の熱圧着、半田を含む鑞材
や導電性樹脂による接合のどれかで直接電気的に接続し
てある請求項１記載の半導体装置。 - 【請求項６】 前記導電性樹脂として異方性導電性樹脂
を用いた請求項５記載の半導体装置。 - 【請求項７】 請求項２〜６に記載の接続部のどれかを
２つ以上混用した請求項１記載の半導体装置。 - 【請求項８】 前記受動素子が印刷、焼成して形成され
たものである請求項１乃至７のいずれかに記載の半導体
装置。 - 【請求項９】 前記受動素子が、真空中でマスキングし
て薄膜形成プロセスで直接形成するか又は全面に形成後
フォトリソグラフィによりエッチングを施した薄膜素子
である請求項１乃至７のいずれかに記載の半導体装置。 - 【請求項１０】 前記受動素子がチップ素子である請求
項１乃至７のいずれかに記載の半導体装置。 - 【請求項１１】 前記受動素子として請求項８〜１０に
記載の素子を２種類以上混用した請求項１乃至７のいず
れかに記載の半導体装置。 - 【請求項１２】 積層配線板の構成樹脂としてエポキシ
又はポリイミドを用いた請求項１乃至１１のいずれかに
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8410492A JPH05291481A (ja) | 1992-04-06 | 1992-04-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8410492A JPH05291481A (ja) | 1992-04-06 | 1992-04-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291481A true JPH05291481A (ja) | 1993-11-05 |
Family
ID=13821220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8410492A Pending JPH05291481A (ja) | 1992-04-06 | 1992-04-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291481A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102163805B1 (ko) * | 2019-05-30 | 2020-10-07 | 알에프에이치아이씨 주식회사 | 반도체 소자 패키지 및 그 제조방법 |
| CN111864050A (zh) * | 2020-04-16 | 2020-10-30 | 诺思(天津)微系统有限责任公司 | 半导体器件、半导体组件及电子设备 |
| CN117425291A (zh) * | 2023-10-27 | 2024-01-19 | 浙江晶引电子科技有限公司 | 一种超薄柔性薄膜封装基板的高可靠性电气连接方法 |
-
1992
- 1992-04-06 JP JP8410492A patent/JPH05291481A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102163805B1 (ko) * | 2019-05-30 | 2020-10-07 | 알에프에이치아이씨 주식회사 | 반도체 소자 패키지 및 그 제조방법 |
| CN111864050A (zh) * | 2020-04-16 | 2020-10-30 | 诺思(天津)微系统有限责任公司 | 半导体器件、半导体组件及电子设备 |
| CN117425291A (zh) * | 2023-10-27 | 2024-01-19 | 浙江晶引电子科技有限公司 | 一种超薄柔性薄膜封装基板的高可靠性电气连接方法 |
| CN117425291B (zh) * | 2023-10-27 | 2024-05-03 | 浙江晶引电子科技有限公司 | 一种超薄柔性薄膜封装基板的高可靠性电气连接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394298A (en) | Semiconductor devices | |
| KR100365586B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6603072B1 (en) | Making leadframe semiconductor packages with stacked dies and interconnecting interposer | |
| US6642610B2 (en) | Wire bonding method and semiconductor package manufactured using the same | |
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| JP3558595B2 (ja) | 半導体チップ，半導体チップ群及びマルチチップモジュール | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JPH05343210A (ja) | チップ型サージアブソーバ | |
| WO2002089207A2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| JP2988243B2 (ja) | パワー混成集積回路装置 | |
| US6160307A (en) | Semiconductor packages having split die pad | |
| US6403895B1 (en) | Wiring substance and semiconductor | |
| US6573595B1 (en) | Ball grid array semiconductor package with resin coated metal core | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| CN114242694A (zh) | 半导体装置 | |
| JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
| JPH05291481A (ja) | 半導体装置 | |
| JPH03132063A (ja) | リードフレーム | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0613490A (ja) | 半導体装置 | |
| EP0562629A2 (en) | Semiconductor device comprising a package | |
| KR102345061B1 (ko) | 반도체 패키지 |