WO2022224811A1 - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2022224811A1
WO2022224811A1 PCT/JP2022/017044 JP2022017044W WO2022224811A1 WO 2022224811 A1 WO2022224811 A1 WO 2022224811A1 JP 2022017044 W JP2022017044 W JP 2022017044W WO 2022224811 A1 WO2022224811 A1 WO 2022224811A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead
semiconductor device
sealing resin
exposed
thickness direction
Prior art date
Application number
PCT/JP2022/017044
Other languages
English (en)
French (fr)
Inventor
光俊 齊藤
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202280028084.2A priority Critical patent/CN117121191A/zh
Priority to DE112022001601.9T priority patent/DE112022001601T5/de
Priority to JP2023516422A priority patent/JPWO2022224811A1/ja
Publication of WO2022224811A1 publication Critical patent/WO2022224811A1/ja
Priority to US18/452,875 priority patent/US20230395451A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73213Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73263Layer and strap connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Definitions

  • the present disclosure relates to a semiconductor device and its manufacturing method.
  • Patent Document 1 discloses an example of a semiconductor device.
  • the semiconductor device includes a columnar conductor that conducts to a semiconductor element.
  • the columnar conductor has a rear surface side exposed surface and a side surface side exposed surface exposed from the sealing resin.
  • the semiconductor device includes an external electrode covering the exposed back surface and the exposed side surface. Since the semiconductor device has this structure, when the semiconductor device is mounted on the wiring board, solder creeps up to the external electrode portion covering the side exposed surface. Therefore, the bonding state of the semiconductor device to the wiring board can be easily confirmed visually.
  • the present disclosure aims to provide a semiconductor device and a method of manufacturing the same in which a coating layer covering the back surface and side surfaces of the leads exposed from the sealing resin can be formed more efficiently. Let it be the first issue.
  • a semiconductor device provided by a first aspect of the present disclosure includes a first lead, a second lead positioned next to the first lead in a direction orthogonal to a thickness direction of the first lead, a third lead positioned next to the second lead in a direction orthogonal to the thickness direction; a first semiconductor element mounted on the first lead and conducting to the second lead; A sealing resin covering the lead, a part of each of the second lead and the third lead, and the first semiconductor element, and a coating layer containing a metal element.
  • the sealing resin has a bottom surface facing the thickness direction, and an outer side surface connected to the bottom surface and facing outward of the sealing resin in a direction orthogonal to the thickness direction.
  • a recess recessed from the bottom surface is formed in the sealing resin, and the recess has an inner surface connected to the bottom surface and facing inward of the sealing resin in a direction orthogonal to the thickness direction.
  • the second lead has a back surface exposed from the bottom surface and a side surface connected to the back surface and exposed from the outer surface.
  • the covering layer covers the back surface and the side surfaces.
  • the recess is between the first lead and the second lead.
  • the second lead and at least one of the first lead and the third lead have inner end surfaces exposed from the inner surface.
  • a method for manufacturing a semiconductor device provided by a second aspect of the present disclosure includes steps of mounting a semiconductor element on any one of a plurality of leads each having a back surface and a side surface connected to the back surface; and forming a sealing resin covering a portion of each of the leads and the semiconductor element.
  • the sealing resin the back surface and the side surface of at least one of the plurality of leads are exposed from the sealing resin. At least any two leads among the plurality of leads are connected to each other by a connecting band including the same composition as the plurality of leads.
  • the manufacturing method includes, after the step of forming the sealing resin, the step of forming, by electrolytic plating, a coating layer that covers the back surface and the side surface exposed from the sealing resin and contains a metal element; After the step of forming the coating layer, the step of cutting the connecting band by removing part of the sealing resin from the side where the back surface is exposed.
  • FIG. 1 is a perspective view of a semiconductor device according to a first embodiment of the present disclosure
  • FIG. FIG. 2 is a plan view of the semiconductor device shown in FIG. 1, seen through the sealing resin.
  • 3 is a bottom view of the semiconductor device shown in FIG. 1.
  • FIG. 4 is a right side view of the semiconductor device shown in FIG. 1.
  • FIG. 5 is a left side view of the semiconductor device shown in FIG. 1.
  • FIG. 6 is a rear view of the semiconductor device shown in FIG. 1.
  • FIG. FIG. 7 is a cross-sectional view along line VII-VII of FIG.
  • FIG. 10 is a partially enlarged view of FIG. 7.
  • FIG. 11 is a partially enlarged view of FIG. 9.
  • FIG. 12A and 12B are plan views for explaining the manufacturing process of the semiconductor device shown in FIG. 13A and 13B are plan views for explaining the manufacturing process of the semiconductor device shown in FIG. 14A and 14B are cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG. 15A and 15B are plan views for explaining the manufacturing process of the semiconductor device shown in FIG. 16A and 16B are cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG. 17A and 17B are bottom views for explaining the manufacturing process of the semiconductor device shown in FIG. 18A and 18B are partially enlarged cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 19A and 19B are partially enlarged cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG. 20A and 20B are plan views for explaining the manufacturing process of the semiconductor device shown in FIG. 21 is a partially enlarged cross-sectional view of a first modification of the semiconductor device shown in FIG. 1.
  • FIG. 22 is a partially enlarged cross-sectional view of a second modification of the semiconductor device shown in FIG. 1.
  • FIG. 23 is a partially enlarged cross-sectional view of a third modification of the semiconductor device shown in FIG. 1.
  • FIG. 24A and 24B are partially enlarged cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 25 is a plan view of the semiconductor device according to the second embodiment of the present disclosure, which is transparent through the sealing resin.
  • FIG. 26 is a bottom view of the semiconductor device shown in FIG. 25.
  • FIG. 27 is a right side view of the semiconductor device shown in FIG. 25.
  • FIG. 28 is a rear view of the semiconductor device shown in FIG. 25.
  • FIG. 29 is a cross-sectional view along line XXIX-XXIX in FIG. 25.
  • FIG. 30 is a partially enlarged view of FIG. 29.
  • FIG. 31 is a plan view for explaining the manufacturing process of the semiconductor device shown in FIG. 25.
  • FIG. 32 is a plan view for explaining the manufacturing process of the semiconductor device shown in FIG. 25.
  • FIG. 33A to 33C are cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG. 34 is a bottom view for explaining the manufacturing process of the semiconductor device shown in FIG. 25.
  • FIG. 35A to 35C are cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG. 36 is a bottom view for explaining the manufacturing process of the semiconductor device shown in FIG. 25.
  • FIG. 37A to 37C are cross-sectional views for explaining the manufacturing process of the semiconductor device shown in FIG.
  • FIG. 38 is a plan view of the semiconductor device according to the third embodiment of the present disclosure, which is transparent through the sealing resin. 39 is a bottom view of the semiconductor device shown in FIG. 38.
  • FIG. 40 is a cross-sectional view along line XL-XL in FIG. 38.
  • FIG. 41 is a cross-sectional view along line XLI-XLI in FIG. 38.
  • FIG. 42 is a cross-sectional view along line XLII-XLII in FIG. 38.
  • FIG. 43 is a partially enlarged view of FIG. 40.
  • FIG. FIG. 44 is a plan view of the semiconductor device according to the fourth embodiment of the present disclosure, which is transparent through the sealing resin.
  • 45 is a bottom view of the semiconductor device shown in FIG. 44.
  • FIG. FIG. 46 is a bottom view of the semiconductor device according to the fifth embodiment of the present disclosure; 47 is a cross-sectional view of the semiconductor device shown in FIG. 46.
  • FIG. 48 is a cross-sectional view of the semiconductor device shown in FIG. 46.
  • FIG. 49 is a partially enlarged view of FIG. 48.
  • FIG. 1 A semiconductor device A10 according to the first embodiment of the present disclosure will be described based on FIGS. 1 to 11.
  • FIG. The semiconductor device A10 is surface-mounted on a wiring board.
  • a semiconductor device A10 includes a plurality of leads 10, a plurality of semiconductor elements 20, a plurality of conductive members 30, a sealing resin 40 and a coating layer 50.
  • FIG. 2 is transparent through the sealing resin 40 and is indicated by an imaginary line (chain double-dashed line).
  • the thickness direction of the plurality of leads 10 (furthermore, any one lead 10) will be referred to as "thickness direction z".
  • One direction perpendicular to the thickness direction z is called a “first direction x”.
  • a direction orthogonal to the thickness direction z and the first direction x is called a “second direction y”.
  • the semiconductor device A10 has a rectangular shape when viewed in the thickness direction z.
  • the plurality of leads 10 mounts the plurality of semiconductor elements 20 and forms a part of the conductive path between the wiring board on which the semiconductor device A10 is mounted and the plurality of semiconductor elements 20.
  • a plurality of leads 10 all consist of a common lead frame. Therefore, all the leads 10 have the same composition.
  • the composition of the plurality of leads 10 includes copper (Cu) (ie, each lead 10 contains copper).
  • the multiple leads 10 include a first lead 101 , a second lead 102 , a third lead 103 and a fourth lead 104 .
  • the second lead 102 is positioned next to the first lead 101 in the first direction x.
  • the third lead 103 is positioned next to the second lead 102 in the second direction y.
  • the fourth lead 104 is positioned next to the third lead 103 in the first direction x and next to the first lead 101 in the second direction y.
  • the second lead 102 and the third lead 103 have a major surface 112, two back surfaces 122, two side surfaces 13, a first outer end surface 141, an inner It has an end surface 15 , an inner peripheral surface 16 , a canopy portion 17 , an outer convex portion 18 and an inner convex portion 19 .
  • the main surface 112 faces the thickness direction z.
  • Main surface 112 is covered with sealing resin 40 .
  • the two back surfaces 122 face the side opposite to the main surface 112 in the thickness direction z.
  • the two main surfaces 112 are positioned apart from each other in the second direction y.
  • Two back surfaces 122 are exposed from the sealing resin 40 .
  • the two side surfaces 13 are individually connected to the two back surfaces 122 and face the first direction x. Two side surfaces 13 are exposed from the sealing resin 40 .
  • the first outer end surface 141 faces outward from the sealing resin 40 in the second direction y.
  • the first outer end face 141 is exposed from the sealing resin 40 .
  • the area of the first outer end surface 141 is smaller than the area of each of the two side surfaces 13 .
  • a first outer end surface 141 is connected to the main surface 112 and is located away from the two back surfaces 122 .
  • the inner end face 15 faces inward of the sealing resin 40 in the second direction y.
  • the inner end surface 15 is exposed from the sealing resin 40 .
  • the area of the inner end surface 15 is smaller than the area of each of the two side surfaces 13 .
  • the inner end surface 15 joins the main surface 112 and is located away from the two back surfaces 122 and the two side surfaces 13 .
  • the inner peripheral surface 16 is connected to two back surfaces 122 and faces a direction perpendicular to the thickness direction z.
  • the inner peripheral surface 16 is covered with a sealing resin 40 .
  • the eaves portion 17 protrudes from the inner peripheral surface 16 in a direction perpendicular to the thickness direction z.
  • the canopy portion 17 includes a principal surface 112 .
  • the eaves portion 17 has an overhanging surface 171 facing away from the main surface 112 in the thickness direction z.
  • the projecting surface 171 is connected to the inner peripheral surface 16 and positioned between the main surface 112 and the two back surfaces 122 in the thickness direction z.
  • the eaves portion 17 is covered with a sealing resin 40 .
  • the outward convex portion 18 protrudes outward from the sealing resin 40 from the eaves portion 17 in the second direction y.
  • the outward protrusion 18 includes a main surface 112 and a first outer end surface 141 .
  • the lower surface of the outward protrusion 18 facing the same side as the two back surfaces 122 in the thickness direction z is flush with the projecting surface 171 of the eaves portion 17 .
  • the inward convex portion 19 protrudes inward from the sealing resin 40 from the eaves portion 17 in the second direction y.
  • Inner protrusion 19 includes major surface 112 and inner end surface 15 .
  • the lower surface of the inward convex portion 19 facing the same side as the two back surfaces 122 in the thickness direction z is flush with the projecting surface 171 of the eaves portion 17 .
  • the first lead 101 and the fourth lead 104 have a mounting surface 111, a mounting surface 121, a first outer end surface 141 and two second outer end surfaces 142. , an inner end surface 15 , an inner peripheral surface 16 , an eaves portion 17 , an outer convex portion 18 and an inner convex portion 19 .
  • the inner end surface 15, the inner peripheral surface 16, the eaves portion 17, the outer convex portion 18 and the inner convex portion 19 are configured as follows. 16, the eaves portion 17, the outward convex portion 18, and the inward convex portion 19, the description thereof is omitted here.
  • the mounting surface 111 faces the same side as the main surface 112 of the second lead 102 and the third lead 103 in the thickness direction z.
  • the mounting surface 111 is covered with the sealing resin 40 . Any one of the plurality of semiconductor elements 20 is mounted on the mounting surface 111 .
  • the mounting surface 121 faces the side opposite to the mounting surface 111 in the thickness direction z.
  • the mounting surface 121 is exposed from the sealing resin 40 .
  • the area of mounting surface 121 is smaller than the area of each of the two back surfaces 122 of second lead 102 and third lead 103 .
  • the first outer end surfaces 141 of the first lead 101 and the fourth lead 104 face outward from the sealing resin 40 in the second direction y. Therefore, the direction in which the first outer end surface 141 faces is different from the direction in which the two side surfaces 13 of the second lead 102 and the third lead 103 face.
  • the first outer end face 141 is exposed from the sealing resin 40 .
  • the area of the first outer end surface 141 is smaller than the area of each of the two side surfaces 13 .
  • the first outer end surface 141 is connected to the mounting surface 111 and is located away from the mounting surface 121 .
  • the two second outer end faces 142 are connected to the mounting surface 121 and face the first direction x.
  • the two second outer end faces 142 face in the same direction as the two side faces 13 of the second lead 102 and the third lead 103 and face opposite to the two side faces 13 .
  • the two second outer end faces 142 are positioned apart from each other in the second direction y.
  • the two second outer end faces 142 are exposed from the sealing resin 40 .
  • the area of each of the two second outer end faces 142 is larger than the area of the first outer end faces 141 of the first lead 101 and the fourth lead 104 .
  • the plurality of semiconductor elements 20 are individually mounted on the mounting surface 111 of the first lead 101 and the mounting surface 111 of the fourth lead 104, as shown in FIGS.
  • the plurality of semiconductor elements 20 are diodes.
  • the plurality of semiconductor elements 20 have first electrodes 21 and second electrodes 22 .
  • the first electrode 21 is provided on the side facing the mounting surface 111 of the first lead 101 .
  • the first electrode 21 corresponds to an anode electrode.
  • the second electrode 22 is provided on the side opposite to the first electrode 21 in the thickness direction z.
  • the second electrode 22 faces either the mounting surface 111 of the first lead 101 or the mounting surface 111 of the fourth lead 104 .
  • the second electrode 22 corresponds to a cathode electrode.
  • the plurality of semiconductor elements 20 includes first semiconductor elements 201 and second semiconductor elements 202.
  • the first semiconductor element 201 is mounted on the mounting surface 111 of the first lead 101 .
  • the second electrode 22 of the first semiconductor element 201 is bonded to the mounting surface 111 of the first lead 101 via the bonding layer 29 .
  • the bonding layer 29 has conductivity. Bonding layer 29 is, for example, solder. Alternatively, the bonding layer 29 may be a sintered metal containing silver (Ag) or the like.
  • the second electrode 22 of the first semiconductor element 201 is electrically connected to the first lead 101 .
  • the second electrode 22 of the second semiconductor element 202 is bonded to the mounting surface 111 of the fourth lead 104 through the bonding layer 29 .
  • the second electrode 22 of the second semiconductor element 202 is electrically connected to the fourth lead 104 .
  • the plurality of conducting members 30 includes two first members 31, as shown in FIG.
  • One first member 31 of the two first members 31 is bonded to the first electrode 21 of the first semiconductor element 201 and the main surface 112 of the second lead 102 via the bonding layer 29 .
  • the first electrode 21 of the first semiconductor element 201 is electrically connected to the second lead 102 .
  • the other first member 31 of the two first members 31 is bonded to the first electrode 21 of the second semiconductor element 202 and the main surface 112 of the third lead 103 via the bonding layer 29 .
  • the first electrode 21 of the second semiconductor element 202 is electrically connected to the third lead 103 .
  • the two first members 31 are metal clips.
  • the composition of the two first members 31 contains copper. Alternatively, the two first members 31 may be wires.
  • the sealing resin 40 covers a part of each of the plurality of leads 10, the plurality of semiconductor elements 20, and the plurality of conduction members 30, as shown in FIGS.
  • the sealing resin 40 has electrical insulation.
  • Sealing resin 40 is made of a material containing, for example, black epoxy resin. As shown in FIGS. 4 and 5 , the sealing resin 40 has a top surface 41 , a bottom surface 42 , an outer surface 43 and a recess 44 .
  • the top surface 41 and the bottom surface 42 face opposite sides in the thickness direction z.
  • the bottom surface 42 faces the same side as the two back surfaces 122 of the second lead 102 and the third lead 103 in the thickness direction z.
  • Two rear surfaces 122 and mounting surfaces 121 for the first lead 101 and the fourth lead 104 are exposed from the bottom surface 42 .
  • the outer side surface 43 is connected to the top surface 41 and the bottom surface 42 and faces outward from the sealing resin 40 in a direction orthogonal to the thickness direction z.
  • the outer surface 43 includes a pair of first surfaces 431 and a pair of second surfaces 432 .
  • the pair of first surfaces 431 face opposite sides in the first direction x.
  • two side surfaces 13 of the second lead 102 and the third lead 103 are exposed from one first surface 431 of the pair of first surfaces 431 .
  • the two second outer end faces 142 of the first lead 101 and the fourth lead 104 are exposed from the other first face 431 of the pair of first faces 431 .
  • the pair of second surfaces 432 face opposite sides in the second direction y.
  • the first outer end surface 141 of the first lead 101 and the first outer end surface 141 of the second lead 102 are mounted.
  • a side face 141 is exposed.
  • the first outer end surface 141 of the fourth lead 104 and the first outer end surface 141 of the third lead 103 are mounted.
  • a side face 141 is exposed.
  • the recess 44 is recessed from the bottom surface 42 in the thickness direction z.
  • the recess 44 is a groove extending in a direction perpendicular to the thickness direction z.
  • the recess 44 extends in the first direction x. Both sides of the recess 44 in the first direction x are connected to the pair of first surfaces 431 of the outer side surfaces 43 . Thereby, the bottom surface 42 is divided into two regions by the recess 44 .
  • the fourth lead 104 is positioned next to the first lead 101 with the recess 44 interposed therebetween.
  • the third lead 103 is positioned next to the second lead 102 with the recess 44 interposed therebetween.
  • recess 44 has an inner surface 441 .
  • the inner side surface 441 is connected to the bottom surface 42 and faces the inside of the sealing resin 40 in a direction orthogonal to the thickness direction z. Further, the inner side surface 441 includes a pair of regions separated from each other in a direction perpendicular to the thickness direction z and the direction in which the recess 44 extends (the second direction y in the semiconductor device A10).
  • the inner end faces 15 of the first lead 101 and the fourth lead 104 and the inner end faces 15 of the second lead 102 and the third lead 103 are exposed from the pair of regions.
  • the recess 44 has an intermediate surface 442.
  • the intermediate surface 442 faces the same side as the bottom surface 42 in the thickness direction z and is connected to the inner surface 441 .
  • the intermediate surface 442 is located farther from the bottom surface 42 than the main surface 112 of the second lead 102 and the third lead 103 in the thickness direction z.
  • the covering layer 50 covers the two rear surfaces 122 and the two side surfaces 13 of the second lead 102 and the third lead 103, as shown in FIGS. Furthermore, the covering layer 50 covers the mounting surface 121 of the first lead 101 and the fourth lead 104 and the two second outer end surfaces 142 . The first outer end faces 141 and the inner end faces 15 of the leads 10 are not covered with the covering layer 50 .
  • the composition of the coating layer 50 contains a metal element.
  • the metal element is tin (Sn), for example.
  • the metal element may include at least one of nickel (Ni), palladium (Pd) and gold (Au).
  • the metal element contained in the coating layer 50 is desirably an element having a property of improving the wettability of the solder used when mounting the semiconductor device A10 on the wiring board.
  • FIG. 14 and 16 are the same as the cross-sectional positions of FIG.
  • the cross-sectional positions of FIGS. 18 and 19 are the same as the cross-sectional positions of FIG.
  • a plurality of semiconductor elements 20 are individually mounted on the mounting surface 111 of the first lead 101 and the fourth lead 104 of the plurality of leads 10 .
  • the mounting surface 111 is located on the side opposite to the back surfaces 122 of the second leads 102 and the third leads 103 among the plurality of leads 10 in the thickness direction z.
  • a plurality of conducting members 30 are individually joined to the first electrodes 21 of the plurality of semiconductor elements 20 and the main surfaces 112 of the second leads 102 and the third leads 103 .
  • the leads 10 are connected to the frame 80 via tie bars 81. As shown in FIG. Furthermore, at least two leads 10 among the plurality of leads 10 are connected to each other by a connecting band 82 . In the semiconductor device A10, the first lead 101 and the fourth lead 104, and the second lead 102 and the third lead 103 are connected to each other by the connecting bands 82, respectively.
  • the frame 80 , tie bars 81 and connecting bands 82 are made of the same composition as the plurality of leads 10 . Therefore, the frame 80, the tie bars 81 and the connecting bands 82 are all conductive.
  • a sealing resin 40 is formed to cover a portion of each of the plurality of leads 10, the plurality of semiconductor elements 20, and the plurality of conduction members 30.
  • the sealing resin 40 is formed by transfer molding. In this step, the rear surface 122 and the side surface 13 of at least one of the plurality of leads 10 (the second leads 102 and the third leads 103) are exposed from the sealing resin 40.
  • the mounting surface 121 of each of the first lead 101 and the fourth lead 104 and the two second outer end surfaces 142 are also exposed from the sealing resin 40 .
  • a coating layer 50 that covers the back surface 122 and side surfaces 13 exposed from the sealing resin 40 and contains a metal element is formed by electrolytic plating.
  • Coating layer 50 is, for example, a tin-plated layer.
  • the mounting surface 121 of each of the first lead 101 and the fourth lead 104 and the two second outer end surfaces 142 are also covered with the coating layer 50 .
  • the connecting band 82 is cut by removing part of the sealing resin 40 from the side where the back surface 122 is exposed in the thickness direction z.
  • a cutting device such as a dicing blade or a laser is used to cut the connecting band 82 .
  • FIG. 18 shows the state of the two leads 10 before the connecting band 82 is cut.
  • FIG. 19 shows the state of the two leads 10 after the connecting band 82 has been cut. As shown in FIG. 19 , this step forms the recess 44 in the sealing resin 40 and exposes the inner end surface 15 from the two leads 10 connected by the connecting band 82 .
  • the plurality of leads 10 are separated from the frame 80 by cutting the tie bars 81 .
  • the first outer end face 141 emerges from the plurality of leads 10 connected by the tie bar 81 .
  • the semiconductor device A10 is obtained.
  • FIG. 21 a semiconductor device A11, which is a first modification of the semiconductor device A10, will be described.
  • the cross-sectional position of FIG. 21 is the same as the cross-sectional position of FIG.
  • the semiconductor device A11 differs from the semiconductor device A10 in the configurations of the inner end surfaces 15 and the inner projections 19 of the second leads 102 and the third leads 103 .
  • the lower surface of the inward convex portion 19 facing the same side as the back surface 122 in the thickness direction z is separated from the overhanging surface 171 of the eaves portion 17 to the side where the main surface 112 is located in the thickness direction z.
  • the upper surface of the inward protrusion 19 facing the same side as the main surface 112 in the thickness direction z corresponds to the main surface 112 .
  • the inner end surface 15 is connected to the major surface 112 .
  • the area of inner end face 15 is smaller than the area of each inner end face 15 of second lead 102 and third lead 103 in semiconductor device A10.
  • the configurations of the inner end surfaces 15 and the inner protrusions 19 of the first lead 101 and the fourth lead 104 are also the same as the present configuration.
  • FIG. 22 the cross-sectional position of FIG. 22 is the same as the cross-sectional position of FIG.
  • the configuration of the inner end surfaces 15 and the inner protrusions 19 of the second lead 102 and the third lead 103 and the configuration of the recess 44 of the sealing resin 40 are the same as those of the semiconductor device A12. Differs from device A10.
  • the upper surface of the inner end surface 15 facing the same side as the main surface 112 in the thickness direction z is separated from the main surface 112 to the side where the back surface 122 is located in the thickness direction z.
  • a lower surface of the inward protrusion 19 facing the same side as the back surface 122 in the thickness direction z corresponds to the projecting surface 171 of the eaves portion 17 .
  • the inner end surface 15 is connected to the projecting surface 171 .
  • the area of inner end face 15 is smaller than the area of each inner end face 15 of second lead 102 and third lead 103 in semiconductor device A10.
  • the configurations of the inner end surfaces 15 and the inner protrusions 19 of the first lead 101 and the fourth lead 104 are also the same as the present configuration.
  • the intermediate surface 442 of the recess 44 is located between the main surface 112 and the back surface 122 in the thickness direction z. Therefore, the depth of the recess 44 is smaller than the depth of the recess 44 of the semiconductor device A10.
  • FIG. 23 the cross-sectional positions of FIGS. 23 and 24 are the same as the cross-sectional positions of FIG.
  • the semiconductor device A13 differs from the semiconductor device A10 in the configurations of the inner end faces 15 and the inner projections 19 of the second lead 102 and the third lead 103 .
  • the lower surface of the inward protrusion 19 facing the same side as the back surface 122 in the thickness direction z is flush with the back surface 122 .
  • a lower surface of the inward protrusion 19 is covered with a coating layer 50 .
  • the upper surface of the inward protrusion 19 facing the same side as the main surface 112 in the thickness direction z corresponds to the main surface 112 .
  • the inner end surface 15 is connected to the major surface 112 .
  • FIG. 24 shows the state before cutting the connecting band 82 in the step of cutting the connecting band 82 shown in FIG. 17 in the manufacturing process of the semiconductor device A13.
  • the connecting band 82 connects the eaves portion 17 of the second lead 102 and the eaves portion 17 of the third lead 103 .
  • a semiconductor device A13 is obtained by leaving both ends of the connecting band 82 connected to the eaves portion 17 when the connecting band 82 is cut. Therefore, the dimension of the long side of the inner end face 15 (dimension in the thickness direction z) is the dimension of the long sides of the two side surfaces 13 of the second lead 102 and the two side surfaces 13 of the third lead 103.
  • the area of inner end face 15 is larger than the area of inner end face 15 of each of second lead 102 and third lead 103 in semiconductor device A10.
  • the dimension of the short side of the inner end surface 15 is smaller than the dimension of the short side of each of the two side surfaces 13 . Therefore, in the semiconductor device A13, the area of the inner end surface 15 is smaller than the area of each of the two side surfaces 13.
  • the configurations of the inner end surfaces 15 and the inner protrusions 19 of the first lead 101 and the fourth lead 104 are also the same as the present configuration.
  • the semiconductor device A10 includes a second lead 102 having a back surface 122 and side surfaces 13 exposed from the sealing resin 40, and a coating layer 50 covering the back surface 122 and side surfaces 13.
  • a concave portion 44 having an inner side surface 441 and recessed from the bottom surface 42 is formed in the sealing resin 40 .
  • the second lead 102 and at least one of the first lead 101 and the third lead 103 positioned with the recess 44 interposed therebetween have an inner end surface 15 exposed from the inner surface 441. .
  • a stopper resin 40 is formed.
  • coating layer 50 shown in FIGS. 15 and 16 coating layer 50 can be formed by electroplating.
  • at this stage of the process at least two leads 10 including the second lead 102 are connected by a connecting band 82 that includes the same composition as the plurality of leads 10, that is, has conductivity.
  • the leads 10 that are not connected to the frame 80 can be electrically connected to the frame 80 by the tie bars 81 .
  • the two leads 10 connected by the connecting band 82 are electrically insulated.
  • the inner end surface 15 and the recess 44 of the semiconductor device A10 are traces obtained by this process.
  • all of the plurality of leads 10 are electrically insulated from each other.
  • the covering layer 50 covering the rear surface 122 and the side surface 13 of the second lead 102 can be easily formed by electroplating. Therefore, in the semiconductor device A10, the step of exposing the side surface 13 from the sealing resin 40 after forming the sealing resin 40 is unnecessary. Furthermore, the formation efficiency of the coating layer 50 can be improved as compared with the case of forming the coating layer 50 by electroless plating. As described above, according to the semiconductor device A10 and its manufacturing method, the coating layer 50 covering the back surface 122 and the side surface 13 of the lead 10 (second lead 102) exposed from the sealing resin 40 is formed more efficiently. It becomes possible to
  • the recess 44 of the sealing resin 40 is a groove extending in a direction perpendicular to the thickness direction z.
  • An inner side surface 441 of the recess 44 includes a pair of regions spaced apart from each other in a direction orthogonal to the thickness direction z and the direction in which the recess 44 extends.
  • the concave portion 44 of this configuration is obtained by using a cutting device such as a dicing blade in the step of cutting the connecting band 82 shown in FIG. 17 in the manufacturing process of the semiconductor device A10. By using such a cutting device, the connecting band 82 can be cut efficiently. Further, when the bottom surface 42 of the sealing resin 40 is divided into a plurality of regions by the recesses 44, the connecting band 82 can be smoothly cut without lowering the cutting speed, thereby suppressing a decrease in manufacturing efficiency of the semiconductor device A10.
  • the inner end surface 15 of the second lead 102 is located away from the side surface 13 .
  • the area of the inner end surface 15 of the second lead 102 is smaller than the area of the side surface 13 . As a result, it is possible to suppress the occurrence of metal burrs on the edge of the inner end face 15 in the step of cutting the connecting band 82 shown in FIG. 17 in the manufacturing process of the semiconductor device A10. Further, the inner end surface 15 is located away from the back surface 122 . As a result, when the semiconductor device A10 is mounted on the wiring board, it is possible to prevent the bonding strength of the semiconductor device A10 with respect to the wiring board from decreasing due to the metal burr.
  • the inner end surface 15 of the second lead 102 is connected to the principal surface 112 .
  • the first lead 101 has a first outer end face 141 exposed from the outer side surface 43 of the sealing resin 40 , which is different from the direction in which the side surface 13 of the second lead 102 faces.
  • the outer surface 43 is a trace obtained by cutting the tie bar 81 shown in FIG. 20 in the manufacturing process of the semiconductor device A10. As a result, it is possible to prevent the portion of the coating layer 50 covering the side surface 13 from being damaged due to the cutting of the tie bar 81 in this step.
  • a first outer end surface 141 of the first lead 101 is positioned away from the mounting surface 121 .
  • the step of cutting tie bars 81 shown in FIG. Therefore, by adopting this configuration, when the semiconductor device A10 is mounted on the wiring board, it is possible to prevent the reduction in bonding strength of the semiconductor device A10 to the wiring board due to the metal burr.
  • the first lead 101 has a second outer end surface 142 connected to the mounting surface 121 and exposed from the outer surface 43 of the sealing resin 40 . If the first lead 101 has at least the first outer end surface 141, the mounting surface 121 and the second outer end surface 121 and the second outer end surface 121 and the second outer end surface 121 are removed in the step of forming the covering layer 50 shown in FIGS.
  • the coating layer 50 covering the lateral end face 142 can be easily formed by electroplating. As a result, when the semiconductor device A10 is mounted on the wiring board, not only the second lead 102 but also the first lead 101 can be visually confirmed to be easily connected to the wiring board.
  • the area of the mounting surface 121 of the first lead 101 is larger than the area of the back surface 122 of the second lead 102 .
  • a first semiconductor element 201 is mounted on the first lead 101 . As a result, the heat generated from the first semiconductor element 201 can be released to the outside more efficiently.
  • the semiconductor device A10 further includes a fourth lead 104 on which the second semiconductor element 202 is mounted.
  • the recess 44 of the sealing resin 40 is also located between the first lead 101 and the fourth lead 104 .
  • First lead 101 and fourth lead 104 have inner end surfaces 15 exposed from inner side surface 441 of recess 44 . 15 and 16 in the manufacturing process of the semiconductor device A10, the mounting surface 121 and the second outer end surface 142 of the fourth lead 104 as well as the first lead 101 are
  • the covering layer 50 can be easily formed by electroplating.
  • the inner end face 15 of the second lead 102 is smaller in area than the inner end face 15 of the second lead 102 in the semiconductor device A10.
  • the depth of the recess 44 of the sealing resin 40 is smaller than the depth of the recess 44 of the semiconductor device A10.
  • the volume of the sealing resin 40 to be removed can be reduced in the step of cutting the connecting band 82 shown in FIG. 17 in the manufacturing process of the semiconductor device A10. This contributes to suppression of strength reduction of the sealing resin 40 .
  • FIG. 25 is transparent through the sealing resin 40 and is indicated by imaginary lines.
  • the configurations of the plurality of leads 10 and the sealing resin 40 are different from those of the semiconductor device A10 described above.
  • the pair of first surfaces 431 of the outer side surface 43 of the sealing resin 40 has a first area 431A, a second area 431B and a third area 431C.
  • the first region 431A is connected to the top surface 41 of the sealing resin 40.
  • the second region 431B connects to the bottom surface 42 of the sealing resin 40 and is located inside the sealing resin 40 relative to the first region 431A.
  • Two side surfaces 13 of the second lead 102 and the third lead 103 are exposed from one of the second regions 431B of the pair of first surfaces 431, the second region 431B.
  • the third region 431C is located between the top surface 41 and the bottom surface 42 in the thickness direction z, and is connected to the first region 431A and the second region 431B.
  • the third region 431C faces the same side as the bottom surface 42 in the thickness direction z.
  • the coating layer 50 is located inside the sealing resin 40 relative to the first regions 431A of the pair of first surfaces 431 of the outer side surface 43. As shown in FIGS. As shown in FIG. 26, the third regions 431C of the pair of first surfaces 431 overlap the coating layer 50 when viewed in the thickness direction z. The third region 431C is positioned closer to the top surface 41 than the main surface 112 of the second lead 102 and the third lead 103 in the thickness direction z.
  • FIGS. 33, 35 and 37 are the same as the cross-sectional position of FIG.
  • a plurality of semiconductor elements 20 are individually mounted on the mounting surfaces 111 of the first leads 101 and the fourth leads 104 of the plurality of leads 10 .
  • a plurality of conducting members 30 are individually bonded to the first electrodes 21 of the plurality of semiconductor elements 20 and the major surfaces 112 of the second leads 102 and the third leads 103 of the plurality of leads 10 .
  • the frame 80 has multiple first frame portions 801 and multiple second frame portions 802 .
  • the plurality of first frame portions 801 extend along the first direction x and are positioned apart from each other in the second direction y.
  • the plurality of second frame portions 802 extend along the second direction y and are positioned apart from each other in the first direction x. Both ends of each of the plurality of second frame portions 802 are connected to two first frame portions 801 adjacent to each other in the second direction y.
  • the tie bars 81 are connected to the plurality of first frame portions 801 .
  • each of the plurality of leads 10 is connected to one of two second frame portions 802 adjacent to each other in the first direction x.
  • a sealing resin 40 is formed to cover a portion of each of the plurality of leads 10, the plurality of semiconductor elements 20, and the plurality of conduction members 30.
  • the sealing resin 40 is formed over the entire frame 80 by compression molding. In this step, the rear surface 122 of at least one of the plurality of leads 10 (the second leads 102 and the third leads 103) is exposed from the sealing resin 40. As shown in FIG. Furthermore, in this step, the mounting surfaces 121 of the first lead 101 and the fourth lead 104 are also exposed from the sealing resin 40 .
  • the plurality of second frame portions 802 are removed from the side where the back surface 122 is exposed in the thickness direction z.
  • the removal of the plurality of second frame portions 802 is performed by half-cut dicing.
  • a portion of each of the plurality of leads 10 positioned at the boundary with the plurality of second frame portions 802 and a portion of the sealing resin 40 positioned at the boundary with the plurality of second frame portions 802 are aligned. removed.
  • the sealing resin 40 is formed with a plurality of grooves 83 recessed in the thickness direction z and extending along the second direction y.
  • a coating layer 50 is formed by electroplating to cover the back surface 122 and the side surfaces 13 exposed from the sealing resin 40.
  • the mounting surface 121 of each of the first lead 101 and the fourth lead 104 and the two second outer end surfaces 142 are also covered with the coating layer 50 .
  • the connecting band 82 is cut by removing part of the sealing resin 40 from the side where the back surface 122 is exposed in the thickness direction z. The method of cutting the connecting band 82 is the same as the cutting method in the manufacturing process of the semiconductor device A10 shown in FIGS.
  • the plurality of leads 10 are separated from the frame 80 by cutting the sealing resin 40 and the tie bars 81 in a grid shape along the first direction x and the second direction y.
  • the semiconductor device A20 is obtained.
  • the semiconductor device A20 includes a second lead 102 having a back surface 122 and side surfaces 13 exposed from the sealing resin 40, and a covering layer 50 covering the back surface 122 and side surfaces 13.
  • a concave portion 44 having an inner side surface 441 and recessed from the bottom surface 42 is formed in the sealing resin 40 .
  • the second lead 102 and at least one of the first lead 101 and the third lead 103 positioned with the recess 44 interposed therebetween have an inner end surface 15 exposed from the inner surface 441. . Therefore, in the semiconductor device A20 as well, the covering layer 50 covering the rear surface 122 and the side surface 13 of the lead 10 (second lead 102) exposed from the sealing resin 40 can be formed more efficiently. . Furthermore, since the semiconductor device A20 has the same configuration as the semiconductor device A10, the semiconductor device A20 also exhibits the effects of the configuration.
  • the pair of first surfaces 431 of the outer side surface 43 of the sealing resin 40 has a first area 431A, a second area 431B and a third area 431C.
  • This configuration is obtained by removing the plurality of second frame portions 802 after forming the sealing resin 40 in manufacturing the semiconductor device A20.
  • Each of the plurality of leads 10 is connected to one of the plurality of second frame portions 802 until the plurality of second frame portions 802 is removed.
  • the sealing resin 40 can be formed over the entire frame body 80 by compression molding. Therefore, formation of the sealing resin 40 becomes easier than in the case of the semiconductor device A10.
  • FIG. 38 is transparent through the sealing resin 40 for convenience of understanding.
  • the permeated sealing resin 40 is indicated by imaginary lines.
  • the configurations of the plurality of leads 10, the plurality of semiconductor elements 20, the plurality of conduction members 30, and the sealing resin 40 are different from those of the semiconductor device A10 described above.
  • the plurality of leads 10 includes first lead 101, second lead 102, third lead 103 and fourth lead 104, as well as fifth lead 105 and sixth lead 106.
  • the fifth lead 105 is positioned next to the second lead 102 in the second direction y and on the opposite side of the second lead 102 to the third lead 103 in the second direction y.
  • the sixth lead 106 is positioned next to the third lead 103 in the second direction y and on the opposite side of the third lead 103 to the second lead 102 in the second direction y.
  • the fifth lead 105 and the sixth lead 106 have a main surface 112, a back surface 122, a side surface 13, a first outer end surface 141, an inner peripheral surface 16, an eaves portion 17 and a It has an outward protrusion 18 .
  • the second lead 102 and the third lead 103 have a main surface 112, a back surface 122, a side surface 13, an inner end surface 15, an inner peripheral surface 16, an eaves portion 17 and an inward convex portion 19.
  • the inner end surface 15 of the second lead 102 includes a region facing inward of the sealing resin 40 in the first direction x and a region facing inward of the sealing resin 40 in the second direction y.
  • the inward protrusion 19 of the second lead 102 has a region protruding inward from the sealing resin 40 from the eaves portion 17 in the first direction x and a region protruding inward from the sealing resin 40 from the eaves portion 17 in the second direction y. 40 inwardly projecting regions.
  • the first lead 101 includes a mounting surface 111, a mounting surface 121, a first outer end surface 141, two second outer end surfaces 142, an inner end surface 15, an inner peripheral surface 16, It has a canopy portion 17 , an outer convex portion 18 and an inner convex portion 19 .
  • the inner end surface 15 of the first lead 101 includes a region facing inward of the sealing resin 40 in the first direction x and a region facing inward of the sealing resin 40 in the second direction y.
  • the inward protrusion 19 of the first lead 101 protrudes inward from the sealing resin 40 in the first direction x from the eaves portion 17 and protrudes inward from the sealing resin 40 in the second direction y from the eaves portion 17 .
  • the plurality of semiconductor elements 20 are n-channel type vertical MOSFETs (Metal-Oxide-Semiconductor Field-Effect Transistors).
  • a plurality of semiconductor devices 20 includes a compound semiconductor substrate.
  • the main material of the compound semiconductor substrate is silicon carbide (SiC).
  • silicon (Si) may be used as the main material of the compound semiconductor substrate.
  • the plurality of semiconductor elements 20 may be other switching elements such as IGBTs (Insulated Gate Bipolar Transistors).
  • the multiple semiconductor elements 20 include a first semiconductor element 201 and a second semiconductor element 202 .
  • a plurality of semiconductor elements 20 have first electrodes 21, second electrodes 22 and gate electrodes 23.
  • the first electrode 21 is provided on the side facing the mounting surface 111 of the first lead 101 .
  • a current corresponding to the power converted by the semiconductor element 20 flows through the first electrode 21 . That is, the first electrode 21 corresponds to the source electrode.
  • the second electrode 22 is provided on the side opposite to the first electrode 21 in the thickness direction z.
  • the second electrode 22 faces either the mounting surface 111 of the first lead 101 or the mounting surface 111 of the fourth lead 104 .
  • a current corresponding to the power before being converted by the semiconductor element 20 flows through the second electrode 22 . That is, the second electrode 22 corresponds to a drain electrode.
  • the gate electrode 23 is provided on the same side as the first electrode 21 in the thickness direction z and is located away from the first electrode 21 .
  • a gate voltage for driving the semiconductor element 20 is applied to the gate electrode 23 .
  • the area of the gate electrode 23 is smaller than the area of the first electrode 21 when viewed in the thickness direction z.
  • the plurality of conducting members 30 includes two first members 31 and two second members 32, as shown in FIG.
  • One of the two first members 31 is bonded to the first electrode 21 of the first semiconductor element 201 and the main surface 112 of the fifth lead 105 via the bonding layer 29 .
  • the first electrode 21 of the first semiconductor element 201 is electrically connected to the fifth lead 105 .
  • the other first member 31 of the two first members 31 is bonded to the first electrode 21 of the second semiconductor element 202 and the main surface 112 of the sixth lead 106 via the bonding layer 29 .
  • the first electrode 21 of the second semiconductor element 202 is electrically connected to the sixth lead 106 .
  • one of the two second members 32 is joined to the gate electrode 23 of the first semiconductor element 201 and the main surface 112 of the second lead 102 .
  • the gate electrode 23 of the first semiconductor element 201 is electrically connected to the second lead 102 .
  • the other second member 32 of the two second members 32 is joined to the gate electrode 23 of the second semiconductor element 202 and the main surface 112 of the third lead 103 .
  • the gate electrode 23 of the second semiconductor element 202 is electrically connected to the third lead 103 .
  • the two second members 32 are wires.
  • the composition of the two second members 32 includes gold.
  • the composition of the two second members 32 may contain aluminum (Al) or copper.
  • the plurality of conductive members 30 are separated from the inner end surfaces 15 of the plurality of leads 10 (first lead 101, second lead 102 and third lead 103). To position.
  • the recess 44 of the sealing resin 40 includes a first groove 44A and a second groove 44B, as shown in FIGS. 39-41.
  • the first groove 44A extends in the first direction x. Both sides of the first groove 44A in the first direction x are connected to the pair of first surfaces 431 of the outer side surface 43 .
  • the second groove 44B extends in the second direction y. Both sides of the second groove 44B in the second direction y are connected to the pair of second surfaces 432 of the outer side surface 43 .
  • the second groove 44B crosses the first groove 44A.
  • a bottom surface 42 of the sealing resin 40 is divided into four regions by recesses 44 .
  • the fourth lead 104 is positioned next to the first lead 101 across the first groove 44A.
  • the third lead 103 is positioned next to the second lead 102 with the first groove 44A interposed therebetween. From the inner side surface 441 of the first groove 44A, the region of the inner end surface 15 of the first lead 101 facing the second direction y, the inner end surface 15 of the fourth lead 104, and the inner end surface 15 of the second lead 102 A region facing the second direction y and the inner end face 15 of the third lead 103 are exposed.
  • the first lead 101 is positioned next to the second lead 102 with the second groove 44B interposed therebetween. A region of the inner end surface 15 of the first lead 101 facing the first direction x and a region of the second lead 102 facing the first direction x are exposed from the inner side surface 441 of the second groove 44B.
  • the semiconductor device A30 includes a second lead 102 having a back surface 122 and side surfaces 13 exposed from the sealing resin 40, and a coating layer 50 covering the back surface 122 and side surfaces 13.
  • a concave portion 44 having an inner side surface 441 and recessed from the bottom surface 42 is formed in the sealing resin 40 .
  • the second lead 102 and at least one of the first lead 101 and the third lead 103 positioned with the recess 44 interposed therebetween have an inner end surface 15 exposed from the inner surface 441. . Therefore, in the semiconductor device A30 as well, the covering layer 50 covering the rear surface 122 and the side surface 13 of the lead 10 (second lead 102) exposed from the sealing resin 40 can be formed more efficiently. . Further, since the semiconductor device A30 has the same configuration as the semiconductor device A10, the semiconductor device A30 also exhibits the effects of the configuration.
  • the recess 44 of the sealing resin 40 includes a first groove 44A extending in the first direction x and a second groove 44B extending in the second direction y.
  • the inner end face 15 of the second lead 102 includes a region facing the first direction x and a region facing the second direction y.
  • the plurality of conducting members 30 When viewed in the thickness direction z, the plurality of conducting members 30 are positioned apart from the inner end surfaces 15 of the plurality of leads 10 . As a result, the risk of cutting the plurality of conductive members 30 together with the connecting band 82 in the step of cutting the connecting band 82 (see FIG. 17) in the manufacturing process of the semiconductor device A30 can be reduced.
  • FIG. 44 is transparent through the sealing resin 40 for convenience of understanding.
  • the permeated sealing resin 40 is indicated by imaginary lines.
  • the configurations of the plurality of leads 10, the plurality of conductive members 30, and the sealing resin 40 are different from the above-described configuration of the semiconductor device A10.
  • the semiconductor element 20 is composed of one first semiconductor element 201. As shown in FIG.
  • the multiple leads 10 include a first lead 101, a second lead 102, a third lead 103 and a fifth lead 105.
  • FIG. The semiconductor device A40 does not include the fourth lead 104 .
  • the first lead 101 includes a mounting surface 111, a mounting surface 121, two first outer end surfaces 141, four second outer end surfaces 142, an inner end surface 15, an inner peripheral surface 16, an overhang portion 17, two outer It has a convex portion 18 and an inner convex portion 19 .
  • the inner end surface 15 of the first lead 101 faces the inside of the sealing resin 40 in the first direction x.
  • the inward convex portion 19 of the first lead 101 protrudes inward from the sealing resin 40 from the eaves portion 17 in the first direction x.
  • the structure of the first lead 101 is obtained by integrating the first lead 101 and the fourth lead 104 of the semiconductor device A10.
  • the second lead 102 has a main surface 112, a back surface 122, a side surface 13, an inner end surface 15, an inner peripheral surface 16, an eaves portion 17 and an inward convex portion 19.
  • the inner end surface 15 of the second lead 102 faces the first direction x. Accordingly, the inward convex portion 19 of the second lead 102 protrudes from the eaves portion 17 in the first direction x.
  • the configuration of the third lead 103 is the same as the configuration of the third lead 103 of the semiconductor device A10, description thereof will be omitted here.
  • the configuration of the fifth lead 105 is the same as the configuration of the fifth lead 105 of the semiconductor device A30, so the description is omitted here.
  • the first semiconductor element 201 is an n-channel MOSFET with a vertical structure, like the semiconductor device A30.
  • the plurality of conducting members 30 includes a first member 31, a second member 32 and a third member 33, as shown in FIG.
  • the first member 31 is bonded to the first electrode 21 of the first semiconductor element 201 and the main surface 112 of the third lead 103 via the bonding layer 29 .
  • the first electrode 21 of the first semiconductor element 201 is electrically connected to the third lead 103 .
  • the second member 32 is joined to the gate electrode 23 of the first semiconductor element 201 and the main surface 112 of the fifth lead 105 .
  • the gate electrode 23 of the first semiconductor element 201 is electrically connected to the fifth lead 105 .
  • the third member 33 is joined to the first electrode 21 of the first semiconductor element 201 and the main surface 112 of the second lead 102 .
  • the first electrode 21 of the first semiconductor element 201 is electrically connected to the second lead 102 .
  • the third member 33 is a wire.
  • the composition of the third member 33 contains gold.
  • the composition of the third member 33 may contain aluminum or copper.
  • the recess 44 of the sealing resin 40 is a groove extending in the second direction y, as shown in FIG. Both sides of the recess 44 in the second direction y are connected to the pair of second surfaces 432 of the outer side surface 43 .
  • the first lead 101 is positioned next to the second lead 102 with the recess 44 interposed therebetween.
  • the inner end surface 15 of the first lead 101 and the inner end surface 15 of the second lead 102 are exposed from the inner surface 441 of the recess 44 .
  • the semiconductor device A40 includes a second lead 102 having a back surface 122 and side surfaces 13 exposed from the sealing resin 40, and a covering layer 50 covering the back surface 122 and side surfaces 13.
  • a concave portion 44 having an inner side surface 441 and recessed from the bottom surface 42 is formed in the sealing resin 40 .
  • the second lead 102 and at least one of the first lead 101 and the third lead 103 positioned with the recess 44 interposed therebetween have an inner end surface 15 exposed from the inner surface 441. . Therefore, even in the semiconductor device A40, the covering layer 50 that covers the rear surface 122 and the side surface 13 of the lead 10 (second lead 102) exposed from the sealing resin 40 can be formed more efficiently. . Further, since the semiconductor device A40 has the same configuration as the semiconductor device A10, the semiconductor device A40 also exhibits the effects of the configuration.
  • the semiconductor element 20 is composed of one first semiconductor element 201. Therefore, the present disclosure can be applied regardless of the number of semiconductor devices 20. FIG.
  • FIG. 46 shows the sealing resin 40 through for convenience of understanding.
  • the permeated sealing resin 40 is indicated by imaginary lines.
  • the cross-sectional position of FIG. 47 is the same as the cross-sectional position of FIG. 8 showing the semiconductor device A10.
  • the cross-sectional position of FIG. 48 is the same as the cross-sectional position of FIG. 9 showing the semiconductor device A10.
  • the semiconductor device A50 differs from the semiconductor device A10 described above in that an insulator 60 is further provided.
  • the insulator 60 is filled in the concave portion 44 of the sealing resin 40, as shown in FIGS.
  • Insulator 60 is, for example, a resin used for underfill.
  • An inner end surface 15 of each lead 10 is covered with an insulator 60 .
  • Insulator 60 abuts intermediate surface 442 of recess 44 .
  • the insulator 60 may be separated from the intermediate surface 442 as long as the insulator 60 covers the two inner end surfaces 15 facing each other with the recess 44 interposed therebetween.
  • the semiconductor device A50 includes a second lead 102 having a back surface 122 and side surfaces 13 exposed from the sealing resin 40, and a coating layer 50 covering the back surface 122 and side surfaces 13.
  • a concave portion 44 having an inner side surface 441 and recessed from the bottom surface 42 is formed in the sealing resin 40 .
  • the second lead 102 and at least one of the first lead 101 and the third lead 103 positioned with the recess 44 interposed therebetween have an inner end surface 15 exposed from the inner surface 441. . Therefore, even in the semiconductor device A50, the covering layer 50 covering the rear surface 122 and the side surface 13 of the lead 10 (second lead 102) exposed from the sealing resin 40 can be formed more efficiently. . Furthermore, since the semiconductor device A50 has the same configuration as the semiconductor device A10, the semiconductor device A50 also exhibits the effects of the configuration.
  • the semiconductor device A50 further includes an insulator 60 filled in the concave portion 44 of the sealing resin 40 .
  • Appendix 1 a first lead; a second lead positioned next to the first lead in a direction perpendicular to the thickness direction of the first lead; a third lead positioned next to the second lead in a direction orthogonal to the thickness direction; a first semiconductor element mounted on the first lead and conducting to the second lead; a sealing resin covering a portion of each of the first lead, the second lead, and the third lead, and the first semiconductor element; a coating layer containing a metal element; with The sealing resin has a bottom surface facing the thickness direction and an outer side surface connected to the bottom surface and facing outward of the sealing resin in a direction perpendicular to the thickness direction, A recess recessed from the bottom surface is formed in the sealing resin, the recess has an inner side surface that is connected to the bottom surface and faces inward of the sealing resin in a direction orthogonal to the thickness direction; the second lead has a back surface exposed from the bottom surface and a side surface connected to the back surface and exposed from the outer surface; The coating layer covers the back surface and the
  • the recess is a groove extending in a direction orthogonal to the thickness direction,
  • the inner surface includes a pair of regions separated from each other in a direction orthogonal to the thickness direction and the direction in which the recess extends,
  • the semiconductor device according to appendix 1 wherein the inner end surface is exposed from the pair of regions.
  • Appendix 3. The semiconductor device according to appendix 2, wherein the bottom surface is divided into a plurality of regions by the recess.
  • the recess includes a first groove and a second groove, The semiconductor device according to appendix 3, wherein the second groove intersects the first groove. Appendix 5. 5.
  • the recess has an intermediate surface facing the same side as the bottom surface in the thickness direction and connected to the inner surface,
  • the semiconductor device according to appendix 8 wherein the intermediate surface is located further from the bottom surface than the main surface in the thickness direction.
  • Appendix 10. the first lead has a first outer end surface exposed from the outer surface, 10.
  • Appendix 11. the first lead has a mounting surface exposed from the bottom surface, 11.
  • Appendix 12. 12 The semiconductor device according to appendix 11, wherein the area of the mounting surface is larger than the area of the back surface.
  • Appendix 13 the first lead has a second outer end surface connected to the mounting surface and exposed from the outer surface; 13.
  • Appendix 14 The direction in which the second outer end face faces is the same as the direction in which the side face faces, 14.
  • Appendix 15. 15.
  • the sealing resin In the step of forming the sealing resin, the back surface and the side surface of at least one of the plurality of leads are exposed from the sealing resin; at least any two of the plurality of leads are connected to each other by a connecting band having the same composition as the plurality of leads; forming, after the step of forming the sealing resin, a coating layer that covers the back surface and the side surface exposed from the sealing resin and contains a metal element by electrolytic plating;
  • a method of manufacturing a semiconductor device further comprising, after the step of forming the coating layer, cutting the connecting band by removing part of the sealing resin from the side where the back surface is exposed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、第1リード、第2リード、第3リード、半導体素子、封止樹脂および被覆層を備える。前記封止樹脂は、底面および外側面を有する。前記封止樹脂の前記底面には、内側面を有する凹部が形成されている。前記第2リードは、前記底面から露出する裏面と、前記外側面から露出する側面とを有する。前記被覆層は、金属元素を含有し、前記裏面および前記側面を覆っている。前記凹部は、前記第1リードと第2リードとの間にある。前記第2リードと、前記第1リードおよび前記第3リードの少なくともいずれかとは、前記凹部の前記内側面から露出する内方端面を有する。

Description

半導体装置、および半導体装置の製造方法
 本開示は、半導体装置およびその製造方法に関する。
 特許文献1には、半導体装置の一例が開示されている。当該半導体装置は、半導体素子に導通する柱状導電体を備える。柱状導電体は、封止樹脂から露出する裏面側露出面および側面側露出面を有する。さらに当該半導体装置は、裏面側露出面および側面側露出面を覆う外部電極を備える。当該半導体装置が本構成をとることにより、当該半導体装置を配線基板に実装した際、側面側露出面を覆う外部電極の部位にハンダが這い上がる。このため、配線基板に対する当該半導体装置の接合状態を目視により容易に確認することができる。
 特許文献1に開示されている半導体装置の外部電極の形成にあたっては、柱状導電体の側面側露出面を封止樹脂から露出させる工程が必要である。このため、当該半導体装置の製造効率が低下するという課題がある。さらに外部電極は無電解めっきにより形成されるため、外部電極となる金属層の析出に比較的長い時間を要する。このことは、当該半導体装置の製造効率の低下をさらに招く要因となる。
特開2020-27850号公報
 本開示は上記事情に鑑み、封止樹脂から露出したリードの裏面および側面を覆う被覆層がより効率的に形成されたものとすることが可能な半導体装置およびその製造方法を提供することをその一の課題とする。
 本開示の第1の側面によって提供される半導体装置は、第1リードと、前記第1リードの厚さ方向に対して直交する方向おいて前記第1リードの隣に位置する第2リードと、前記厚さ方向に対して直交する方向において前記第2リードの隣に位置する第3リードと、前記第1リードに搭載され、かつ前記第2リードに導通する第1半導体素子と、前記第1リード、前記第2リードおよび前記第3リードの各々の一部と、前記第1半導体素子と、を覆う封止樹脂と、金属元素を含有する被覆層と、を備える。前記封止樹脂は、前記厚さ方向を向く底面と、前記底面につながり、かつ前記厚さ方向に対して直交する方向において前記封止樹脂の外方を向く外側面と、を有する。前記封止樹脂には、前記底面から凹む凹部が形成され、前記凹部は、前記底面につながり、かつ前記厚さ方向に対して直交する方向において前記封止樹脂の内方を向く内側面を有する。前記第2リードは、前記底面から露出する裏面と、前記裏面につながり、かつ前記外側面から露出する側面と、を有する。前記被覆層は、前記裏面および前記側面を覆う。前記凹部は、前記第1リードと前記第2リードとの間にある。前記第2リードと、前記第1リードおよび前記第3リードの少なくともいずれかとは、前記内側面から露出する内方端面を有する。
 本開示の第2の側面によって提供される半導体装置の製造方法は、裏面と、前記裏面につながる側面と、を各々が有する複数のリードのいずれかに半導体素子を搭載する工程と、前記複数のリードの各々の一部と、前記半導体素子と、を覆う封止樹脂を形成する工程と、を備える。前記封止樹脂を形成する工程では、前記複数のリードの少なくともいずれかの前記裏面および前記側面を前記封止樹脂から露出させる。前記複数のリードのうち少なくともいずれか2つのリードは、前記複数のリードと同一の組成を含む連結帯により互いにつながっている。また、当該製造方法は、前記封止樹脂を形成する工程の後に、前記封止樹脂から露出した前記裏面および前記側面を覆い、かつ金属元素を含有する被覆層を電解めっきにより形成する工程と、前記被覆層を形成する工程の後に、前記裏面が露出する側から前記封止樹脂の一部を除去することにより、前記連結帯を切断する工程と、を備える。
 本開示にかかる上記構成によれば、封止樹脂から露出したリードの裏面および側面を覆う被覆層がより効率的に形成されたものとすることが可能となる。
 本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
図1は、本開示の第1実施形態にかかる半導体装置の斜視図である。 図2は、図1に示す半導体装置の平面図であり、封止樹脂を透過している。 図3は、図1に示す半導体装置の底面図である。 図4は、図1に示す半導体装置の右側面図である。 図5は、図1に示す半導体装置の左側面図である。 図6は、図1に示す半導体装置の背面図である。 図7は、図2のVII-VII線に沿う断面図である。 図8は、図2のVIII-VIII線に沿う断面図である。 図9は、図2のIX-IX線に沿う断面図である。 図10は、図7の部分拡大図である。 図11は、図9の部分拡大図である。 図12は、図1に示す半導体装置の製造工程を説明する平面図である。 図13は、図1に示す半導体装置の製造工程を説明する平面図である。 図14は、図1に示す半導体装置の製造工程を説明する断面図である。 図15は、図1に示す半導体装置の製造工程を説明する平面図である。 図16は、図1に示す半導体装置の製造工程を説明する断面図である。 図17は、図1に示す半導体装置の製造工程を説明する底面図である。 図18は、図1に示す半導体装置の製造工程を説明する部分拡大断面図である。 図19は、図1に示す半導体装置の製造工程を説明する部分拡大断面図である。 図20は、図1に示す半導体装置の製造工程を説明する平面図である。 図21は、図1に示す半導体装置の第1変形例の部分拡大断面図である。 図22は、図1に示す半導体装置の第2変形例の部分拡大断面図である。 図23は、図1に示す半導体装置の第3変形例の部分拡大断面図である。 図24は、図23に示す半導体装置の製造工程を説明する部分拡大断面図である。 図25は、本開示の第2実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図26は、図25に示す半導体装置の底面図である。 図27は、図25に示す半導体装置の右側面図である。 図28は、図25に示す半導体装置の背面図である。 図29は、図25のXXIX-XXIX線に沿う断面図である。 図30は、図29の部分拡大図である。 図31は、図25に示す半導体装置の製造工程を説明する平面図である。 図32は、図25に示す半導体装置の製造工程を説明する平面図である。 図33は、図25に示す半導体装置の製造工程を説明する断面図である。 図34は、図25に示す半導体装置の製造工程を説明する底面図である。 図35は、図25に示す半導体装置の製造工程を説明する断面図である。 図36は、図25に示す半導体装置の製造工程を説明する底面図である。 図37は、図25に示す半導体装置の製造工程を説明する断面図である。 図38は、本開示の第3実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図39は、図38に示す半導体装置の底面図である。 図40は、図38のXL-XL線に沿う断面図である。 図41は、図38のXLI-XLI線に沿う断面図である。 図42は、図38のXLII-XLII線に沿う断面図である。 図43は、図40の部分拡大図である。 図44は、本開示の第4実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。 図45は、図44に示す半導体装置の底面図である。 図46は、本開示の第5実施形態にかかる半導体装置の底面図である。 図47は、図46に示す半導体装置の断面図である。 図48は、図46に示す半導体装置の断面図である。 図49は、図48の部分拡大図である。
 本開示を実施するための形態について、添付図面に基づいて説明する。
 図1~図11に基づき、本開示の第1実施形態にかかる半導体装置A10について説明する。半導体装置A10は、配線基板に表面実装される。半導体装置A10は、複数のリード10、複数の半導体素子20、複数の導通部材30、封止樹脂40および被覆層50を備える。ここで、図2は、理解の便宜上、封止樹脂40を透過しており、想像線(二点鎖線)で示している。
 半導体装置A10の説明においては、便宜上、複数のリード10(延いては任意の1つのリード10)の厚さ方向を「厚さ方向z」と呼ぶ。厚さ方向zに対して直交する1つの方向を「第1方向x」と呼ぶ。厚さ方向zおよび第1方向xに対して直交する方向を「第2方向y」と呼ぶ。半導体装置A10は、厚さ方向zに視て矩形状である。
 複数のリード10は、図2に示すように、複数の半導体素子20を搭載するとともに、半導体装置A10が実装される配線基板と複数の半導体素子20との導電経路の一部をなしている。複数のリード10は、いずれも共通のリードフレームからなる。したがって、複数のリード10の組成は、いずれも同一である。複数のリード10の組成は、銅(Cu)を含む(すなわち、各リード10は銅を含有する)。複数のリード10は、第1リード101、第2リード102、第3リード103および第4リード104を含む。
 図2に示すように、第2リード102は、第1方向xにおいて第1リード101の隣に位置する。第3リード103は、第2方向yにおいて第2リード102の隣に位置する。第4リード104は、第1方向xにおいて第3リード103の隣に位置し、かつ第2方向yにおいて第1リード101の隣に位置する。
 図2、図3、図7および図9に示すように、第2リード102および第3リード103は、主面112、2つの裏面122、2つの側面13、第1外方端面141、内方端面15、内周面16、庇部17、外方凸部18および内方凸部19を有する。
 図7および図9に示すように、主面112は、厚さ方向zを向く。主面112は、封止樹脂40に覆われている。2つの裏面122は、厚さ方向zにおいて主面112とは反対側を向く。2つの主面112は、第2方向yにおいて互いに離れて位置する。2つの裏面122は、封止樹脂40から露出している。図3および図7に示すように、2つの側面13は、2つの裏面122に個別につながり、かつ第1方向xを向く。2つの側面13は、封止樹脂40から露出している。
 図2、図3、図6および図9に示すように、第1外方端面141は、第2方向yにおいて封止樹脂40の外方を向く。第1外方端面141は、封止樹脂40から露出している。第1外方端面141の面積は、2つの側面13の各々の面積よりも小である。第1外方端面141は、主面112につながり、かつ2つの裏面122から離れて位置する。
 図2、図3および図11に示すように、内方端面15は、第2方向yにおいて封止樹脂40の内方を向く。内方端面15は、封止樹脂40から露出している。内方端面15の面積は、2つの側面13の各々の面積よりも小である。内方端面15は、主面112につながり、かつ2つの裏面122、および2つの側面13から離れて位置する。
 図2、図3、図7および図9に示すように、内周面16は、2つの裏面122につながり、かつ厚さ方向zに対して直交する方向を向く。内周面16は、封止樹脂40に覆われている。
 図2、図3、図7および図9に示すように、庇部17は、内周面16から厚さ方向zに対して直交する方向に突出している。庇部17は、主面112を含む。庇部17は、厚さ方向zにおいて主面112とは反対側を向く張出面171を有する。張出面171は、内周面16につながり、かつ厚さ方向zにおいて主面112と2つの裏面122との間に位置する。庇部17は、封止樹脂40に覆われている。
 図2、図3および図9に示すように、外方凸部18は、庇部17から第2方向yにおいて封止樹脂40の外方に突出している。外方凸部18は、主面112および第1外方端面141を含む。厚さ方向zにおいて2つの裏面122と同じ側を向く外方凸部18の下面は、庇部17の張出面171と面一である。
 図2、図3および図11に示すように、内方凸部19は、庇部17から第2方向yにおいて封止樹脂40の内方に突出している。内方凸部19は、主面112および内方端面15を含む。厚さ方向zにおいて2つの裏面122と同じ側を向く内方凸部19の下面は、庇部17の張出面171と面一である。
 図2、図3、図7および図8に示すように、第1リード101および第4リード104は、搭載面111、実装面121、第1外方端面141、2つの第2外方端面142、内方端面15、内周面16、庇部17、外方凸部18および内方凸部19を有する。これらのうち内方端面15、内周面16、庇部17、外方凸部18および内方凸部19の構成は、第2リード102および第3リード103の内方端面15、内周面16、庇部17、外方凸部18および内方凸部19の構成と同様であるため、ここでの説明は省略する。
 図7に示すように、搭載面111は、厚さ方向zにおいて第2リード102および第3リード103の主面112と同じ側を向く。搭載面111は、封止樹脂40に覆われている。搭載面111には、複数の半導体素子20のいずれかが搭載される。実装面121は、厚さ方向zにおいて搭載面111とは反対側を向く。実装面121は、封止樹脂40から露出している。図3に示すように、実装面121の面積は、第2リード102および第3リード103の2つの裏面122の各々の面積よりも小である。
 図2、図3、図6および図8に示すように、第1リード101および第4リード104の第1外方端面141は、第2方向yにおいて封止樹脂40の外方を向く。したがって、第1外方端面141が向く方向は、第2リード102および第3リード103の2つの側面13が向く方向と異なる。第1外方端面141は、封止樹脂40から露出している。第1外方端面141の面積は、2つの側面13の各々の面積よりも小である。第1外方端面141は、搭載面111につながり、かつ実装面121から離れて位置する。
 図3および図7に示すように、2つの第2外方端面142は、実装面121につながり、かつ第1方向xを向く。2つの第2外方端面142は、第2リード102および第3リード103の2つの側面13が向く方向と同一であり、かつ2つの側面13とは反対側を向く。2つの第2外方端面142は、第2方向yにおいて互いに離れて位置する。2つの第2外方端面142は、封止樹脂40から露出している。2つの第2外方端面142の各々の面積は、第1リード101および第4リード104の第1外方端面141の面積よりも大である。
 複数の半導体素子20は、図2および図8に示すように、第1リード101の搭載面111と、第4リード104の搭載面111とに個別に搭載されている。半導体装置A10においては、複数の半導体素子20は、ダイオードである。
 図10に示すように、複数の半導体素子20は、第1電極21および第2電極22を有する。第1電極21は、第1リード101の搭載面111が向く側に設けられている。第1電極21は、アノード電極に相当する。
 図42に示すように、第2電極22は、厚さ方向zにおいて第1電極21とは反対側に設けられている。第2電極22は、第1リード101の搭載面111、および第4リード104の搭載面111のいずれかに対向している。第2電極22は、カソード電極に相当する。
 図2および図8に示すように、複数の半導体素子20は、第1半導体素子201および第2半導体素子202を含む。第1半導体素子201は、第1リード101の搭載面111に搭載されている。図10に示すように、第1半導体素子201の第2電極22は、接合層29を介して第1リード101の搭載面111に接合されている。接合層29は、導電性を有する。接合層29は、たとえばハンダである。この他、接合層29は、銀(Ag)などを含む焼結金属でもよい。これにより、第1半導体素子201の第2電極22は、第1リード101に導通している。第2半導体素子202の第2電極22は、接合層29を解して第4リード104の搭載面111に接合されている。これにより、第2半導体素子202の第2電極22は、第4リード104に導通している。
 複数の導通部材30は、図2に示すように、2つの第1部材31を含む。2つの第1部材31のうち一方の第1部材31は、第1半導体素子201の第1電極21と、第2リード102の主面112とにそれぞれ接合層29を介して接合されている。これにより、第1半導体素子201の第1電極21は、第2リード102に導通している。2つの第1部材31のうち他方の第1部材31は、第2半導体素子202の第1電極21と、第3リード103の主面112とにそれぞれ接合層29を介して接合されている。これにより、第2半導体素子202の第1電極21は、第3リード103に導通している。2つの第1部材31は、金属クリップである。2つの第1部材31の組成は、銅を含む。この他、2つの第1部材31は、ワイヤでもよい。
 封止樹脂40は、図7~図9に示すように、複数のリード10の各々の一部と、複数の半導体素子20、および複数の導通部材30とを覆っている。封止樹脂40は、電気絶縁性を有する。封止樹脂40は、たとえば黒色のエポキシ樹脂を含む材料からなる。図4および図5に示すように、封止樹脂40は、頂面41、底面42、外側面43および凹部44を有する。
 図7~図9に示すように、頂面41および底面42は、厚さ方向zにおいて互いに反対側を向く。これらのうち底面42は、厚さ方向zにおいて第2リード102および第3リード103の2つの裏面122と同じ側を向く。底面42から2つの裏面122と、第1リード101および第4リード104の実装面121とが露出している。
 図3~図5に示すように、外側面43は、頂面41および底面42につながり、かつ厚さ方向zに対して直交する方向において封止樹脂40の外方を向く。外側面43は、一対の第1面431、および一対の第2面432を含む。
 図3に示すように、一対の第1面431は、第1方向xにおいて互いに反対側を向く。図4および図7に示すように、一対の第1面431のうち一方の第1面431から、第2リード102および第3リード103の2つの側面13が露出している。図5および図7に示すように、一対の第1面431のうち他方の第1面431から、第1リード101および第4リード104の2つの第2外方端面142が露出している。
 図3に示すように、一対の第2面432は、第2方向yにおいて互いに反対側を向く。図1、図8および図9に示すように、一対の第2面432のうち一方の第2面432から、第1リード101の第1外方端面141、および第2リード102の第1外方端面141が露出している。図6、図8および図9に示すように、一対の第2面432のうち他方の第2面432から、第4リード104の第1外方端面141、および第3リード103の第1外方端面141が露出している。
 図3~図5に示すように、凹部44は、底面42から厚さ方向zに凹んでいる。凹部44は、厚さ方向zに対して直交する方向に延びる溝である。半導体装置A10においては、凹部44は、第1方向xに延びている。凹部44の第1方向xの両側は、外側面43のうち一対の第1面431につながっている。これにより、底面42は、凹部44により2つの領域に分断されている。
 図3に示すように、第4リード104は、凹部44を挟んで第1リード101の隣に位置する。第3リード103は、凹部44を挟んで第2リード102の隣に位置する。図11に示すように、凹部44は、内側面441を有する。内側面441は、底面42につながり、かつ厚さ方向zに対して直交する方向において封止樹脂40の内方を向く。さらに内側面441は、厚さ方向zおよび凹部44が延びる方向に対して直交する方向(半導体装置A10では第2方向y)に互いに離れて位置する一対の領域を含む。当該一対の領域から、第1リード101および第4リード104の内方端面15と、第2リード102および第3リード103の内方端面15とが露出している。
 図11に示すように、凹部44は、中間面442を有する。中間面442は、厚さ方向zにおいて底面42と同じ側を向き、かつ内側面441につながっている。半導体装置A10においては、厚さ方向zにおいて、中間面442は、第2リード102および第3リード103の主面112よりも底面42から離れて位置する。
 被覆層50は、図2、図3および図7に示すように、第2リード102および第3リード103の2つの裏面122、および2つの側面13を覆っている。さらに被覆層50は、第1リード101および第4リード104の実装面121、および2つの第2外方端面142を覆っている。複数のリード10の第1外方端面141および内方端面15は、被覆層50に覆われていない。被覆層50の組成は、金属元素を含む。当該金属元素は、たとえば錫(Sn)である。この他、当該金属元素は、ニッケル(Ni)、パラジウム(Pd)および金(Au)の少なくともいずれかを含むものでもよい。被覆層50に含まれる金属元素は、半導体装置A10を配線基板に実装する際に用いられるハンダの濡れ性を改善する性質を有する元素が望ましい。
 次に、図12~図20に基づき、半導体装置A10の製造方法の一例について説明する。ここで、図14および図16の断面位置は、図7の断面位置と同一である。図18および図19の断面位置は、図11の断面位置と同一である。
 最初に、図12に示すように、複数のリード10のうち第1リード101および第4リード104の搭載面111に複数の半導体素子20を個別に搭載する。搭載面111は、複数のリード10のうち第2リード102および第3リード103の裏面122とは厚さ方向zにおいて反対側に位置する。その後、複数の半導体素子20の第1電極21と、第2リード102および第3リード103の主面112とに複数の導通部材30を個別に接合する。
 図12に示すように、複数のリード10は、タイバー81を介して枠体80につながっている。さらに、複数のリード10のうち少なくともいずれかの2つのリード10は、連結帯82により互いにつながっている。半導体装置A10においては、第1リード101および第4リード104と、第2リード102および第3リード103とが、それぞれ連結帯82により互いにつながっている。枠体80、タイバー81および連結帯82は、複数のリード10と同一の組成からなる。したがって、枠体80、タイバー81および連結帯82は、いずれも導電性を有する。
 次いで、図13および図14に示すように、複数のリード10の各々の一部と、複数の半導体素子20、および複数の導通部材30とを覆う封止樹脂40を形成する。封止樹脂40は、トランスファモールド成形により形成される。本工程では、複数のリード10(第2リード102および第3リード103)の少なくともいずれかの裏面122および側面13を封止樹脂40から露出させる。さらに本工程では、第1リード101および第4リード104の各々の実装面121、および2つの第2外方端面142も封止樹脂40から露出させる。
 次いで、図15および図16に示すように、封止樹脂40から露出した裏面122および側面13を覆い、かつ組成に金属元素を含む被覆層50を電解めっきにより形成する。被覆層50は、たとえば錫めっき層である。本工程では、第1リード101および第4リード104の各々の実装面121、および2つの第2外方端面142も被覆層50に覆われる。
 次いで、図17に示すように、厚さ方向zにおいて裏面122が露出する側から封止樹脂40の一部を除去することにより、連結帯82を切断する。連結帯82の切断は、ダイシングブレード、またはレーザなどの切断装置が用いられる。図18は、連結帯82を切断する前の2つのリード10の状態を示している。図19は、連結帯82を切断した後の2つのリード10の状態を示している。図19に示すように、本工程によって、封止樹脂40には凹部44が形成され、かつ連結帯82によりつながっていた2つのリード10から内方端面15が現れる。
 最後に、図20に示すように、タイバー81を切断することにより、複数のリード10を枠体80から切り離す。本工程によって、タイバー81によりつながっていた複数のリード10から第1外方端面141が現れる。以上の工程を経ることによって、半導体装置A10が得られる。
 次に、図21に基づき、半導体装置A10の第1変形例である半導体装置A11について説明する。ここで、図21の断面位置は、図11の断面位置と同一である。
 図21に示すように、半導体装置A11においては、第2リード102および第3リード103の内方端面15および内方凸部19の構成が、半導体装置A10と異なる。厚さ方向zにおいて裏面122と同じ側を向く内方凸部19の下面は、庇部17の張出面171から厚さ方向zにおいて主面112が位置する側に離れている。厚さ方向zにおいて主面112と同じ側を向く内方凸部19の上面は、主面112に相当する。内方端面15は、主面112につながっている。これにより、内方端面15の面積は、半導体装置A10における第2リード102および第3リード103の各々の内方端面15の面積よりも小である。第1リード101および第4リード104の内方端面15および内方凸部19の構成も本構成と同様である。
 次に、図22に基づき、半導体装置A10の第2変形例である半導体装置A12について説明する。ここで、図22の断面位置は、図11の断面位置と同一である。
 図22に示すように、半導体装置A12においては、第2リード102および第3リード103の内方端面15および内方凸部19の構成と、封止樹脂40の凹部44の構成とが、半導体装置A10と異なる。厚さ方向zにおいて主面112と同じ側を向く内方端面15の上面は、主面112から厚さ方向zにおいて裏面122が位置する側に離れている。厚さ方向zにおいて裏面122と同じ側を向く内方凸部19の下面は、庇部17の張出面171に相当する。内方端面15は、張出面171につながっている。これにより、内方端面15の面積は、半導体装置A10における第2リード102および第3リード103の各々の内方端面15の面積よりも小である。第1リード101および第4リード104の内方端面15および内方凸部19の構成も本構成と同様である。
 図22に示すように、厚さ方向zにおいて、凹部44の中間面442は、主面112と裏面122との間に位置する。このため、凹部44の深さは、半導体装置A10の凹部44の深さよりも小である。
 次に、図23および図24に基づき、半導体装置A10の第3変形例である半導体装置A13について説明する。ここで、図23および図24の断面位置は、図11の断面位置と同一である。
 図23に示すように、半導体装置A13においては、第2リード102および第3リード103の内方端面15および内方凸部19の構成が、半導体装置A10と異なる。厚さ方向zにおいて裏面122と同じ側を向く内方凸部19の下面は、裏面122と面一である。内方凸部19の下面は、被覆層50に覆われている。厚さ方向zにおいて主面112と同じ側を向く内方凸部19の上面は、主面112に相当する。内方端面15は、主面112につながっている。
 図24は、半導体装置A13の製造工程のうち図17に示す連結帯82を切断する工程において、連結帯82を切断する前の状態を示している。連結帯82は、第2リード102の庇部17と、第3リード103の庇部17とにつながっている。連結帯82を切断する際、庇部17につながる連結帯82の両端を残存させることによって、半導体装置A13が得られる。このため、内方端面15の長辺の寸法(厚さ方向zの寸法)は、第2リード102の2つの側面13と、第3リード103の2つの側面13との各々の長辺の寸法と等しい。したがって、内方端面15の面積は、半導体装置A10における第2リード102および第3リード103の各々の内方端面15の面積よりも大である。ただし、内方端面15の短辺の寸法は、2つの側面13の各々の短辺の寸法よりも小である。このため、半導体装置A13においては、内方端面15の面積は、2つの側面13の各々の面積よりも小である。第1リード101および第4リード104の内方端面15および内方凸部19の構成も本構成と同様である。
 次に、半導体装置A10の作用効果について説明する。
 半導体装置A10は、封止樹脂40から露出する裏面122および側面13を有する第2リード102と、裏面122および側面13を覆う被覆層50とを備える。封止樹脂40には、内側面441を有し、かつ底面42から凹む凹部44が形成されている。第2リード102と、第2リード102との間に凹部44を間に挟んで位置する第1リード101および第3リード103の少なくともいずれかとは、内側面441から露出する内方端面15を有する。
 ここで、半導体装置A10の製造工程のうち図13および図14に示す封止樹脂40を形成する工程においては、第2リード102の裏面122および側面13が封止樹脂40から露出するように封止樹脂40が形成される。その後、図15および図16に示す被覆層50を形成する工程においては、電解めっきにより被覆層50を形成することができる。本工程の段階では、複数のリード10と同一の組成を含む、すなわち導電性を有する連結帯82によって第2リード102を含む少なくとも2つのリード10がつながっている構成をとる。本構成をとると、タイバー81により枠体80につながっていないリード10であっても枠体80に導通することが可能となる。その後、図17に示す連結帯82を切断する工程を経ることによって、連結帯82によってつながれた2つのリード10との間には電気絶縁がなされたものとなる。半導体装置A10の内方端面15および凹部44は、本工程によって得られる痕跡である。さらにその後、図20に示すタイバー81を切断する工程を経ることによって、複数のリード10の全てが互いに電気絶縁がなされたものとなる。
 したがって、半導体装置A10においては、第2リード102の裏面122および側面13を覆う被覆層50を電解めっきにより容易に形成することができる。このため、半導体装置A10においては、封止樹脂40を形成した後に側面13を封止樹脂40から露出させる工程は不要である。さらに被覆層50を無電解めっきにより形成する場合と比較して、被覆層50の形成効率を向上させることができる。以上により、半導体装置A10およびその製造方法によれば、封止樹脂40から露出したリード10(第2リード102)の裏面122および側面13を覆う被覆層50がより効率的に形成されたものとすることが可能となる。
 封止樹脂40の凹部44は、厚さ方向zに対して直交する方向に延びる溝である。凹部44の内側面441は、厚さ方向zおよび凹部44が延びる方向に対して直交する方向に互いに離れて位置する一対の領域を含む。本構成の凹部44は、半導体装置A10の製造工程のうち図17に示す連結帯82を切断する工程においてダイシングブレードなどの切断装置を用いることによって得られる。このような切断装置を用いることによって、連結帯82を効率よく切断することができる。さらに封止樹脂40の底面42が凹部44により複数の領域に分断されたものとなると、切断速度を緩めることなく連結帯82を円滑に切断できるため半導体装置A10の製造効率の低下を抑制できる。
 第2リード102の内方端面15は、側面13から離れて位置する。これにより、半導体装置A10の製造工程のうち図17に示す連結帯82を切断する工程において、側面13を覆う被覆層50の部位に連結帯82の切断に起因した欠損が発生することを防止できる。
 第2リード102の内方端面15の面積は、側面13の面積よりも小である。これにより、半導体装置A10の製造工程のうち図17に示す連結帯82を切断する工程において、内方端面15の縁に発生する金属バリを抑制することができる。さらに当該内方端面15は、裏面122から離れて位置する。これにより、半導体装置A10を配線基板に実装する際、当該金属バリに起因した配線基板に対する半導体装置A10の接合強度の低下を防止できる。
 第2リード102の内方端面15は、主面112につながっている。本構成において、封止樹脂40の凹部44の中間面442は、主面112よりも凹部44の底面42から離れて位置することが望ましい。これにより、半導体装置A10の製造工程のうち図17に示す連結帯82を切断する工程において、連結帯82を確実に切断することができる。
 第1リード101は、第2リード102の側面13が向く方向と異なり、かつ封止樹脂40の外側面43から露出した第1外方端面141を有する。外側面43は、半導体装置A10の製造工程のうち図20に示すタイバー81を切断する工程によって得られる痕跡である。これにより、本工程において側面13を覆う被覆層50の部位にタイバー81の切断に起因した欠損が発生することを防止できる。
 第1リード101の第1外方端面141は、実装面121から離れて位置する。ここで、半導体装置A10の製造工程のうち図20に示すタイバー81を切断する工程において、第1外方端面141の縁には金属バリが発生する。そこで本構成をとることにより、半導体装置A10を配線基板に実装する際、当該金属バリに起因した配線基板に対する半導体装置A10の接合強度の低下を防止できる。
 第1リード101は、実装面121につながり、かつ封止樹脂40の外側面43から露出した第2外方端面142を有する。第1リード101が少なくとも第1外方端面141を有する構成であれば、半導体装置A10の製造工程のうち図15および図16に示す被覆層50を形成する工程において、実装面121および第2外方端面142を覆う被覆層50を電解めっきにより容易に形成することができる。これにより、半導体装置A10を配線基板に実装する際、第2リード102のみならず第1リード101においても、配線基板に対する接合状態を目視により容易に確認することができる。
 第1リード101の実装面121の面積は、第2リード102の裏面122の面積よりも大である。第1リード101には、第1半導体素子201が搭載される。これにより、第1半導体素子201から発生した熱を、より効率よく外部に放出することができる。
 半導体装置A10は、第2半導体素子202を搭載する第4リード104をさらに備える。封止樹脂40の凹部44は、第1リード101と第4リード104との間にも位置する。第1リード101および第4リード104は、凹部44の内側面441から露出する内方端面15を有する。これにより、半導体装置A10の製造工程のうち図15および図16に示す被覆層50を形成する工程において、第1リード101のみならず第4リード104の実装面121および第2外方端面142を覆う被覆層50を電解めっきにより容易に形成することができる。
 半導体装置A11および半導体装置A12においては、第2リード102の内方端面15は、半導体装置A10における第2リード102の内方端面15の面積よりも小である。これにより、半導体装置A10の製造工程のうち図17に示す連結帯82を切断する工程において、内方端面15の縁に発生する金属バリを抑制することができる。さらに半導体装置A12においては、封止樹脂40の凹部44の深さは、半導体装置A10の凹部44の深さよりも小である。これにより、半導体装置A10の製造工程のうち図17に示す連結帯82を切断する工程において、封止樹脂40の除去体積を削減することができる。このことは、封止樹脂40の強度低下の抑制に寄与する。
 図25~図30に基づき、本開示の第2実施形態にかかる半導体装置A20について説明する。これらの図において、先述した半導体装置A10と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図25は、理解の便宜上、封止樹脂40を透過しており、想像線で示している。
 半導体装置A20においては、複数のリード10、および封止樹脂40の構成が、先述した半導体装置A10の当該構成と異なる。
 図26~図28に示すように、封止樹脂40の外側面43の一対の第1面431は、第1領域431A、第2領域431Bおよび第3領域431Cを有する。第1領域431Aは、封止樹脂40の頂面41につながっている。第2領域431Bは、封止樹脂40の底面42につながり、かつ第1領域431Aよりも封止樹脂40の内方に位置する。一対の第1面431の第2領域431Bのうち一方の第2領域431Bから、第2リード102および第3リード103の2つの側面13が露出している。一対の第1面431の第2領域431Bのうち他方の第2領域431Bから、第1リード101および第4リード104の2つの第2外方端面142が露出している。第3領域431Cは、厚さ方向zにおいて頂面41と底面42との間に位置し、かつ第1領域431Aおよび第2領域431Bにつながっている。第3領域431Cは、厚さ方向zにおいて底面42と同じ側を向く。
 図29および図30に示すように、被覆層50は、外側面43の一対の第1面431の第1領域431Aよりも封止樹脂40の内方に位置する。図26に示すように、厚さ方向zに視て、一対の第1面431の第3領域431Cは、被覆層50に重なっている。第3領域431Cは、厚さ方向zにおいて第2リード102および第3リード103の主面112よりも頂面41に寄って位置する。
 次に、図31~図37に基づき、半導体装置A20の製造方法の一例について説明する。ここで、図33、図35および図37は、図29の断面位置と同一である。
 最初に、図31に示すように、複数のリード10のうち第1リード101および第4リード104の搭載面111に複数の半導体素子20を個別に搭載する。その後、複数の半導体素子20の第1電極21と、複数のリード10のうち第2リード102および第3リード103の主面112とに複数の導通部材30を個別に接合する。
 図31に示すように、枠体80は、複数の第1枠部801、および複数の第2枠部802を有する。複数の第1枠部801は、第1方向xに沿って延び、かつ第2方向yにおいて互いに離れて位置する。複数の第2枠部802は、第2方向yに沿って延び、かつ第1方向xにおいて互いに離れて位置する。複数の第2枠部802の各々の両端は、第2方向yにおいて互いに隣り合う2つの第1枠部801につながっている。タイバー81は、複数の第1枠部801につながっている。半導体装置A20においては、複数のリード10の各々が、第1方向xにおいて互いに隣り合う2つの第2枠部802のいずれかにつながっている。
 次いで、図32および図33に示すように、複数のリード10の各々の一部と、複数の半導体素子20、および複数の導通部材30とを覆う封止樹脂40を形成する。封止樹脂40は、コンプレッション成形により枠体80の全体にわたって形成される。本工程では、複数のリード10(第2リード102および第3リード103)の少なくともいずれかの裏面122を封止樹脂40から露出させる。さらに本工程では、第1リード101および第4リード104の実装面121も封止樹脂40から露出させる。
 次いで、図34および図35に示すように、厚さ方向zにおいて裏面122が露出する側から複数の第2枠部802を除去する。複数の第2枠部802の除去は、ハーフカットダイシングによりなされる。この際、複数の第2枠部802との境界に位置する複数のリード10の各々の一部と、複数の第2枠部802との境界に位置する封止樹脂40の一部とがあわせて除去される。本工程を経ることにより、封止樹脂40には、厚さ方向zに凹み、かつ第2方向yに沿って延びる複数の溝83が形成される。複数の溝83のうち第1方向xにおいて互いに隣り合う2つの溝83から、第2リード102および第3リード103の各々の2つの側面13と、第1リード101および第4リード104の各々の2つの第2外方端面142とが現れる。
 次いで、図36および図37に示すように、封止樹脂40から露出した裏面122および側面13を覆う被覆層50を電解めっきにより形成する。本工程では、第1リード101および第4リード104の各々の実装面121、および2つの第2外方端面142も被覆層50に覆われる。その後、厚さ方向zにおいて裏面122が露出する側から封止樹脂40の一部を除去することにより、連結帯82を切断する。連結帯82の切断方法は、図17~図19に示す半導体装置A10の製造工程における切断方法と同様である。
 最後に、第1方向xおよび第2方向yに沿った格子状に封止樹脂40およびタイバー81を切断することにより、複数のリード10を枠体80から切り離す。以上の工程を経ることによって、半導体装置A20が得られる。
 次に、半導体装置A20の作用効果について説明する。
 半導体装置A20は、封止樹脂40から露出する裏面122および側面13を有する第2リード102と、裏面122および側面13を覆う被覆層50とを備える。封止樹脂40には、内側面441を有し、かつ底面42から凹む凹部44が形成されている。第2リード102と、第2リード102との間に凹部44を間に挟んで位置する第1リード101および第3リード103の少なくともいずれかとは、内側面441から露出する内方端面15を有する。したがって、半導体装置A20によっても、封止樹脂40から露出したリード10(第2リード102)の裏面122および側面13を覆う被覆層50がより効率的に形成されたものとすることが可能となる。さらに半導体装置A20が半導体装置A10と同様の構成を具備することによって、半導体装置A20においても当該構成にかかる作用効果を奏する。
 半導体装置A20においては、封止樹脂40の外側面43の一対の第1面431は、第1領域431A、第2領域431Bおよび第3領域431Cを有する。本構成は、半導体装置A20の製造において封止樹脂40を形成した後に複数の第2枠部802を除去することにより得られる。複数の第2枠部802を除去するまでは、複数のリード10の各々は、複数の第2枠部802のいずれかにつながっている。これにより、封止樹脂40をコンプレッション成形により枠体80の全体にわたって形成できる。したがって、半導体装置A10の場合よりも封止樹脂40の形成が容易となる。
 図38~図43に基づき、本開示の第3実施形態にかかる半導体装置A30について説明する。これらの図において、先述した半導体装置A10と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図38は、理解の便宜上、封止樹脂40を透過している。図38では、透過した封止樹脂40を想像線で示している。
 半導体装置A30においては、複数のリード10、複数の半導体素子20、複数の導通部材30、および封止樹脂40の構成が、先述した半導体装置A10の当該構成と異なる。
 図38および図39に示すように、複数のリード10は、第1リード101、第2リード102、第3リード103および第4リード104に加えて、第5リード105および第6リード106をさらに含む。第5リード105は、第2方向yにおいて第2リード102の隣に位置し、かつ第2方向yにおいて第2リード102に対して第3リード103とは反対側に位置する。第6リード106は、第2方向yにおいて第3リード103の隣に位置し、かつ第2方向yにおいて第3リード103に対して第2リード102とは反対側に位置する。
 図38、図39および図41に示すように、第5リード105および第6リード106は、主面112、裏面122、側面13、第1外方端面141、内周面16、庇部17および外方凸部18を有する。
 図38および図39に示すように、第2リード102および第3リード103は、主面112、裏面122、側面13、内方端面15、内周面16、庇部17および内方凸部19を有する。さらに第2リード102の内方端面15は、第1方向xにおいて封止樹脂40の内方を向く領域と、第2方向yにおいて封止樹脂40の内方を向く領域とを含む。これに伴い、第2リード102の内方凸部19は、庇部17から第1方向xにおいて封止樹脂40の内方に突出した領域と、庇部17から第2方向yにおいて封止樹脂40の内方に突出した領域とを含む。
 図38および図39に示すように、第1リード101は、搭載面111、実装面121、第1外方端面141、2つの第2外方端面142、内方端面15、内周面16、庇部17、外方凸部18および内方凸部19を有する。第1リード101の内方端面15は、第1方向xにおいて封止樹脂40の内方を向く領域と、第2方向yにおいて封止樹脂40の内方を向く領域とを含む。これに伴い、第1リード101の内方凸部19は、庇部17から第1方向xにおいて封止樹脂40の内方に突出した領域と、庇部17から第2方向yにおいて封止樹脂40の内方に突出した領域とを含む。第4リード104の構成は、半導体装置A10の第4リード104の構成と同様であるため、ここでの説明は省略する。
 半導体装置A30においては、複数の半導体素子20は、nチャンネル型であり、かつ縦型構造のMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)である。複数の半導体素子20は、化合物半導体基板を含む。当該化合物半導体基板の主材料は、炭化ケイ素(SiC)である。この他、当該化合物半導体基板の主材料として、ケイ素(Si)を用いてもよい。この他、複数の半導体素子20は、IGBT(Insulated Gate Bipolar Transistor)などの他のスイッチング素子でもよい。半導体装置A30においても、複数の半導体素子20は、第1半導体素子201および第2半導体素子202を含む。
 図42に示すように、複数の半導体素子20は、第1電極21、第2電極22およびゲート電極23を有する。第1電極21は、第1リード101の搭載面111が向く側に設けられている。第1電極21には、半導体素子20により変換された後の電力に対応する電流が流れる。すなわち、第1電極21は、ソース電極に相当する。
 図42に示すように、第2電極22は、厚さ方向zにおいて第1電極21とは反対側に設けられている。第2電極22は、第1リード101の搭載面111、および第4リード104の搭載面111のいずれかに対向している。第2電極22には、半導体素子20により変換される前の電力に対応する電流が流れる。すなわち、第2電極22は、ドレイン電極に相当する。
 図42に示すように、ゲート電極23は、厚さ方向zにおいて第1電極21と同じ側に設けられ、かつ第1電極21から離れて位置する。ゲート電極23には、半導体素子20が駆動するためのゲート電圧が印加される。図38に示すように、厚さ方向zに視て、ゲート電極23の面積は、第1電極21の面積よりも小である。
 複数の導通部材30は、図38に示すように、2つの第1部材31、2つの第2部材32を含む。2つの第1部材31のうち一方の第1部材31は、第1半導体素子201の第1電極21と、第5リード105の主面112とにそれぞれ接合層29を介して接合されている。これにより、第1半導体素子201の第1電極21は、第5リード105に導通している。2つの第1部材31のうち他方の第1部材31は、第2半導体素子202の第1電極21と、第6リード106の主面112とにそれぞれ接合層29を介して接合されている。これにより、第2半導体素子202の第1電極21は、第6リード106に導通している。
 図38に示すように、2つの第2部材32のうち一方の第2部材32は、第1半導体素子201のゲート電極23と、第2リード102の主面112とに接合されている。これにより、第1半導体素子201のゲート電極23は、第2リード102に導通している。2つの第2部材32のうち他方の第2部材32は、第2半導体素子202のゲート電極23と、第3リード103の主面112とに接合されている。これにより、第2半導体素子202のゲート電極23は、第3リード103に導通している。2つの第2部材32は、ワイヤである。2つの第2部材32の組成は、金を含む。この他、2つの第2部材32の組成は、アルミニウム(Al)、または銅を含む場合でもよい。
 図38に示すように、厚さ方向zに視て、複数の導通部材30は、複数のリード10(第1リード101、第2リード102および第3リード103)の内方端面15から離れて位置する。
 封止樹脂40の凹部44は、図39~図41に示すように、第1溝44Aおよび第2溝44Bを含む。第1溝44Aは、第1方向xに延びている。第1溝44Aの第1方向xの両側は、外側面43の一対の第1面431につながっている。第2溝44Bは、第2方向yに延びている。第2溝44Bの第2方向yの両側は、外側面43の一対の第2面432につながっている。第2溝44Bは、第1溝44Aに交差している。封止樹脂40の底面42は、凹部44により4つの領域に分断されている。
 図39に示すように、第4リード104は、第1溝44Aを間に挟んで第1リード101の隣に位置する。第3リード103は、第1溝44Aを間に挟んで第2リード102の隣に位置する。第1溝44Aの内側面441から、第1リード101の内方端面15のうち第2方向yを向く領域と、第4リード104の内方端面15と、第2リード102の内方端面15のうち第2方向yを向く領域と、第3リード103の内方端面15とが露出している。図39および図43に示すように、第1リード101は、第2溝44Bを間に挟んで第2リード102の隣に位置する。第2溝44Bの内側面441から、第1リード101の内方端面15のうち第1方向xを向く領域と、第2リード102のうち第1方向xを向く領域とが露出している。
 次に、半導体装置A30の作用効果について説明する。
 半導体装置A30は、封止樹脂40から露出する裏面122および側面13を有する第2リード102と、裏面122および側面13を覆う被覆層50とを備える。封止樹脂40には、内側面441を有し、かつ底面42から凹む凹部44が形成されている。第2リード102と、第2リード102との間に凹部44を間に挟んで位置する第1リード101および第3リード103の少なくともいずれかとは、内側面441から露出する内方端面15を有する。したがって、半導体装置A30によっても、封止樹脂40から露出したリード10(第2リード102)の裏面122および側面13を覆う被覆層50がより効率的に形成されたものとすることが可能となる。さらに半導体装置A30が半導体装置A10と同様の構成を具備することによって、半導体装置A30においても当該構成にかかる作用効果を奏する。
 半導体装置A30においては、封止樹脂40の凹部44は、第1方向xに延びる第1溝44Aと、第2方向yに延びる第2溝44Bとを含む。これにより、第2リード102の内方端面15は、第1方向xを向く領域と、第2方向yを向く領域とを含む。本構成をとると、第2リード102および第3リード103が第1外方端面141を有しない構成であっても、第2リード102および第3リード103の裏面122および側面13を覆う被覆層50を電解めっきにより容易に形成することができる。
 厚さ方向zに視て、複数の導通部材30は、複数のリード10の内方端面15から離れて位置する。これにより、半導体装置A30の製造工程のうち連結帯82を切断する工程(図17参照)において、連結帯82とともに複数の導通部材30が切断されるリスクを低減することができる。
 図44および図45に基づき、本開示の第4実施形態にかかる半導体装置A40について説明する。これらの図において、先述した半導体装置A10と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図44は、理解の便宜上、封止樹脂40を透過している。図44では、透過した封止樹脂40を想像線で示している。
 半導体装置A40においては、複数のリード10、複数の導通部材30、および封止樹脂40の構成が、先述した半導体装置A10の当該構成と異なる。さらに半導体装置A40においては、半導体素子20は、1つの第1半導体素子201から構成される。
 図44および図45に示すように、複数のリード10は、第1リード101、第2リード102、第3リード103および第5リード105を含む。半導体装置A40においては、第4リード104を含まない。第1リード101は、搭載面111、実装面121、2つの第1外方端面141、4つの第2外方端面142、内方端面15、内周面16、庇部17、2つの外方凸部18、および内方凸部19を有する。第1リード101の内方端面15は、第1方向xにおいて封止樹脂40の内方を向く。これに伴い、第1リード101の内方凸部19は、庇部17から第1方向xにおいて封止樹脂40の内方に突出している。第1リード101の構成は、半導体装置A10の第1リード101および第4リード104が一体となったものである。
 図44および図45に示すように、第2リード102は、主面112、裏面122、側面13、内方端面15、内周面16、庇部17および内方凸部19を有する。第2リード102の内方端面15は、第1方向xを向く。これに伴い、第2リード102の内方凸部19は、庇部17から第1方向xに突出している。第3リード103の構成は、半導体装置A10の第3リード103の構成と同様であるため、ここでの説明は省略する。さらに第5リード105の構成は、半導体装置A30の第5リード105の構成と同様であるため、ここでの説明は省略する。
 半導体装置A40においては、第1半導体素子201(半導体素子20)は、半導体装置A30と同様に、nチャンネル型であり、かつ縦型構造のMOSFETである。
 複数の導通部材30は、図44に示すように、第1部材31、第2部材32および第3部材33を含む。第1部材31は、第1半導体素子201の第1電極21と、第3リード103の主面112とにそれぞれ接合層29を介して接合されている。これにより、第1半導体素子201の第1電極21は、第3リード103に導通している。第2部材32は、第1半導体素子201のゲート電極23と、第5リード105の主面112とに接合されている。これにより、第1半導体素子201のゲート電極23は、第5リード105に導通している。第3部材33は、第1半導体素子201の第1電極21と、第2リード102の主面112とに接合されている。これにより、第1半導体素子201の第1電極21は、第2リード102に導通している。第3部材33は、ワイヤである。第3部材33の組成は、金を含む。この他、第3部材33の組成は、アルミニウム、または銅を含む場合でもよい。
 封止樹脂40の凹部44は、図45に示すように、第2方向yに延びる溝である。凹部44の第2方向yの両側は、外側面43の一対の第2面432につながっている。第1リード101は、凹部44を間に挟んで第2リード102の隣に位置する。凹部44の内側面441から、第1リード101の内方端面15と、第2リード102の内方端面15とが露出している。
 次に、半導体装置A40の作用効果について説明する。
 半導体装置A40は、封止樹脂40から露出する裏面122および側面13を有する第2リード102と、裏面122および側面13を覆う被覆層50とを備える。封止樹脂40には、内側面441を有し、かつ底面42から凹む凹部44が形成されている。第2リード102と、第2リード102との間に凹部44を間に挟んで位置する第1リード101および第3リード103の少なくともいずれかとは、内側面441から露出する内方端面15を有する。したがって、半導体装置A40によっても、封止樹脂40から露出したリード10(第2リード102)の裏面122および側面13を覆う被覆層50がより効率的に形成されたものとすることが可能となる。さらに半導体装置A40が半導体装置A10と同様の構成を具備することによって、半導体装置A40においても当該構成にかかる作用効果を奏する。
 半導体装置A40においては、半導体素子20は、1つの第1半導体素子201から構成される。したがって、本開示は、半導体素子20の個数にかかわらず適用することができる。
 図46~図49に基づき、本開示の第5実施形態にかかる半導体装置A50について説明する。これらの図において、先述した半導体装置A10と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図46は、理解の便宜上、封止樹脂40を透過している。図46では、透過した封止樹脂40を想像線で示している。図47の断面位置は、半導体装置A10を示す図8の断面位置と同一である。図48の断面位置は、半導体装置A10を示す図9の断面位置と同一である。
 半導体装置A50においては、絶縁体60をさらに備えることが先述した半導体装置A10と異なる。
 絶縁体60は、図46~図49に示すように、封止樹脂40の凹部44に充填されている。絶縁体60は、たとえばアンダーフィルに用いられる樹脂である。複数のリード10の各々の内方端面15は、絶縁体60に覆われている。絶縁体60は、凹部44の中間面442に接している。ただし、絶縁体60が凹部44を間に挟んで互いに対向する2つの内方端面15を覆う構成であれば、絶縁体60が中間面442から離れていてもよい。
 半導体装置A50は、封止樹脂40から露出する裏面122および側面13を有する第2リード102と、裏面122および側面13を覆う被覆層50とを備える。封止樹脂40には、内側面441を有し、かつ底面42から凹む凹部44が形成されている。第2リード102と、第2リード102との間に凹部44を間に挟んで位置する第1リード101および第3リード103の少なくともいずれかとは、内側面441から露出する内方端面15を有する。したがって、半導体装置A50によっても、封止樹脂40から露出したリード10(第2リード102)の裏面122および側面13を覆う被覆層50がより効率的に形成されたものとすることが可能となる。さらに半導体装置A50が半導体装置A10と同様の構成を具備することによって、半導体装置A50においても当該構成にかかる作用効果を奏する。
 半導体装置A50は、封止樹脂40の凹部44に充填された絶縁体60をさらに備える。これにより、半導体装置A50を配線基板に実装する際、凹部44を間に挟んで隣り合う2つのリード10の内方端面15にハンダが付着しなくなる。したがって、凹部44を間に挟んで隣り合う2つのリード10の短絡が防止できる。
 本開示は、先述した実施形態に限定されるものではない。本開示の各部の具体的な構成は、種々に設計変更自在である。
 本開示は、以下の付記に記載された実施形態を含む。
 付記1.
 第1リードと、
 前記第1リードの厚さ方向に対して直交する方向おいて前記第1リードの隣に位置する第2リードと、
 前記厚さ方向に対して直交する方向において前記第2リードの隣に位置する第3リードと、
 前記第1リードに搭載され、かつ前記第2リードに導通する第1半導体素子と、
 前記第1リード、前記第2リードおよび前記第3リードの各々の一部と、前記第1半導体素子と、を覆う封止樹脂と、
 金属元素を含有する被覆層と、
を備え、
 前記封止樹脂は、前記厚さ方向を向く底面と、前記底面につながり、かつ前記厚さ方向に対して直交する方向において前記封止樹脂の外方を向く外側面と、を有し、
 前記封止樹脂には、前記底面から凹む凹部が形成され、
 前記凹部は、前記底面につながり、かつ前記厚さ方向に対して直交する方向において前記封止樹脂の内方を向く内側面を有し、
 前記第2リードは、前記底面から露出する裏面と、前記裏面につながり、かつ前記外側面から露出する側面と、を有し、
 前記被覆層は、前記裏面および前記側面を覆い、
 前記凹部は、前記第1リードと前記第2リードとの間にあり、
 前記第2リードと、前記第1リードおよび前記第3リードの少なくともいずれかとは、前記内側面から露出する内方端面を有する、半導体装置。
 付記2.
 前記凹部は、前記厚さ方向に対して直交する方向に延びる溝であり、
 前記内側面は、前記厚さ方向および前記凹部が延びる方向に対して直交する方向に互いに離れて位置する一対の領域を含み、
 前記一対の領域から前記内方端面が露出している、付記1に記載の半導体装置。
 付記3.
 前記底面は、前記凹部により複数の領域に分断されている、付記2に記載の半導体装置。
 付記4.
 前記凹部は、第1溝および第2溝を含み、
 前記第2溝は、前記第1溝に交差している、付記3に記載の半導体装置。
 付記5.
 前記第2リードの前記内方端面は、前記側面から離れて位置する、付記1ないし4のいずれかに記載の半導体装置。
 付記6.
 前記第2リードの前記内方端面の面積は、前記側面の面積よりも小である、付記5に記載の半導体装置。
 付記7.
 前記第2リードの前記内方端面は、前記裏面から離れて位置する、付記6に記載の半導体装置。
 付記8.
 前記第2リードは、前記厚さ方向において前記裏面とは反対側を向く主面を有し、
 前記内方端面は、前記主面につながっている、付記6または7に記載の半導体装置。
 付記9.
 前記凹部は、前記厚さ方向において前記底面と同じ側を向き、かつ前記内側面につながる中間面を有し、
 前記厚さ方向において、前記中間面は、前記主面よりも前記底面から離れて位置する、付記8に記載の半導体装置。
 付記10.
 前記第1リードは、前記外側面から露出する第1外方端面を有し、
 前記第1外方端面が向く方向は、前記側面が向く方向と異なる、付記1ないし9のいずれかに記載の半導体装置。
 付記11.
 前記第1リードは、前記底面から露出する実装面を有し、
 前記第1外方端面は、前記実装面から離れて位置する、付記10に記載の半導体装置。
 付記12.
 前記実装面の面積は、前記裏面の面積よりも大である、付記11に記載の半導体装置。
 付記13.
 前記第1リードは、前記実装面につながり、かつ前記外側面から露出する第2外方端面を有し、
 前記被覆層は、前記実装面および前記第2外方端面を覆っている、付記11または12に記載の半導体装置。
 付記14.
 前記第2外方端面が向く方向は、前記側面が向く方向と同一であり、
 前記第2外方端面は、前記側面とは反対側を向く、付記13に記載の半導体装置。
 付記15.
 前記第2外方端面の面積は、前記第1外方端面の面積よりも大である、付記14に記載の半導体装置。
 付記16.
 前記厚さ方向に対して直交する方向において前記第1リードの隣に位置する第4リードと、
 前記第4リードに搭載され、かつ前記第3リードに導通する第2半導体素子と、をさらに備え、
 前記封止樹脂は、前記第4リードの一部と、前記第2半導体素子と、を覆っており、
 前記凹部は、前記第1リードと前記第4リードとの間にも位置しており、
 前記第1リードおよび前記第4リードは、前記内方端面を有する、付記1ないし15のいずれかに記載の半導体装置。
 付記17.
 裏面と、前記裏面につながる側面と、を各々が有する複数のリードのいずれかに半導体素子を搭載する工程と、
 前記複数のリードの各々の一部と、前記半導体素子と、を覆う封止樹脂を形成する工程と、を備え、
 前記封止樹脂を形成する工程では、前記複数のリードの少なくともいずれかの前記裏面および前記側面を前記封止樹脂から露出させ、
 前記複数のリードのうち少なくともいずれか2つのリードは、前記複数のリードと同一の組成からなる連結帯により互いにつながっており、
 前記封止樹脂を形成する工程の後に、前記封止樹脂から露出した前記裏面および前記側面を覆い、かつ金属元素を含有する被覆層を電解めっきにより形成する工程と、
 前記被覆層を形成する工程の後に、前記裏面が露出する側から前記封止樹脂の一部を除去することにより、前記連結帯を切断する工程と、をさらに備える、半導体装置の製造方法。
A10,A20,A30:半導体装置   10:リード
101:第1リード   102:第2リード
103:第3リード   104:第4リード
105:第5リード   106:第6リード
111:搭載面   112:主面
121:実装面   122:裏面
13:側面   141:第1外方端面
142:第2外方端面   15:内方端面
16:内周面   17:庇部
171:張出面   18:外方凸部
19:内方凸部   20:半導体素子
201:第1半導体素子   202:第2半導体素子
21:第1電極   22:第2電極
23:ゲート電極   29:接合層
30:導通部材   31:第1部材
32:第2部材   33:第3部材
40:封止樹脂   41:頂面
42:底面   43:外側面
431:第1面   431A:第1領域
431B:第2領域   431C:第3領域
432:第2面   44:凹部
441:内側面   442:中間面
50:被覆層   60:絶縁体
80:枠体   801:第1枠部
802:第2枠部   81:タイバー
82:連結帯   83:溝
z:厚さ方向   x:第1方向   y:第2方向

Claims (17)

  1.  第1リードと、
     前記第1リードの厚さ方向に対して直交する方向おいて前記第1リードの隣に位置する第2リードと、
     前記厚さ方向に対して直交する方向において前記第2リードの隣に位置する第3リードと、
     前記第1リードに搭載され、かつ前記第2リードに導通する第1半導体素子と、
     前記第1リード、前記第2リードおよび前記第3リードの各々の一部と、前記第1半導体素子と、を覆う封止樹脂と、
     金属元素を含有する被覆層と、
    を備え、
     前記封止樹脂は、前記厚さ方向を向く底面と、前記底面につながり、かつ前記厚さ方向に対して直交する方向において前記封止樹脂の外方を向く外側面と、を有し、
     前記封止樹脂には、前記底面から凹む凹部が形成され、
     前記凹部は、前記底面につながり、かつ前記厚さ方向に対して直交する方向において前記封止樹脂の内方を向く内側面を有し、
     前記第2リードは、前記底面から露出する裏面と、前記裏面につながり、かつ前記外側面から露出する側面と、を有し、
     前記被覆層は、前記裏面および前記側面を覆い、
     前記凹部は、前記第1リードと前記第2リードとの間にあり、
     前記第2リードと、前記第1リードおよび前記第3リードの少なくともいずれかとは、前記内側面から露出する内方端面を有する、半導体装置。
  2.  前記凹部は、前記厚さ方向に対して直交する方向に延びる溝であり、
     前記内側面は、前記厚さ方向および前記凹部が延びる方向に対して直交する方向に互いに離れて位置する一対の領域を含み、
     前記一対の領域から前記内方端面が露出している、請求項1に記載の半導体装置。
  3.  前記底面は、前記凹部により複数の領域に分断されている、請求項2に記載の半導体装置。
  4.  前記凹部は、第1溝および第2溝を含み、
     前記第2溝は、前記第1溝に交差している、請求項3に記載の半導体装置。
  5.  前記第2リードの前記内方端面は、前記側面から離れて位置する、請求項1ないし4のいずれかに記載の半導体装置。
  6.  前記第2リードの前記内方端面の面積は、前記側面の面積よりも小である、請求項5に記載の半導体装置。
  7.  前記第2リードの前記内方端面は、前記裏面から離れて位置する、請求項6に記載の半導体装置。
  8.  前記第2リードは、前記厚さ方向において前記裏面とは反対側を向く主面を有し、
     前記内方端面は、前記主面につながっている、請求項6または7に記載の半導体装置。
  9.  前記凹部は、前記厚さ方向において前記底面と同じ側を向き、かつ前記内側面につながる中間面を有し、
     前記厚さ方向において、前記中間面は、前記主面よりも前記底面から離れて位置する、請求項8に記載の半導体装置。
  10.  前記第1リードは、前記外側面から露出する第1外方端面を有し、
     前記第1外方端面が向く方向は、前記側面が向く方向と異なる、請求項1ないし9のいずれかに記載の半導体装置。
  11.  前記第1リードは、前記底面から露出する実装面を有し、
     前記第1外方端面は、前記実装面から離れて位置する、請求項10に記載の半導体装置。
  12.  前記実装面の面積は、前記裏面の面積よりも大である、請求項11に記載の半導体装置。
  13.  前記第1リードは、前記実装面につながり、かつ前記外側面から露出する第2外方端面を有し、
     前記被覆層は、前記実装面および前記第2外方端面を覆っている、請求項11または12に記載の半導体装置。
  14.  前記第2外方端面が向く方向は、前記側面が向く方向と同一であり、
     前記第2外方端面は、前記側面とは反対側を向く、請求項13に記載の半導体装置。
  15.  前記第2外方端面の面積は、前記第1外方端面の面積よりも大である、請求項14に記載の半導体装置。
  16.  前記厚さ方向に対して直交する方向において前記第1リードの隣に位置する第4リードと、
     前記第4リードに搭載され、かつ前記第3リードに導通する第2半導体素子と、をさらに備え、
     前記封止樹脂は、前記第4リードの一部と、前記第2半導体素子と、を覆っており、
     前記凹部は、前記第1リードと前記第4リードとの間にも位置しており、
     前記第1リードおよび前記第4リードは、前記内方端面を有する、請求項1ないし15のいずれかに記載の半導体装置。
  17.  裏面と、前記裏面につながる側面と、を各々が有する複数のリードのいずれかに半導体素子を搭載する工程と、
     前記複数のリードの各々の一部と、前記半導体素子と、を覆う封止樹脂を形成する工程と、を備え、
     前記封止樹脂を形成する工程では、前記複数のリードの少なくともいずれかの前記裏面および前記側面を前記封止樹脂から露出させ、
     前記複数のリードのうち少なくともいずれか2つのリードは、前記複数のリードと同一の組成を含む連結帯により互いにつながっており、
     前記封止樹脂を形成する工程の後に、前記封止樹脂から露出した前記裏面および前記側面を覆い、かつ金属元素を含有する被覆層を電解めっきにより形成する工程と、
     前記被覆層を形成する工程の後に、前記裏面が露出する側から前記封止樹脂の一部を除去することにより、前記連結帯を切断する工程と、をさらに備える、半導体装置の製造方法。
PCT/JP2022/017044 2021-04-19 2022-04-04 半導体装置、および半導体装置の製造方法 WO2022224811A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202280028084.2A CN117121191A (zh) 2021-04-19 2022-04-04 半导体装置、以及半导体装置的制造方法
DE112022001601.9T DE112022001601T5 (de) 2021-04-19 2022-04-04 Halbleiterbauteil und herstellungsverfahren für das halbleiterbauteil
JP2023516422A JPWO2022224811A1 (ja) 2021-04-19 2022-04-04
US18/452,875 US20230395451A1 (en) 2021-04-19 2023-08-21 Semiconductor device and manufacturing method for semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-070259 2021-04-19
JP2021070259 2021-04-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/452,875 Continuation US20230395451A1 (en) 2021-04-19 2023-08-21 Semiconductor device and manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
WO2022224811A1 true WO2022224811A1 (ja) 2022-10-27

Family

ID=83722212

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/017044 WO2022224811A1 (ja) 2021-04-19 2022-04-04 半導体装置、および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230395451A1 (ja)
JP (1) JPWO2022224811A1 (ja)
CN (1) CN117121191A (ja)
DE (1) DE112022001601T5 (ja)
WO (1) WO2022224811A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
JP2010010581A (ja) * 2008-06-30 2010-01-14 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2017191895A (ja) * 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019176034A (ja) * 2018-03-29 2019-10-10 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7179526B2 (ja) 2018-08-10 2022-11-29 ローム株式会社 半導体装置および半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927483B1 (en) * 2003-03-07 2005-08-09 Amkor Technology, Inc. Semiconductor package exhibiting efficient lead placement
JP2010010581A (ja) * 2008-06-30 2010-01-14 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2017191895A (ja) * 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019176034A (ja) * 2018-03-29 2019-10-10 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN117121191A (zh) 2023-11-24
US20230395451A1 (en) 2023-12-07
DE112022001601T5 (de) 2024-01-11
JPWO2022224811A1 (ja) 2022-10-27

Similar Documents

Publication Publication Date Title
US9824996B2 (en) Semiconductor device having low on resistance
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US8575744B2 (en) Semiconductor device and lead frame thereof
WO2022224811A1 (ja) 半導体装置、および半導体装置の製造方法
US20220301966A1 (en) Semiconductor device
WO2022014300A1 (ja) 半導体装置、および半導体装置の製造方法
WO2021215472A1 (ja) 半導体装置
CN115380375A (zh) 半导体装置
US20220415764A1 (en) Semiconductor device
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
WO2023042615A1 (ja) 半導体装置、および半導体素子の実装構造
WO2024038746A1 (ja) 半導体装置
US11004807B2 (en) Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
US20230005845A1 (en) Semiconductor device
WO2022259809A1 (ja) 半導体装置
US20220301965A1 (en) Semiconductor device
US20240063097A1 (en) Semiconductor device
WO2022049999A1 (ja) 半導体装置
US20240112992A1 (en) Semiconductor device and method for manufacturing semiconductor device
WO2024038736A1 (ja) 半導体装置
WO2023095681A1 (ja) 半導体装置
WO2024095788A1 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22791586

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023516422

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112022001601

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22791586

Country of ref document: EP

Kind code of ref document: A1