CN115380375A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115380375A
CN115380375A CN202180024392.3A CN202180024392A CN115380375A CN 115380375 A CN115380375 A CN 115380375A CN 202180024392 A CN202180024392 A CN 202180024392A CN 115380375 A CN115380375 A CN 115380375A
Authority
CN
China
Prior art keywords
pad
sealing resin
plating layer
wire
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180024392.3A
Other languages
English (en)
Inventor
丹羽大地
齐藤光俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN115380375A publication Critical patent/CN115380375A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

半导体装置(1)包括具有主面(10a)的基板(10)、半导体元件(40)、连接焊盘(21、31)、镀敷层(71、72)、电线(50、60)、以及密封树脂(80)。半导体元件(40)装配于主面(10a)，且具有主面电极(41、43)。连接焊盘(21、31)由Cu构成，相对于基板(10)分离配置，且具有连接面(34)。镀敷层(71、72)由Ni构成，覆盖连接面(34)的一部分。电线(50、60)由Al构成，接合于主面电极(41、43)和镀敷层(71、72)。密封树脂(80)将半导体元件(40)、连接焊盘(21、31)、镀敷层(71、72)以及电线(50、60)密封。

Description

半导体装置
技术领域
本公开涉及一种半导体装置。
背景技术
半导体装置具备基板、装配于基板的功率晶体管等半导体元件、具有经由多个驱动电线与半导体元件的源极电极连接的驱动焊盘的驱动引线、具有经由控制电线与半导体元件的栅极电极连接的控制焊盘的控制引线、以及至少密封半导体元件的密封树脂(例如，参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2017－174951号公报
发明内容
发明所要解决的课题
另外，提出有对上述的驱动电线或控制电线使用铝电线。在该情况下，上述的基板和驱动引线及控制引线使用了铜，因此在电线与引线之间产生金属间化合物。于是存在如下担忧：由于半导体装置的动作等引起的热，促进金属间化合物的生长，可靠性降低。
本公开的目的在于提供一种半导体装置，使用由铝构成的电线，并且能够抑制连接可靠性的降低。
用于解决课题的方案
本公开的一方案的半导体装置具备：基板，其具有主面；半导体元件，其装配于上述主面，且具有朝向与上述主面相同的方向的主面电极；
连接焊盘，其由Cu构成，在相对于上述基板与上述主面平行的第一方向上相对于上述基板分离配置，具有朝向与上述主面相同的方向的连接面；镀敷层，其由Ni构成，覆盖上述连接面的一部分；电线，其由Al构成，第一端与上述主面电极接合，第二端与上述镀敷层接合；以及密封树脂，其将上述半导体元件、上述连接焊盘、镀敷层以及上述电线密封。
本公开的另一方案的半导体装置具备：基板，其具有主面；半导体元件，其装配于上述主面，且具有朝向与上述主面相同的方向的主面电极；连接焊盘，其在相对于上述基板与上述主面平行的第一方向上相对于上述基板分离配置；电线，其第一端与上述主面电极接合，第二端与上述连接焊盘接合；以及密封树脂，其将上述半导体元件、上述连接焊盘以及上述电线密封，上述电线由Al构成，上述连接焊盘具有：基材，其由Cu构成，具有朝向与上述主面相同的方向的上表面；以及镀敷层，其由Ni构成，覆盖上述基材的上述上表面，上述镀敷层是上述表面比上述基材的上述上表面粗糙的粗糙面镀敷层。
发明效果
根据本公开的一方案，能够提供一种半导体装置，其使用由铝构成的电线，并且能够抑制连接可靠性的降低。
附图说明
图1是表示第一实施方式的半导体装置的概略立体图。
图2是第一实施方式的半导体装置的概略俯视图。
图3是第一实施方式的半导体装置的概略背面图。
图4是图2的4－4线剖视图。
图5是第一实施方式的半导体装置的概略侧视图。
图6是表示第一实施方式的半导体装置的局部放大俯视图。
图7是表示第一实施方式的变更例的半导体装置的局部放大俯视图。
图8是表示第一实施方式的变更例的半导体装置的局部放大俯视图。
图9是表示第二实施方式的半导体装置的概略立体图。
图10是第二实施方式的半导体装置的概略俯视图。
图11是第二实施方式的半导体装置的概略背面图。
图12是图10的12－12线剖视图。
图13是第二实施方式的半导体装置的概略侧视图。
图14是第二实施方式的半导体装置的概略侧视图。
图15是表示驱动焊盘及密封树脂的截面照片。
具体实施方式
以下，参照附图对半导体装置的实施方式进行说明。以下所示的实施方式示例用于将技术思想具体化的结构、方法，并非将各构成部件的材质、形状、结构、配置、尺寸等限定于下述记载。以下的实施方式能够添加各种变更。
(第一实施方式)
参照图1～图6，对第一实施方式的半导体装置进行说明。
如图1所示，半导体装置1具备基板10、驱动引线20、控制引线30、半导体元件40、驱动电线50、控制电线60、以及密封树脂80。密封树脂80将半导体元件40、控制电线60以及驱动电线50密封。密封树脂80形成为将基板10、驱动引线20以及控制引线30的一部分露出。
驱动引线20具有从密封树脂80突出的外引线20A及设于密封树脂80内且与外引线20A电连接的内引线20B。在本实施方式中，外引线20A及内引线20B是一体化的单一部件。控制引线30具有从密封树脂80突出的外引线30A及设于密封树脂80内且与外引线30A电连接的内引线30B。在本实施方式中，外引线30A及内引线30B是一体化的单一部件。本实施方式的半导体装置1是封装件外形规格(JEITA规格)规定的TO(Transistor Outline)－252的封装件。另外，半导体装置1是驱动引线20的外引线20A及控制引线30的外引线30A分别从密封树脂80的一个面延伸的、所谓的SIP(Single Inline Package)类型。
如图1所示，密封树脂80的形状是长方体。此外，在图1、图2、图6中，为了方便，用两点双点划线表示密封树脂80，用实线表示密封树脂80内的部件。
密封树脂80是具有电绝缘性的合成树脂。在一例中，密封树脂80是环氧树脂。密封树脂80具有第一密封树脂侧面81、第二密封树脂侧面82、第三密封树脂侧面83、第四密封树脂侧面84、密封树脂背面85、以及密封树脂顶面86这六个面。第一密封树脂侧面81及第二密封树脂侧面82隔开间隔彼此朝向相反侧。第三密封树脂侧面83及第四密封树脂侧面84隔开间隔彼此朝向相反侧。密封树脂背面85及密封树脂顶面86隔开间隔彼此朝向相反侧。在之后的说明中，将排列密封树脂背面85和密封树脂顶面86的方向设为厚度方向Z，将排列第一密封树脂侧面81和第二密封树脂侧面82的方向设为纵向X，将排列第三密封树脂侧面83和第四密封树脂侧面84的方向设为横向Y。纵向X及横向Y是与厚度方向Z正交的方向。纵向X是与横向Y正交的方向。在此，厚度方向Z相当于第一方向，纵向X相当于第二方向，横向Y相当于第三方向。
密封树脂80的形状为长方体。密封树脂80是具有电绝缘性的合成树脂。在一例中，密封树脂80是环氧树脂。密封树脂80具有第一密封树脂侧面81、第二密封树脂侧面82、第三密封树脂侧面83、第四密封树脂侧面84、密封树脂背面85、以及密封树脂顶面86这六个面。第一密封树脂侧面81及第二密封树脂侧面82隔开间隔彼此朝向相反侧。第三密封树脂侧面83及第四密封树脂侧面84隔开间隔彼此朝向相反侧。密封树脂背面85及密封树脂顶面86隔开间隔彼此朝向相反侧。在之后的说明中，将排列密封树脂背面85和密封树脂顶面86的方向设为厚度方向Z，将排列第一密封树脂侧面81和第二密封树脂侧面82的方向设为纵向X，将排列第三密封树脂侧面83和第四密封树脂侧面84的方向设为横向Y。纵向X及横向Y是与厚度方向Z正交的方向。纵向X是与横向Y正交的方向。在此，纵向X相当于第一方向，横向Y相当于第二方向。
图2是从厚度方向Z的密封树脂顶面86观察半导体装置1的图。
如图2所示，从厚度方向Z的密封树脂顶面86观察半导体装置1，密封树脂80的形状是纵向X为长边方向、横向Y为短边方向的大致矩形。以下将从厚度方向Z观察称为俯视。在俯视下，第一密封树脂侧面81及第二密封树脂侧面82是沿着横向Y的侧面，第三密封树脂侧面83及第四密封树脂侧面84是沿着纵向X的侧面。
基板10具有在厚度方向Z上彼此朝向相反侧的主面10a及背面10b(参照图3)。主面10a朝向与密封树脂顶面86相同的方向，背面10b朝向与密封树脂背面85相同的方向。基板10例如由Cu(铜)构成。此外，在本实施方式中，由Cu构成是指由Cu或含有Cu的合金形成。基板10具有平板状的基板主体部11和引线部16。在本实施方式中，基板主体部11和引线部16是一体化的单一部件。
基板主体部11能够划分成被密封树脂80覆盖的内侧主体部12和从密封树脂80突出的突出部13。内侧主体部12及突出部13在纵向X上相邻。突出部13从第一密封树脂侧面81沿纵向X突出。在本实施方式中，突出部13的横向Y的大小比内侧主体部12的横向Y的大小小。此外，突出部13的横向Y的大小能够任意变更。在一例中，突出部13的横向Y的大小也可以与内侧主体部12的横向Y的大小相等。
在俯视下，内侧主体部12配置为其纵向X的中心比密封树脂80的纵向X的中心靠第一密封树脂侧面81。内侧主体部12具有主面12a、背面12b(参照图3)、第一侧面12c、第二侧面12d、以及第三侧面12e。主面12a和背面12b在厚度方向Z上彼此朝向相反侧。主面12a构成基板10的主面10a的一部分，背面12b构成基板10的背面10b。因此，主面12a面向密封树脂顶面86侧，背面12b面向密封树脂背面85侧。另外，第一侧面12c面向第二密封树脂侧面82，第二侧面12d面向第三密封树脂侧面83，第三侧面12e面向第四密封树脂侧面84。第一侧面12c沿着横向Y延伸。第二侧面12d及第三侧面12e在横向Y上隔开间隔对置。第二侧面12d及第三侧面12e沿着纵向X延伸。
在内侧主体部12中，在突出部13侧的端部形成有窄幅部14。窄幅部14由从第二侧面12d朝向横向Y的第四密封树脂侧面84侧凹陷的凹部14a和从第三侧面12e朝向横向Y的第三密封树脂侧面83侧凹陷的凹部14b形成。窄幅部14的横向Y的大小比内侧主体部12中的窄幅部14以外的部分的横向Y的大小小。另外，窄幅部14的横向Y的大小比突出部13的横向Y的大小小。窄幅部14设为与密封树脂80的第一密封树脂侧面81在纵向X上相邻。在窄幅部14设有在厚度方向Z上贯通窄幅部14的贯通孔15。俯视下的贯通孔15的形状是横向Y为长边方向的长圆。
内侧主体部12具有从内侧主体部12的主体侧面突出的凸缘部19a、19b。凸缘部19a从内侧主体部12的第二侧面12d朝向第三密封树脂侧面83突出。凸缘部19b从内侧主体部12的第三侧面12e朝向第四密封树脂侧面84突出。
各凸缘部19a、19b分别设为与内侧主体部12的主面12a齐平。因此，基板10的主面10a由内侧主体部12的主面12a和凸缘部19a、19b构成。另外，凸缘部19a、19b分别设为比内侧主体部12的背面12b靠主面12a侧。因此，基板10的背面10b由内侧主体部12的背面12b构成。通过这些凸缘部19a、19b，基板10与密封树脂80的分离被抑制。
如图3所示，基板10的背面10b(内侧主体部12的背面12b)从密封树脂背面85露出。由此，能够将基板10的热向半导体装置1的外部散发。密封树脂80进入内侧主体部12的窄幅部14的凹部14a、14b以及贯通孔15的每一个。由此，能够进一步抑制基板10与密封树脂80的分离。
如图2及图4所示，引线部16从内侧主体部12的第一侧面12c侧的端部朝向第二密封树脂侧面82延伸，并且从第二密封树脂侧面82突出。引线部16能够划分成从第二密封树脂侧面82突出的端子部17和将端子部17与内侧主体部12连结的连结部18。
如图2所示，连结部18在横向Y上位于比内侧主体部12的中央部靠第二侧面12d侧的部分。连结部18从凸缘部19a连续。即，连结部18中的与内侧主体部12连接的部分的厚度比凸缘部19a、19b的厚度厚，且比内侧主体部12的厚度薄。
如图2、图4所示，连结部18具有倾斜部18a。倾斜部18a随着从内侧主体部12的第一侧面12c朝向第二密封树脂侧面82而朝向密封树脂顶面86倾斜。连结部18中的倾斜部18a与端子部17之间的中间部18b位于比内侧主体部12的主面12a靠密封树脂顶面86侧。在俯视下，中间部18b具有向第四密封树脂侧面84侧弯曲的弯曲部18c。中间部18b中的与第二密封树脂侧面82接触的部分在横向Y上位于第二密封树脂侧面82的中央部。
端子部17从第二密封树脂侧面82的横向Y的中央部突出。在厚度方向Z上，端子部17的位置与中间部18b的位置相同。即，端子部17位于比内侧主体部12的主面12a靠密封树脂顶面86侧。
如图2所示，在俯视下，在比基板10靠密封树脂80的第二密封树脂侧面82侧，以相对于基板10在纵向X上分离的状态配置有驱动引线20及控制引线30。驱动引线20及控制引线30配置为在横向Y上彼此分离的状态。在驱动引线20与控制引线30的横向Y之间配置有引线部16。
驱动引线20具有驱动焊盘21、驱动端子22、以及将驱动焊盘21和驱动端子22连结的连结部23。驱动焊盘21及连结部23构成内引线20B，驱动端子22构成外引线20A。驱动焊盘21及连结部23在纵向X上配置于基板10与第二密封树脂侧面82之间。驱动焊盘21及连结部23在横向Y上配置于比密封树脂80的横向Y的中央部靠第四密封树脂侧面84侧。在本实施方式中，驱动引线20由Cu构成。也就是，驱动引线20由与基板10相同的材料形成。
俯视下的驱动焊盘21的形状是横向Y为长边方向、纵向X为短边方向的矩形。驱动焊盘21具有作为横向Y的两端部的第一端部21a及第二端部21b。如图5所示，驱动焊盘21在厚度方向Z上位于比内侧主体部12的主面12a靠密封树脂顶面86侧。另外，驱动焊盘21在厚度方向Z上位于比半导体元件40的主面40a靠密封树脂顶面86侧。如图4及图5所示，在本实施方式中，驱动焊盘21在厚度方向Z上为与引线部16的中间部18b相同的位置。
如图2所示，连结部23从驱动焊盘21中的第二密封树脂侧面82侧的端部连续。连结部23在横向Y上位于比驱动焊盘21的中央部靠第四密封树脂侧面84侧。驱动端子22构成源极端子。如图5所示，驱动端子22从第二密封树脂侧面82的第一倾斜面82a突出。
如图2所示，控制引线30具有控制焊盘31、控制端子32、以及将控制焊盘31和控制端子32连结的连结部33。控制焊盘31及连结部33构成内引线30B，控制端子32构成外引线30A。控制焊盘31及连结部33在纵向X上配置于基板10与第二密封树脂侧面82之间。控制焊盘31及连结部33在横向Y上配置于比密封树脂80的中央部靠第三密封树脂侧面83侧。在本实施方式中，控制引线30由Cu构成。也就是，控制引线30由与基板10及驱动引线20相同的材料形成。
俯视下的控制焊盘31的形状是横向Y为长边方向、纵向X为短边方向的大致矩形。控制焊盘31具有作为横向Y的两端部的第一端部31a及第二端部31b。横向Y上的控制焊盘31的大小比横向Y上的驱动焊盘21的大小小。控制焊盘31在厚度方向Z上位于比内侧主体部12的主面12a靠密封树脂顶面86侧。另外，控制焊盘31在厚度方向Z上位于比半导体元件40的主面40a靠密封树脂顶面86侧。在本实施方式中，控制焊盘31在厚度方向Z上为与引线部16的中间部18b相同的位置。
连结部33从控制焊盘31中的第二密封树脂侧面82侧的端部连续。连结部33在横向Y上位于控制焊盘31中的靠近第三密封树脂侧面83的位置。控制端子32构成栅极端子。控制端子32从第二密封树脂侧面82的第一倾斜面82a突出。
驱动焊盘21具有朝向与基板10的主面10a相同的方向的连接面24。在连接面24形成有覆盖该连接面24的一部分的镀敷层71。镀敷层71例如由Ni(镍)构成。由Ni构成是指由Ni或含有Ni的合金形成。镀敷层71在驱动焊盘21的短边方向、纵向X上形成于驱动焊盘21的中央。另外，镀敷层71沿着驱动焊盘21的长边方向、也就是横向Y从驱动焊盘21的第一端部21a延伸到第二端部21b。因此，驱动焊盘21的连接面24具有被镀敷层71覆盖的部分24a和从镀敷层71露出的部分24b。
控制焊盘31具有朝向与基板10的主面10a相同的方向的连接面34。在连接面34形成有覆盖该连接面34的一部分的镀敷层72。镀敷层72例如由Ni构成。由Ni构成是指由Ni或含有Ni的合金形成。镀敷层72在控制焊盘31的短边方向、纵向X上形成于控制焊盘31的中央。另外，镀敷层72沿着控制焊盘31的长边方向、也就是横向Y从控制焊盘31的第一端部31a延伸到第二端部31b。因此，控制焊盘31的连接面34具有被镀敷层72覆盖的部分34a和从镀敷层72露出的部分34b。
在本实施方式中，形成于驱动焊盘21的镀敷层71和形成于控制焊盘31的镀敷层72在纵向X上为相同位置。另外，在纵向X上，形成于驱动焊盘21的镀敷层71的宽度W71与形成于控制焊盘31的镀敷层72的宽度W72相等。因此，从横向Y观察，形成于驱动焊盘21的镀敷层71和形成于控制焊盘31的镀敷层72相互重合。
此外，在本实施方式中，在引线部16的中间部18b的倾斜部18a侧的端部位于与驱动焊盘21及控制焊盘31相同的高度。就镀敷层71、72而言，在本实施方式中，例如，因此在该中间部18b的上表面形成有从横向Y观察与镀敷层71、72重叠的镀敷层73。
如图4及图5所示，半导体元件40通过焊料SD装配于内侧主体部12的主面12a。如图2所示，在本实施方式中，半导体元件40配置于内侧主体部12的中央部。另外，半导体元件40和驱动焊盘21在纵向X上错开。另外，半导体元件40和控制焊盘31在纵向X上错开。
半导体元件40是碳化硅(SiC)芯片。在本实施方式中，半导体元件40使用SiCMOSFET(metal-oxide-semiconductor field-effect transistor)。半导体元件40(SiCMOSFT)是能够进行快速开关的元件。开关频率例如为1kHz以上且几百kHz以下。
半导体元件40形成为平板状。具体而言，在俯视下，半导体元件40的形状例如为正方形。如图2及图4所示，半导体元件40具有主面40a、背面40b、多个侧面40c～侧面40f。主面40a及背面40b在厚度方向Z上彼此朝向相反方向。主面40a面向密封树脂顶面86。即，主面40a朝向与基板10的主面10a相同的方向。背面40b面向密封树脂背面85。背面40b与内侧主体部12的主面12a对置。侧面40c面向第一密封树脂侧面81，侧面40d面向第二密封树脂侧面82，侧面40e面向第三密封树脂侧面83，侧面40f面向第四密封树脂侧面84。
在主面40a形成有主面侧驱动电极41及控制电极43。主面侧驱动电极41及控制电极43构成形成于半导体元件40的主面40a的主面电极。在背面40b形成有背面侧驱动电极42(参照图4)。在本实施方式中，主面侧驱动电极41构成源极电极，背面侧驱动电极42构成漏极电极。控制电极43构成栅极电极。背面侧驱动电极42通过焊料SD与内侧主体部12电连接。焊料SD例如是铅焊料。
半导体元件40具有形成于主面40a的钝化膜。在钝化膜形成有将半导体元件40的主面40a侧的电极作为主面侧驱动电极41及控制电极43露出的开口部。
如图1、图2所示，半导体装置1具备一根驱动电线50和一根控制电线60。
在本实施方式中，驱动电线50和控制电线60由相同的金属构成。在本实施方式中，驱动电线50和控制电线60由Al(铝)构成。由Al构成是指由Al或含有Al的合金形成。
驱动电线50的在中央附近与长轴方向垂直的截面形状为圆形。控制电线60的在中央附近与长轴方向垂直的截面形状为圆形。驱动电线50的线径大于控制电线60的线径。也就是，驱动电线50是大径的铝电线。驱动电线50的线径例如为200μm以上且600μm以下。控制电线60的线径例如为40μm以上且100μm以下。
驱动电线50的第一端51与半导体元件40的主面侧驱动电极41接合，驱动电线50的第二端52与覆盖驱动焊盘21的连接面24的一部分的镀敷层71接合。驱动电线50例如通过超声波接合而接合于主面侧驱动电极41和驱动焊盘21。在本实施方式中，驱动电线50的第二端52的接合部分53具有接合于镀敷层71的上表面的部分53a和接合于驱动焊盘21的连接面24中的从镀敷层71露出的部分24b的部分53b。如图6所示，镀敷层71的上表面中的驱动电线50的第二端52和镀敷层71接合的部分53a的面积为驱动电线50的与长轴方向垂直的截面的面积以上。也就是，就镀敷层71而言，以使与接合于镀敷层71的驱动电线50之间的接合面积为该驱动电线50的截面的面积以上的方式设定纵向X的宽度W71。此外，在本实施方式中示出了接合部分53具有部分53a和部分53b的例子，但也可以以接合部分53全部与镀敷层71接合的方式设定镀敷层71的宽度W71。
如图1、图2所示，控制电线60的第一端61接合于半导体元件40的控制电极43，控制电线60的第二端62接合于覆盖控制焊盘31的连接面34的一部分的镀敷层72。控制电线60例如通过超声波接合而接合于控制电极43和控制焊盘31。如图6所示，在本实施方式中，控制电线60的第二端62的接合部分63仅与镀敷层72的上表面接合。也就是，镀敷层72以使接合的控制电线60的第二端62的接合部分63不突出的方式设定纵向X的宽度W72。
[作用]
对本实施方式的作用进行说明。
就本实施方式的半导体装置1而言，在基板10的主面10a装配有半导体元件40，在由Cu构成的驱动焊盘21及控制焊盘31的连接面24、34形成有由Ni构成且覆盖连接面24、34的一部分的镀敷层71、72。由Al构成的驱动电线50的第一端51与半导体元件40的主面侧驱动电极41接合，驱动电线50的第二端52与驱动焊盘21的连接面24上的镀敷层71接合。由Al构成的控制电线60的第一端61与半导体元件40的控制电极43接合，控制电线60的第二端62与控制焊盘31的连接面34上的镀敷层72接合。半导体元件40、驱动焊盘21及控制焊盘31、镀敷层71、72、驱动电线50以及控制电线60被密封树脂80密封。
驱动焊盘21的连接面24具有被镀敷层71覆盖的部分24a和从镀敷层71露出的部分24b。由Ni构成的镀敷层71抑制驱动电线50从驱动焊盘21分离。在将由Al构成的驱动电线50直接接合于由Cu构成的驱动焊盘21的情况下，在驱动电线50与驱动焊盘21之间产生的金属间化合物因热而促进生长，产生驱动电线50从驱动焊盘21分离的问题等。因此，由Ni构成的镀敷层71防止金属间化合物的生成，抑制驱动电线50从驱动焊盘21分离。
驱动焊盘21的连接面24中的从镀敷层71露出的部分24b是由Cu构成的驱动焊盘21的表面，与密封树脂80的紧贴性好。因此，该部分24b抑制密封树脂80相对于驱动焊盘21的剥离。若密封树脂80从驱动焊盘21剥离，则存在因该剥离而接合于驱动焊盘21的驱动电线50断线的情况。因此，从镀敷层71露出的部分24b抑制密封树脂80相对于驱动焊盘21的剥离，抑制驱动电线50的断线。
控制焊盘31的连接面34具有被镀敷层72覆盖的部分34a和从镀敷层72露出的部分34b。由Ni构成的镀敷层72抑制控制电线60从控制焊盘31分离。在将由Al构成的控制电线60直接接合于由Cu构成的控制焊盘31的情况下，在控制电线60与控制焊盘31之间产生的金属间化合物因热而促进生长，产生控制电线60从控制焊盘31分离的问题等。因此，由Ni构成的镀敷层72防止金属间化合物的生成，抑制控制电线60从控制焊盘31分离。
控制焊盘31的连接面34中的从镀敷层72露出的部分34b是由Cu构成的控制焊盘31的表面，与密封树脂80的紧贴性好。因此，该部分34b抑制密封树脂80相对于控制焊盘31的剥离。若密封树脂80从控制焊盘31剥离，则存在因该剥离而接合于控制焊盘31的控制电线60断线的情况。因此，从镀敷层72露出的部分34b抑制密封树脂80相对于控制焊盘31的剥离，抑制控制电线60的断线。
在具备含有SiC的半导体元件40的半导体装置1中，由于流通大电流，因此在半导体元件40的主面侧驱动电极41与驱动焊盘21之间使用由Al构成的大径的驱动电线50。在使用Au(金)或Cu等的电线的情况下，必须根据电流而连接多根电线，导致用于连接的工时增加、焊盘面积的增加、也就是半导体装置的大型化。与此相对，本实施方式的半导体装置1能够利用一根驱动电线50流通所需的电流，能够抑制工时的增加及大型化。
根据本实施方式的半导体装置1，可获得以下的效果。
(1)在基板10的主面10a装配有半导体元件40，在由Cu构成的驱动焊盘21及控制焊盘31的连接面24、34形成有由Ni构成且覆盖连接面24、34的一部分的镀敷层71、72。由Al构成的驱动电线50的第一端51与半导体元件40的主面侧驱动电极41接合，驱动电线50的第二端52与驱动焊盘21的连接面24上的镀敷层71接合。由Al构成的控制电线60的第一端61与半导体元件40的控制电极43接合，控制电线60的第二端62与控制焊盘31的连接面34上的镀敷层72接合。半导体元件40、驱动焊盘21及控制焊盘31、镀敷层71、72、驱动电线50以及控制电线60由密封树脂80密封。通过由Ni构成的镀敷层72，能够抑制控制电线60从控制焊盘31分离。驱动焊盘21的连接面24中的从镀敷层71露出的部分24b与密封树脂80的紧贴性好，能够抑制密封树脂80相对于驱动焊盘21的剥离，抑制驱动电线50的断线。另外，通过由Ni构成的镀敷层71，能够抑制驱动电线50从驱动焊盘21分离。驱动焊盘21的连接面34中的从镀敷层71露出的部分24b与密封树脂80的紧贴性好，能够抑制密封树脂80相对于驱动焊盘21的剥离，抑制驱动电线50的断线。
(第二实施方式)
参照图9～图14，对第二实施方式的半导体装置进行说明。
如图9所示，半导体装置101具备基板110、驱动引线120、控制引线130、半导体元件140、驱动电线150、控制电线160、以及密封树脂180。密封树脂180将半导体元件140、控制电线160以及驱动电线150密封。密封树脂180形成为露出基板110、驱动引线120以及控制引线130的一部分。
驱动引线120具有从密封树脂180突出的外引线120A及设于密封树脂180内且与外引线120A电连接的内引线120B。在本实施方式中，外引线120A及内引线120B是一体化的单一部件。控制引线130具有从密封树脂180突出的外引线130A及设于密封树脂180内且与外引线130A电连接的内引线130B。在本实施方式中，外引线130A及内引线130B是一体化的单一部件。本实施方式的半导体装置101是封装件外形规格(JEITA规格)规定的TO(Transistor Outline)－252的封装件。另外，半导体装置101是驱动引线120的外引线120A及控制引线130的外引线130A分别从密封树脂180的一个面延伸的、所谓的SIP(SingleInline Package)类型。
如图9所示，密封树脂180的形状为长方体。此外，在图9、图10、图14中，为了方便，用双点划线表示密封树脂180，用实线表示密封树脂180内的部件。
密封树脂180是具有电绝缘性的合成树脂。在一例中，密封树脂180是环氧树脂。密封树脂180具有第一密封树脂侧面181、第二密封树脂侧面182、第三密封树脂侧面83、第四密封树脂侧面184、密封树脂背面185以及密封树脂顶面186这六个面。第一密封树脂侧面181及第二密封树脂侧面182隔开间隔彼此朝向相反侧。第三密封树脂侧面83及第四密封树脂侧面184隔开间隔彼此朝向相反侧。密封树脂背面185及密封树脂顶面186隔开间隔彼此朝向相反侧。在之后的说明中，将排列密封树脂背面185和密封树脂顶面186的方向设为厚度方向Z，将排列第一密封树脂侧面181和第二密封树脂侧面182的方向设为纵向X，将排列第三密封树脂侧面83和第四密封树脂侧面184的方向设为横向Y。纵向X及横向Y是与厚度方向Z正交的方向。纵向X是与横向Y正交的方向。在此，厚度方向Z相当于第一方向，纵向X相当于第二方向，横向Y相当于第三方向。
密封树脂180的形状为长方体。密封树脂180是具有电绝缘性的合成树脂。在一例中，密封树脂180是环氧树脂。密封树脂180具有第一密封树脂侧面181、第二密封树脂侧面182、第三密封树脂侧面83、第四密封树脂侧面184、密封树脂背面185以及密封树脂顶面186这六个面。第一密封树脂侧面181及第二密封树脂侧面182隔开间隔彼此朝向相反侧。第三密封树脂侧面83及第四密封树脂侧面184隔开间隔彼此朝向相反侧。密封树脂背面185及密封树脂顶面186隔开间隔朝向彼此相反侧。在之后的说明中，将排列密封树脂背面185和密封树脂顶面186的方向设为厚度方向Z，将排列第一密封树脂侧面181和第二密封树脂侧面182的方向设为纵向X，将排列第三密封树脂侧面83和第四密封树脂侧面184的方向设为横向Y。纵向X及横向Y是与厚度方向Z正交的方向。纵向X是与横向Y正交的方向。在此，纵向X相当于第一方向，横向Y相当于第二方向。
图10是从厚度方向Z的密封树脂顶面186观察半导体装置101的图。
如图10所示，从厚度方向Z的密封树脂顶面186观察半导体装置101，密封树脂180的形状是纵向X为长边方向、横向Y为短边方向的大致矩形。以下将从厚度方向Z观察称为俯视。在俯视下，第一密封树脂侧面181及第二密封树脂侧面182是沿着横向Y的侧面，第三密封树脂侧面83及第四密封树脂侧面184是沿着纵向X的侧面。
基板110具有在厚度方向Z上彼此朝向相反侧的主面110a及背面110b(参照图11)。主面110a朝向与密封树脂顶面186相同的方向，背面110b朝向与密封树脂背面185相同的方向。基板110具有平板状的基板主体部111和引线部116。在本实施方式中，基板主体部111和引线部116是一体化的单一部件。基板主体部111是装配有半导体元件140的小片接合焊盘。
基板主体部111能够划分为被密封树脂180覆盖的内侧主体部112和从密封树脂180突出的突出部113。内侧主体部112及突出部113在纵向X上相邻。突出部113从第一密封树脂侧面181沿纵向X突出。在本实施方式中，突出部113的横向Y的大小比内侧主体部112的横向Y的大小小。此外，突出部113的横向Y的大小能够任意变更。在一例中，突出部113的横向Y的大小也可以与内侧主体部112的横向Y的大小相等。
俯视下，内侧主体部112配置成其纵向X的中心比密封树脂180的纵向X的中心靠第一密封树脂侧面181。内侧主体部112具有主面112a、背面112b(参照图11)、第一侧面112c、第二侧面112d、以及第三侧面112e。主面112a和背面112b在厚度方向Z上彼此朝向相反侧。主面112a构成基板110的主面110a的一部分，背面112b构成基板110的背面110b。因此，主面112a面向密封树脂顶面186侧，背面112b面向密封树脂背面185侧。另外，第一侧面112c面向第二密封树脂侧面182，第二侧面112d面向第三密封树脂侧面83，第三侧面112e面向第四密封树脂侧面184。第一侧面112c沿着横向Y延伸。第二侧面112d及第三侧面112e在横向Y上隔开间隔对置。第二侧面112d及第三侧面112e沿着纵向X延伸。
在内侧主体部112中的突出部113侧的端部形成有窄幅部114。窄幅部114由从第二侧面112d朝向横向Y的第四密封树脂侧面184侧凹陷的凹部114a和从第三侧面112e朝向横向Y的第三密封树脂侧面83侧凹陷的凹部114b形成。窄幅部114的横向Y的大小比内侧主体部112中的窄幅部114以外的部分的横向Y的大小小。另外，窄幅部114的横向Y的大小比突出部113的横向Y的大小小。窄幅部114设为在纵向X上与密封树脂180的第一密封树脂侧面181相邻。在窄幅部114设有在厚度方向Z上贯通窄幅部114的贯通孔115。俯视下的贯通孔115的形状是横向Y为长边方向的长圆。
内侧主体部112具有从内侧主体部112的主体侧面突出的凸缘部119a、119b。凸缘部119a从内侧主体部112的第二侧面112d朝向第三密封树脂侧面83突出。凸缘部119b从内侧主体部112的第三侧面112e朝向第四密封树脂侧面184突出。
各凸缘部119a、119b分别设为与内侧主体部112的主面112a齐平。因此，基板110的主面110a由内侧主体部112的主面112a和凸缘部119a、119b构成。另外，凸缘部119a、119b分别设为比内侧主体部112的背面112b靠主面112a侧。因此，基板110的背面110b由内侧主体部112的背面112b构成。通过这些凸缘部119a、119b，基板110与密封树脂180的分离被抑制。
如图11所示，基板110的背面110b(内侧主体部112的背面112b)从密封树脂背面185露出。由此，能够将基板110的热向半导体装置101的外部散发。密封树脂180进入内侧主体部112的窄幅部114的凹部114a、114b及贯通孔115的每一个。由此，能够进一步抑制基板110与密封树脂180的分离。
如图10及图12所示，引线部116从内侧主体部112的第一侧面112c侧的端部朝向第二密封树脂侧面182延伸，并且从第二密封树脂侧面182突出。引线部116能够划分为从第二密封树脂侧面182突出的端子部117和将端子部117与内侧主体部112连结的连结部118。
如图10所示，连结部118在横向Y上位于比内侧主体部112的中央部靠第二侧面112d侧的部分。连结部118从凸缘部119a连续。即，连结部118中的与内侧主体部112连接的部分的厚度比凸缘部119a、119b的厚度厚，且比内侧主体部112的厚度薄。
如图10、图12所示，连结部118具有倾斜部118a。倾斜部118a随着从内侧主体部112的第一侧面112c朝向第二密封树脂侧面182而朝向密封树脂顶面186倾斜。连结部118中的倾斜部118a与端子部117之间的中间部118b位于比内侧主体部112的主面112a靠密封树脂顶面186侧。俯视下，中间部118b具有向第四密封树脂侧面184侧弯曲的弯曲部118c。中间部118b中的与第二密封树脂侧面182接触的部分在横向Y上位于第二密封树脂侧面182的中央部。
端子部117从第二密封树脂侧面182的横向Y的中央部突出。在厚度方向Z上，端子部117的位置与中间部118b的位置相同。即，端子部117位于比内侧主体部112的主面112a靠密封树脂顶面186侧。
如图10所示，俯视下，在比基板110靠密封树脂180的第二密封树脂侧面182侧以在纵向X上与基板110分离的状态配置有驱动引线120及控制引线130。驱动引线120及控制引线130以在横向Y上相互分离的状态配置。在驱动引线120与控制引线130的横向Y之间配置有引线部116。
驱动引线120具有驱动焊盘121、驱动端子122、以及将驱动焊盘121和驱动端子122连结的连结部1123。驱动焊盘121及连结部1123构成内引线120B，驱动端子122构成外引线120A。驱动焊盘121及连结部1123在纵向X上配置于基板110与第二密封树脂侧面182之间。驱动焊盘121及连结部1123在横向Y上配置于比密封树脂180的横向Y的中央部靠第四密封树脂侧面184侧。
俯视下的驱动焊盘121的形状是横向Y为长边方向、纵向X为短边方向的矩形。如图10、图13所示，驱动焊盘121具有上表面121a、下表面121b、多个侧面121c。上表面121a和下表面121b在厚度方向Z上彼此朝向相反侧。上表面121a朝向与基板110的主面110a相同的方向。各侧面121c朝向纵向X和横向Y的任一个。
如图13所示，驱动焊盘121在厚度方向Z上位于比内侧主体部112的主面112a靠密封树脂顶面186侧。另外，驱动焊盘121在厚度方向Z上位于比半导体元件140的主面140a靠密封树脂顶面186侧。如图12及图13所示，在本实施方式中，驱动焊盘121在厚度方向Z上为与引线部116的中间部118b相同的位置。
如图10所示，连结部1123从驱动焊盘121中的第二密封树脂侧面182侧的端部连续。连结部1123在横向Y上位于比驱动焊盘121的中央部靠第四密封树脂侧面184侧。驱动端子122构成源极端子。如图13所示，驱动端子122从第二密封树脂侧面182的第一倾斜面182a突出。
如图10所示，控制引线130具有控制焊盘131、控制端子132、以及将控制焊盘131和控制端子132连结的连结部1133。控制焊盘131及连结部1133构成内引线130B，控制端子132构成外引线130A。控制焊盘131及连结部1133在纵向X上配置于基板110与第二密封树脂侧面182之间。控制焊盘131及连结部1133在横向Y上配置于比密封树脂180的中央部靠第三密封树脂侧面83侧。
俯视下的控制焊盘131的形状是横向Y为长边方向、纵向X为短边方向的大致矩形。如图10、图13所示，控制焊盘131具有上表面131a、下表面131b、多个侧面131c。上表面131a和下表面131b在厚度方向Z上彼此朝向相反侧。上表面131a朝向与基板110的主面110a相同的方向。各侧面131c朝向纵向X和横向Y的任一个。
横向Y上的控制焊盘131的大小比横向Y上的驱动焊盘121的大小小。控制焊盘131在厚度方向Z上位于比内侧主体部112的主面112a靠密封树脂顶面186侧。另外，控制焊盘131在厚度方向Z上位于比半导体元件140的主面140a靠密封树脂顶面186侧。在本实施方式中，控制焊盘131在厚度方向Z上是与引线部116的中间部118b相同的位置。
连结部1133从控制焊盘131中的第二密封树脂侧面182侧的端部连续。连结部1133在横向Y上位于控制焊盘131中的靠近第三密封树脂侧面83的位置。控制端子132构成栅极端子。控制端子132从第二密封树脂侧面182的第一倾斜面182a突出。
如图12所示，基板110具备第一基材(基板基材)201和第一镀敷层(基板镀敷层)202。
第一基材201由Cu(铜)构成。此外，在本实施方式中，由Cu构成是指由Cu或含有Cu的合金形成。第一基材201使用通过例如轧制形成的金属板形成。第一基材201具有对金属板进行冲压加工而形成的、成为上述的凸缘部119a、119b、引线部116的部分。第一镀敷层202形成为覆盖第一基材201的表面。第一镀敷层202由Ni(镍)构成。由Ni构成是指由Ni或含有Ni的合金形成。
第一基材201及第一镀敷层202形成基板110的各部分。也就是，第一基材201具备形成平板状的基板主体部111的部分和形成引线部116的部分。覆盖第一基材201的第一镀敷层202的表面形成基板110的表面，也就是基板主体部111的各面和引线部116的各面。
如图13所示，驱动引线120具备第二基材124和第二镀敷层125。
第二基材124具有形成驱动焊盘121的焊盘部126和形成驱动端子122及连结部123的引线部127。
如图10及图13所示，焊盘部126形成为长方体状。焊盘部126具有上表面126a、下表面126b、多个侧面126c。上表面126a和下表面126b在厚度方向Z上彼此朝向相反方向。上表面126a朝向与基板110的主面110a相同的方向。各侧面126c朝向纵向X和横向Y的任一个。第二镀敷层125覆盖焊盘部126的表面、也就是覆盖焊盘部126的上表面126a、下表面126b以及侧面126c。因此，覆盖焊盘部126的第二镀敷层125的表面为驱动焊盘121的上表面121a、下表面121b以及侧面121c。
引线部127从焊盘部126沿纵向X延伸，从密封树脂180突出。引线部127具有在厚度方向Z上彼此朝向相反侧的上表面127a及下表面127b、朝向横向Y的侧面127c、以及朝向纵向X的端面127d。端面127d是从密封树脂180突出的引线部127的前端的面。第二镀敷层125形成为覆盖引线部127的上表面127a、下表面127b以及侧面127c。因此，覆盖引线部127的第二镀敷层125的表面是驱动端子122及连结部123的表面。
在本实施方式中，端面127d、也就是作为引线部127的前端的面的端面127d未被第二镀敷层125覆盖。也就是，引线部127的端面127d从第二镀敷层125露出。换句话说，驱动端子122的前端面从第二镀敷层125露出第二基材124。
第二基材124由Cu构成。第二基材124与第一基材201同样地使用通过例如轧制形成的金属板形成。第二基材124具有对金属板进行冲压加工而形成的焊盘部126和引线部127。第二镀敷层125由Ni构成。如图15所示，第二镀敷层125是表面比第二基材124的表面粗糙的粗糙面镀敷层。作为粗糙面镀敷层的第二镀敷层125例如通过对构成驱动引线120的第二基材124实施电解镀敷处理而获得。
如图14所示，控制引线130具备第三基材134和第三镀敷层135。
第三基材134具有形成控制焊盘131的焊盘部136和形成控制端子132及连结部133的引线部137。
如图10及图13所示，焊盘部136形成为长方体状。焊盘部136具有上表面127a、下表面127b、多个侧面127c。上表面127a和下表面127b在厚度方向上彼此朝向相反方向。上表面127a朝向与基板110的主面110a相同的方向。各侧面127c朝向纵向X和横向Y的任一个。第三镀敷层135覆盖焊盘部136的表面、也就是覆盖焊盘部136的上表面136a、下表面136b以及侧面136c。因此，覆盖焊盘部136的第三镀敷层135的表面是控制焊盘131的上表面131a、下表面131b以及侧面131c。
引线部137从焊盘部136沿纵向X延伸，从密封树脂180突出。引线部137具有在厚度方向Z上彼此朝向相反侧的上表面137a及下表面137b、朝向横向Y的侧面137c、以及朝向纵向X的端面137d。端面137d是从密封树脂180突出的引线部137的前端的面。第三镀敷层135形成为覆盖引线部137的上表面137a、下表面137b以及侧面137c。因此，覆盖引线部137的第三镀敷层135的表面是控制端子132及连结部133的表面。
在本实施方式中，端面137d、也就是作为引线部137的前端的面的端面137d未被第三镀敷层135覆盖。也就是，引线部137的端面137d从第三镀敷层135露出。换句话说，控制端子132的前端面从第三镀敷层135露出第三基材134。
第三基材134由Cu构成。第三基材134与第一基材201同样地使用通过例如轧制形成的金属板形成。第三基材134具有对金属板进行冲压加工而形成的焊盘部136和引线部137。第三镀敷层135由Ni构成。第三镀敷层135与第二镀敷层125同样地是表面比第三基材134的表面粗糙的粗糙面镀敷层。作为粗糙面镀敷层的第三镀敷层135例如通过对构成控制引线130的第三基材134实施电解镀敷处理而获得。
在本实施方式中，构成基板110的第一镀敷层202与第二、第三镀敷层125、135同样地是表面比构成基板110的第一基材201的表面粗糙的粗糙面镀敷层。基板110、驱动引线120以及控制引线130能够使用引线框架形成。包括基板110、驱动引线120以及控制引线130的引线框架能够通过对上述的金属板进行冲压加工而形成。对于该引线框架，通过例如电解镀敷法形成作为粗糙面镀敷层的第一镀敷层202、第二镀敷层125以及第三镀敷层135。
在进行了半导体元件140的装配、驱动电线150与控制电线160的接合、以及密封树脂180的形成之后，切断引线框架的预定的部位，将半导体装置101单片化。通过引线框架的切断，在驱动引线120的端面137d和控制引线130的端面137d露出第二基材124和第三基材134。另外，如图12所示，在基板110也与驱动引线120及控制引线130同样地，在切断部位、例如在突出部113的朝向纵向X的面露出第一基材201。另外，如图9～图11、图12、图13所示，驱动引线120和控制引线130在侧面具有突出部1120T、130T。该突出部1120T、130T是切断将成为驱动引线120的第二基材124和成为控制引线的第三基材134连结于引线框架的框材的连结部件(拉杆)而残留的部分。在该突出部1120T、130T也露出有第二基材124和第三基材134。
如图12及图13所示，半导体元件140通过焊料SD装配于内侧主体部112的主面112a。如图10所示，在本实施方式中，半导体元件140装配于内侧主体部112的中央部。另外，半导体元件140和驱动焊盘121在纵向X上错开。另外，半导体元件140和控制焊盘131在纵向X上错开。
半导体元件140是碳化硅(SiC)芯片。在本实施方式中，半导体元件140使用SiCMOSFET(metal-oxide-semiconductor field-effect transistor)。半导体元件140(SiCMOSFT)是能够进行快速开关的元件。开关频率例如为1kHz以上且几百kHz以下。
半导体元件140形成为平板状。具体而言，俯视下，半导体元件140的形状例如为正方形。如图10及图12所示，半导体元件140具有主面140a、背面140b、多个侧面140c～侧面140f。主面140a及背面140b在厚度方向Z上彼此朝向相反方向。主面140a面向密封树脂顶面186。即，主面140a与基板110的主面110a朝向相同的方向。背面140b面向密封树脂背面185。背面140b与内侧主体部112的主面112a对置。侧面140c面向第一密封树脂侧面181，侧面140d面向第二密封树脂侧面182，侧面140e面向第三密封树脂侧面83，侧面140f面向第四密封树脂侧面184。
在主面140a形成有主面侧驱动电极141及控制电极143。主面侧驱动电极141及控制电极143构成形成于半导体元件140的主面140a的主面电极。在背面140b形成有背面侧驱动电极(背面电极)142(参照图12～图14)。在本实施方式中，主面侧驱动电极141构成源极电极，背面侧驱动电极142构成漏极电极。控制电极143构成栅极电极。背面侧驱动电极142通过焊料SD与内侧主体部112电连接。焊料SD例如是铅焊料。
半导体元件140具有形成于主面140a的钝化膜。在钝化膜形成有将半导体元件140的主面140a侧的电极作为主面侧驱动电极141及控制电极143而露出的开口部。
如图9、图10所示，半导体装置101具备一根驱动电线150和一根控制电线160。
在本实施方式中，驱动电线150和控制电线160由相同的金属构成。在本实施方式中，驱动电线150和控制电线160由Al(铝)构成。由Al构成是指由Al或含有Al的合金形成。
驱动电线150中央附近的与长轴方向垂直的截面形状为圆形。控制电线160中央附近的与长轴方向垂直的截面形状为圆形。驱动电线150的线径大于控制电线160的线径。也就是，驱动电线150是大径的铝电线。驱动电线150的线径例如为1200μm以上且1600μm以下。控制电线160的线径例如为140μm以上且100μm以下。
驱动电线150的第一端151与半导体元件140的主面侧驱动电极141接合，驱动电线150的第二端152与形成驱动焊盘121的上表面121a的第二镀敷层125接合。驱动电线150通过例如超声波接合而接合于主面侧驱动电极141和驱动焊盘121。
如图9、图10所示，控制电线160的第一端161与半导体元件140的控制电极143接合，控制电线160的第二端162与形成控制焊盘131的上表面131a的第三镀敷层135接合。控制电线160通过例如超声波接合而接合于控制电极143和控制焊盘131。
[作用]
对本实施方式的作用进行说明。
本实施方式的半导体装置101具有基板110和相对于基板10沿纵向X配置的驱动焊盘121及控制焊盘131。半导体元件140装配于基板110的主面110a。由Al构成的驱动电线150的第一端151与半导体元件140的主面侧驱动电极141接合，驱动电线150的第二端152与驱动焊盘121接合。由Al构成的控制电线160的第一端161与半导体元件140的控制电极143接合，控制电线160的第二端162与控制焊盘131接合。驱动焊盘121具备由Cu构成的第二基材124和由Ni构成且覆盖第二基材124的表面的第二镀敷层125。控制焊盘131具备由Cu构成的第三基材134和由Ni构成且覆盖第二基材124的表面的第三镀敷层135。第二镀敷层125是表面比第二基材124的表面粗糙的粗糙面镀敷层。第三镀敷层135是表面比第三基材134的表面粗糙的粗糙面镀敷层。半导体元件140、驱动焊盘121及控制焊盘131、驱动电线150以及控制电线160由密封树脂180密封。
由Ni构成的第二镀敷层125抑制驱动电线150从驱动焊盘121分离。在仅由Cu构成驱动焊盘121的情况下，在由Al构成的驱动电线150与驱动焊盘121之间生成的金属间化合物因热而促进生长，产生驱动电线150从驱动焊盘121分离的情况等。因此，由Ni构成的第二镀敷层125防止金属间化合物的生成，抑制驱动电线150从驱动焊盘121分离。
构成驱动焊盘121的第二镀敷层125是第二镀敷层125的表面比构成驱动焊盘121的第二基材124的表面粗糙的粗糙面镀敷层。因此，该第二镀敷层125的表面与密封驱动焊盘121的密封树脂180之间的紧贴性好。因此，第二镀敷层125抑制密封树脂180相对于驱动焊盘121的剥离。若密封树脂180从驱动焊盘121剥离，则存在因该剥离而接合于驱动焊盘121的驱动电线150断线的情况。因此，第二镀敷层125抑制密封树脂180相对于驱动焊盘121的剥离，抑制驱动电线150的断线。
由Ni构成的第三镀敷层135抑制控制电线160从控制焊盘131分离。在仅由Cu构成控制焊盘131的情况下，在由Al构成的控制电线160与控制焊盘131之间生成的金属间化合物因热而促进生长，产生控制电线160从控制焊盘131分离的情况等。因此，由Ni构成的第三镀敷层135防止金属间化合物的生成，抑制控制电线160从控制焊盘131分离。
构成控制焊盘131的第三镀敷层135是第三镀敷层135的表面比构成控制焊盘131的第三基材134的表面粗糙的粗糙面镀敷层。因此，该第三镀敷层135的表面与密封控制焊盘131的密封树脂180之间的紧贴性好。因此，第三镀敷层135抑制密封树脂180相对于控制焊盘131的剥离。若密封树脂180从控制焊盘131剥离，则存在因该剥离而接合于控制焊盘131的控制电线160断线的情况。因此，第三镀敷层135抑制密封树脂180相对于控制焊盘131的剥离，抑制控制电线160的断线。
在具备含有SiC的半导体元件140的半导体装置101中，由于流通大电流，因此在半导体元件140的主面侧驱动电极141与驱动焊盘121之间使用由Al构成的大径的驱动电线150。在使用Au(金)或Cu等电线的情况下，必须根据电流而连接多根电线，导致用于连接的工时增加或焊盘面积的增加、也就是半导体装置的大型化。与此相对，本实施方式的半导体装置101能够利用一根驱动电线150流通所需的电流，能够抑制工时的增加、大型化。
根据本实施方式的半导体装置101，可获得以下的效果。
(2－1)由Ni构成的第二镀敷层125抑制驱动电线150从驱动焊盘121分离。在仅由Cu构成驱动焊盘121的情况下，在由Al构成的驱动电线150与驱动焊盘121之间生成的金属间化合物因热而促进生长，产生驱动电线150从驱动焊盘121分离的情况等。因此，由Ni构成的第二镀敷层125能够防止金属间化合物的生成，抑制驱动电线150从驱动焊盘121分离。
(2－2)构成驱动焊盘121的第二镀敷层125是第二镀敷层125的表面比构成驱动焊盘121的第二基材124的表面粗糙的粗糙面镀敷层。因此，该第二镀敷层125的表面与密封驱动焊盘121的密封树脂180之间的紧贴性好。因此，第二镀敷层125抑制密封树脂180相对于驱动焊盘121的剥离。若密封树脂180从驱动焊盘121剥离，则存在由于该剥离而接合于驱动焊盘121的驱动电线150断线的情况。因此，第二镀敷层125能够抑制密封树脂180相对于驱动焊盘121的剥离，抑制驱动电线150的断线。
(2－3)由Ni构成的第三镀敷层135抑制控制电线160从控制焊盘131分离。在仅由Cu构成控制焊盘131的情况下，在由Al构成的控制电线160与控制焊盘131之间生成的金属间化合物因热而促进生长，产生控制电线160从控制焊盘131分离的情况等。因此，由Ni构成的第三镀敷层135能够防止金属间化合物的生成，抑制控制电线160从控制焊盘131分离。
(2－4)构成控制焊盘131的第三镀敷层135是第三镀敷层135的表面比构成控制焊盘131的第三基材134的表面粗糙的粗糙面镀敷层。因此，该第三镀敷层135的表面与密封控制焊盘131的密封树脂180之间的紧贴性好。因此，第三镀敷层135抑制密封树脂180相对于控制焊盘131的剥离。若密封树脂180从控制焊盘131剥离，则存在由于该剥离而接合于控制焊盘131的控制电线160断线的情况。因此，第三镀敷层135能够抑制密封树脂180相对于控制焊盘131的剥离，抑制控制电线160的断线。
(2－5)在具备含有SiC的半导体元件140的半导体装置101中，由于流通大电流，因此在半导体元件140的主面侧驱动电极141与驱动焊盘121之间使用由Al构成的大径的驱动电线150。在使用Au(金)或Cu等的电线的情况下，必须根据电流连接多根电线，导致用于连接的工时增加或焊盘面积的增加，也就是半导体装置的大型化。与此相对，本实施方式的半导体装置101能够利用一根驱动电线150流通所需的电流，能够抑制工时的增加、大型化。
(变更例)
上述各实施方式的半导体装置例如能够如下变更。上述实施方式和以下的各变更例只要不产生技术上的矛盾，就能够相互组合。此外，在以下的变更例中，对与上述实施方式共通的部分标注与上述实施方式相同的符号并省略其说明。
·在第一实施方式的半导体装置1中，也可以将图1所示的镀敷层71～73设为表面比作为基材的驱动焊盘21、31的表面、例如连接面24、34粗糙的粗糙面镀敷层。这些镀敷层71～73的表面与密封驱动焊盘21、31以及连结部18的密封树脂80之间的紧贴性好。因此，镀敷层71～73抑制密封树脂80相对于驱动焊盘21、31以及连结部18的剥离。若密封树脂80从驱动焊盘21、31剥离，则存在由于该剥离而接合于驱动焊盘21、31的电线50、60断线的情况。因此，镀敷层71、72抑制密封树脂80相对于驱动焊盘21、31的剥离，抑制电线50、60的断线。
·驱动电线50的根数也能够根据半导体装置1所需的电流量设为两根以上。在该情况下，驱动电线50的根数与使用Au或Cu的电线的情况相比，根数少的多，因此仍然能够抑制工时的增加、大型化。在该情况下，如图8所示，多根驱动电线50各自的第二端52的接合部分53也可以具有与镀敷层71的上表面接合的部分53a和与驱动焊盘21的连接面24中的从镀敷层71露出的部分24b接合的部分53b。另外，也可以以使多个驱动电线50各自的接合部分53全部与镀敷层71接合的方式设定镀敷层71的宽度W71。
·如图7所示，镀敷层71也可以覆盖驱动焊盘21的中央部分。同样，镀敷层72也可以覆盖控制焊盘31的中央部分。
·引线部16也可以省略镀敷层73。
·也可以使驱动焊盘21的镀敷层71的宽度W71和控制焊盘31的镀敷层72的宽度W72彼此不同。例如，也可以使驱动电线50的第二端52的接合部分53从镀敷层71不突出。另外，在纵向X上，也可以由镀敷层71覆盖连接面24直至驱动焊盘21的端部。
·驱动电线150的根数也能够根据半导体装置101所需的电流量设为两根以上。在该情况下，驱动电线150的根数与使用Au或Cu的电线的情况相比，根数少得多，因此仍然能够抑制工时的增加、大型化。
·第二镀敷层125也可以以覆盖第二基材124的焊盘部126的上表面126a的一部分或全部的方式形成。同样地，第三镀敷层135也可以以覆盖第三基材134的焊盘部136的上表面136的一部分或全部的方式形成。
·也可以省略基板110的第一镀敷层202。
·也可以将半导体元件40、140设为二极管或LSI。
(附注)
以下记载能够从上述各实施方式及上述各变更例掌握的技术思想。
(附注1)
一种半导体装置，其具备：
基板，其具有主面；
半导体元件，其装配于上述主面，且具有朝向与上述主面相同的方向的主面电极；
连接焊盘，其由Cu构成，在相对于上述基板与上述主面平行的第一方向上相对于上述基板分离配置，具有朝向与上述主面相同的方向的连接面；
镀敷层，其由Ni构成，覆盖上述连接面的一部分；
电线，其由Al构成，第一端与上述主面电极接合，第二端与上述镀敷层接合；以及
密封树脂，其将上述半导体元件、上述连接焊盘、镀敷层以及上述电线密封。
(附注2)
根据附注1所述的半导体装置，其中，
上述主面电极包括控制电极和驱动电极，
上述连接焊盘包括控制焊盘及驱动焊盘，
上述控制焊盘及上述驱动焊盘在相对于上述基板与上述主面平行的第一方向上与上述基板分离配置，且沿着与上述主面平行且与第一方向正交的第二方向彼此分离地排列，
上述电线包括：将上述控制电极和上述控制焊盘连接的控制电线；以及将上述驱动电极和上述驱动焊盘连接的驱动电线。
(附注3)
根据附注2所述的半导体装置，其中，
上述控制电线的线径小于上述驱动电线的线径。
(附注4)
根据附注3所述的半导体装置，其中，
上述控制电线的线径为40μm以上且100μm以下，
上述驱动电线的线径为200μm以上且600μm以下。
(附注5)
根据附注2～4中任一项所述的半导体装置，其中，
与上述控制焊盘接合的上述控制电线的接合部形成于上述控制焊盘上的镀敷层上，
与上述驱动焊盘接合的上述控制电线的接合部形成为从上述驱动焊盘上的镀敷层向上述驱动焊盘的上述连接面突出。
(附注6)
根据附注5所述的半导体装置，其中，
在上述驱动电线的上述接合部，与上述镀敷层的上表面接合的部分的面积为上述驱动电线的截面的面积以上。
(附注7)
根据附注2～6中任一项所述的半导体装置，其中，
上述控制焊盘的上述连接面具有被上述镀敷层覆盖的部分和从上述镀敷层露出的部分。
(附注8)
根据附注2～7中任一项所述的半导体装置，其中，
上述驱动焊盘的上述连接面整体被上述镀敷层覆盖。
(附注9)
根据附注1～8中任一项所述的半导体装置，其中，
上述电线通过超声波接合而接合于上述连接焊盘。
(附注10)
根据附注1～9中任一项所述的半导体装置，其中，
上述半导体元件具有朝向与上述主面电极相反的侧的背面电极，
上述基板由Cu构成，
上述背面电极通过焊料连接于上述基板。
(附注11)
根据附注1～10中任一项所述的半导体装置，其中，
上述镀敷层是表面比上述基材的上述上表面粗糙的粗糙面镀敷层。
(附注12)
一种半导体装置，其具备：
基板，其具有主面；
半导体元件，其装配于上述主面，且具有朝向与上述主面相同的方向的主面电极；
连接焊盘，其在相对于上述基板与上述主面平行的第一方向上相对于上述基板分离配置；
电线，其第一端与上述主面电极接合，第二端与上述连接焊盘接合；以及
密封树脂，其将上述半导体元件、上述连接焊盘以及上述电线密封，
上述电线由Al构成，
上述连接焊盘具有：
基材，其由Cu构成，具有朝向与上述主面相同的方向的上表面；以及
镀敷层，其由Ni构成，覆盖上述基材的上述上表面，
上述镀敷层是表面比上述基材的上述上表面粗糙的粗糙面镀敷层。
(附注13)
根据附注12所述的半导体装置，其中，
上述基材具有朝向与上述主面相反的侧的背面和上述主面与上述背面之间的侧面，
上述镀敷层覆盖上述基材的上述主面、上述背面以及上述侧面。
(附注14)
根据附注12或13所述的半导体装置，其中，
具备从上述连接焊盘沿上述第一方向延伸且从上述密封树脂的第一侧面突出的端子，
上述基材具备构成上述连接焊盘的焊盘部和构成上述端子的引线部，
上述镀敷层覆盖上述焊盘部和上述引线部的表面。
(附注15)
根据附注14所述的半导体装置，其中，
上述端子的端面的上述基材露出。
(附注16)
根据附注12～15中任一项所述的半导体装置，其中，
上述基板具备由Cu构成的基板基材和覆盖上述基板基材的表面的基板镀敷层，
上述基板镀敷层的表面是比上述基板基材的表面粗糙的粗糙面镀敷层。
(附注17)
根据附注12～16中任一项所述的半导体装置，其中，
上述电线通过超声波接合而接合于上述连接焊盘。
(附注18)
根据附注12～17中任一项所述的半导体装置，其中，
上述半导体元件是晶体管，上述主面电极包括控制电极和驱动电极，
上述连接焊盘包括控制焊盘及驱动焊盘，
上述控制焊盘及上述驱动焊盘在相对于上述基板与上述主面平行的第一方向上与上述基板分离配置，且沿着与上述主面平行且与上述第一方向正交的第二方向彼此分离地排列，
上述电线包括：将上述控制电极和上述控制焊盘连接的控制电线；以及将上述驱动电极和上述驱动焊盘连接的驱动电线。
(附注19)
根据附注18所述的半导体装置，其中，
上述控制电线的线径小于上述驱动电线的线径。
(附注20)
根据附注18或19所述的半导体装置，其中，
上述控制电线的线径为40μm以上且100μm以下，
上述驱动电线的线径为200μm以上且600μm以下。
(附注21)
根据附注12～20中任一项所述的半导体装置，其中，
上述基板包括由Cu构成的框架和覆盖上述框架的表面的粗糙面镀敷层。
(附注22)
根据附注12～21中任一项所述的半导体装置，其中，
上述基板具有朝向与上述主面相反的侧的背面，
上述背面从上述密封树脂露出。
(附注23)
根据附注12～22中任一项所述的半导体装置，其中，
上述半导体元件具有朝向与上述主面电极相反的侧的背面电极，
上述背面电极通过焊料连接于上述基板。
(附注24)
根据附注1～23中任一项所述的半导体装置，其中，
上述半导体元件是Si芯片或SiC芯片。
符号说明
1—半导体装置，10—基板，10a—主面，10b—背面，11—基板主体部，12—内侧主体部，12a—主面，12b—背面，12c—第一侧面，12d—第二侧面，12e—第三侧面，13—突出部，14—窄幅部，14a—凹部，14b—凹部，15—贯通孔，16—引线部，17—端子部，18—连结部，18a—倾斜部，18b—中间部，18c—弯曲部，19a—凸缘部，19b—凸缘部，20—驱动引线，20A—外引线，20B—内引线，21—驱动焊盘，21a—第一端部，21b—第二端部，22—驱动端子，23—连结部，24—连接面，24a—部分，24b—部分，30—控制引线，30A—外引线，30B—内引线，31—控制焊盘，31a—第一端部，31b—第二端部，32—控制端子，33—连结部，34—连接面，34a—部分，34b—部分，40—半导体元件，40a—主面，40b—背面，40c—侧面，40d—侧面，40e—侧面，40f—侧面，41—主面侧驱动电极(主面电极)，42—背面侧驱动电极(背面电极)，43—控制电极(主面电极)，50—驱动电线，51—第一端，52—第二端，53—接合部分，53a—部分，53b—部分，60—控制电线，61—第一端，62—第二端，71～73—镀敷层，80—密封树脂，81—第一密封树脂侧面，82—第二密封树脂侧面，82a—第一倾斜面，83—第三密封树脂侧面，84—第四密封树脂侧面，85—密封树脂背面，86—密封树脂顶面，101—半导体装置，110—基板，110a—主面，110b—背面，111—基板主体部，112—内侧主体部，112a—主面，112b—背面，112c—第一侧面，112d—第二侧面，112e—第三侧面，113—突出部，114—窄幅部，114a—凹部，114b—凹部，115—贯通孔，116—引线部，117—端子部，118—连结部，118a—倾斜部，118b—中间部，118c—弯曲部，119a—凸缘部，119b—凸缘部，120—驱动引线，120A—外引线，120B—内引线，120T—突出部，121—驱动焊盘，121a—上表面，121b—下表面，121c—侧面，122—驱动端子，123—连结部，124—第二基材，125—第二镀敷层，126—焊盘部，126a—上表面，126b—下表面，126c—侧面，127—引线部，127a—上表面，127b—下表面，127c—侧面，127d—端面，130—控制引线，130A—外引线，130B—内引线，130T—突出部，131—控制焊盘，131a—上表面，131b—下表面，131c—侧面，132—控制端子，133—连结部，134—第三基材，135—第三镀敷层，136—焊盘部，136a—上表面，136b—下表面，136c—侧面，137—引线部，137a—上表面，137b—下表面，137c—侧面，137d—端面，140—半导体元件，140a—主面，140b—背面，140c—侧面，140d—侧面，140e—侧面，140f—侧面，141—主面侧驱动电极，142—背面侧驱动电极，143—控制电极，150—驱动电线，151—第一端，152—第二端，154—第三密封树脂侧面，160—控制电线，161—第一端，162—第二端，180—密封树脂，181—第一密封树脂侧面，182—第二密封树脂侧面，182a—第一倾斜面，183—第三密封树脂侧面，184—第四密封树脂侧面，185—密封树脂背面，186—密封树脂顶面，201—第一基材，202—第一镀敷层，W71、W72—宽度，X—纵向，Y—横向，Z—厚度方向。

Claims (20)

1.一种半导体装置，其特征在于，具备：
基板，其具有主面；
半导体元件，其装配于上述主面，且具有朝向与上述主面相同的方向的主面电极；
连接焊盘，其由Cu构成，在相对于上述基板与上述主面平行的第一方向上相对于上述基板分离配置，具有朝向与上述主面相同的方向的连接面；
镀敷层，其由Ni构成，覆盖上述连接面的一部分；
电线，其由Al构成，第一端与上述主面电极接合，第二端与上述镀敷层接合；以及
密封树脂，其将上述半导体元件、上述连接焊盘、镀敷层以及上述电线密封。
2.根据权利要求1所述的半导体装置，其特征在于，
上述主面电极包括控制电极和驱动电极，
上述连接焊盘包括控制焊盘及驱动焊盘，
上述控制焊盘及上述驱动焊盘在相对于上述基板与上述主面平行的第一方向上与上述基板分离配置，且沿着与上述主面平行且与第一方向正交的第二方向彼此分离地排列，
上述电线包括：将上述控制电极和上述控制焊盘连接的控制电线；以及将上述驱动电极和上述驱动焊盘连接的驱动电线。
3.根据权利要求2所述的半导体装置，其特征在于，
上述控制电线的线径小于上述驱动电线的线径。
4.根据权利要求3所述的半导体装置，其特征在于，
上述控制电线的线径为40μm以上且100μm以下，
上述驱动电线的线径为200μm以上且600μm以下。
5.根据权利要求2～4中任一项所述的半导体装置，其特征在于，
与上述控制焊盘接合的上述控制电线的接合部形成于上述控制焊盘上的镀敷层上，
与上述驱动焊盘接合的上述控制电线的接合部形成为从上述驱动焊盘上的镀敷层向上述驱动焊盘的上述连接面突出。
6.根据权利要求5所述的半导体装置，其特征在于，
在上述驱动电线的上述接合部，与上述镀敷层的上表面接合的部分的面积为上述驱动电线的截面的面积以上。
7.根据权利要求2～6中任一项所述的半导体装置，其特征在于，
上述控制焊盘的上述连接面具有被上述镀敷层覆盖的部分和从上述镀敷层露出的部分。
8.根据权利要求2～7中任一项所述的半导体装置，其特征在于，
上述驱动焊盘的上述连接面整体被上述镀敷层覆盖。
9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，
上述电线通过超声波接合而接合于上述连接焊盘。
10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，
上述半导体元件具有朝向与上述主面电极相反的侧的背面电极，
上述基板由Cu构成，
上述背面电极通过焊料连接于上述基板。
11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，
上述镀敷层是表面比上述连接焊盘的上述连接面粗糙的粗糙面镀敷层。
12.一种半导体装置，其特征在于，具备：
基板，其具有主面；
半导体元件，其装配于上述主面，且具有朝向与上述主面相同的方向的主面电极；
连接焊盘，其在相对于上述基板与上述主面平行的第一方向上相对于上述基板分离配置；
电线，其第一端与上述主面电极接合，第二端与上述连接焊盘接合；以及
密封树脂，其将上述半导体元件、上述连接焊盘以及上述电线密封，
上述电线由Al构成，
上述连接焊盘具有：
基材，其由Cu构成，具有朝向与上述主面相同的方向的上表面；以及
镀敷层，其由Ni构成，覆盖上述基材的上述上表面，
上述镀敷层是表面比上述基材的上述上表面粗糙的粗糙面镀敷层。
13.根据权利要求12所述的半导体装置，其特征在于，
上述基材具有朝向与上述主面相反的侧的背面和上述主面与上述背面之间的侧面，
上述镀敷层覆盖上述基材的上述主面、上述背面以及上述侧面。
14.根据权利要求12或13所述的半导体装置，其特征在于，
具备从上述连接焊盘沿上述第一方向延伸且从上述密封树脂的第一侧面突出的端子，
上述基材具备构成上述连接焊盘的焊盘部和构成上述端子的引线部，
上述镀敷层覆盖上述焊盘部和上述引线部的表面。
15.根据权利要求14所述的半导体装置，其特征在于，
上述端子的端面的上述基材露出。
16.根据权利要求12～15中任一项所述的半导体装置，其特征在于，
上述基板具备由Cu构成的基板基材和覆盖上述基板基材的表面的基板镀敷层，
上述基板镀敷层的表面是比上述基板基材的表面粗糙的粗糙面镀敷层。
17.根据权利要求12～16中任一项所述的半导体装置，其特征在于，
上述电线通过超声波接合而接合于上述连接焊盘。
18.根据权利要求12～17中任一项所述的半导体装置，其特征在于，
上述半导体元件是晶体管，上述主面电极包括控制电极和驱动电极，
上述连接焊盘包括控制焊盘及驱动焊盘，
上述控制焊盘及上述驱动焊盘在相对于上述基板与上述主面平行的第一方向上与上述基板分离配置，且沿着与上述主面平行且与上述第一方向正交的第二方向彼此分离地排列，
上述电线包括：将上述控制电极和上述控制焊盘连接的控制电线；以及将上述驱动电极和上述驱动焊盘连接的驱动电线。
19.根据权利要求18所述的半导体装置，其特征在于，
上述控制电线的线径小于上述驱动电线的线径。
20.根据权利要求18或19所述的半导体装置，其特征在于，
上述控制电线的线径为40μm以上且100μm以下，
上述驱动电线的线径为200μm以上且600μm以下。
CN202180024392.3A 2020-03-30 2021-01-28 半导体装置 Pending CN115380375A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-060723 2020-03-30
JP2020-060722 2020-03-30
JP2020060722 2020-03-30
JP2020060723 2020-03-30
PCT/JP2021/003011 WO2021199635A1 (ja) 2020-03-30 2021-01-28 半導体装置

Publications (1)

Publication Number Publication Date
CN115380375A true CN115380375A (zh) 2022-11-22

Family

ID=77929693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024392.3A Pending CN115380375A (zh) 2020-03-30 2021-01-28 半导体装置

Country Status (5)

Country Link
US (1) US20230105834A1 (zh)
JP (1) JPWO2021199635A1 (zh)
CN (1) CN115380375A (zh)
DE (1) DE212021000164U1 (zh)
WO (1) WO2021199635A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100754A1 (ja) * 2021-12-03 2023-06-08 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264939B2 (ja) * 2011-01-14 2013-08-14 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
JP2018056451A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6408038B2 (ja) * 2017-01-10 2018-10-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021199635A1 (zh) 2021-10-07
US20230105834A1 (en) 2023-04-06
DE212021000164U1 (de) 2021-11-29
WO2021199635A1 (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
US10312171B2 (en) Semiconductor device
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US8395364B2 (en) Internal packaging of a semiconductor device mounted on die pads
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US9922905B2 (en) Semiconductor device
KR20040026130A (ko) 리드 프레임 및 그 제조 방법
KR20050065340A (ko) 반도체장치 및 그 제조방법
TW201423917A (zh) 樹脂密封型半導體裝置及其製造方法
CN115380375A (zh) 半导体装置
KR20070026533A (ko) 표면 마운팅을 위한 전방 접촉의 준비
KR100491657B1 (ko) 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법
US11600561B2 (en) Semiconductor device
US20220301966A1 (en) Semiconductor device
WO2021215472A1 (ja) 半導体装置
WO2006041013A1 (ja) 半導体装置
WO2024038746A1 (ja) 半導体装置
WO2022224811A1 (ja) 半導体装置、および半導体装置の製造方法
WO2024038736A1 (ja) 半導体装置
CN113424311A (zh) 半导体器件和半导体器件的制造方法
US20240063097A1 (en) Semiconductor device
WO2023079825A1 (ja) 半導体装置
US20220301967A1 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device
JP4067386B2 (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination