JP2010010581A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010010581A
JP2010010581A JP2008170771A JP2008170771A JP2010010581A JP 2010010581 A JP2010010581 A JP 2010010581A JP 2008170771 A JP2008170771 A JP 2008170771A JP 2008170771 A JP2008170771 A JP 2008170771A JP 2010010581 A JP2010010581 A JP 2010010581A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
sealing body
resin sealing
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008170771A
Other languages
English (en)
Inventor
Hiroyuki Ogino
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2008170771A priority Critical patent/JP2010010581A/ja
Publication of JP2010010581A publication Critical patent/JP2010010581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】多品種少量生産に好適な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１において、ダイパッド２と、ダイパッド２上に互いに離間して搭載された複数の半導体チップ３１−３３と、ダイパッド２及び複数の半導体チップ３１−３３を被覆する樹脂封止体５と、樹脂封止体５の外表面５Ｂからダイパッド２の複数の半導体チップ３１−３３間を突き抜け、ダイパッド２を複数の半導体チップ毎に分割する分割溝６とを備える。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特にダイパッド上に搭載された半導体チップを樹脂封止体により被覆した半導体装置及びその製造方法に関する。
電力制御用スイッチング素子としてパワートランジスタが使用されている。このパワートランジスタのスイッチング動作は例えばモノリシック制御用ＩＣ（ＭＩＣ）により制御されている。パワートランジスタは、ダイパッド上に半導体チップを搭載し、このダイパッド及び半導体チップをレジンモールドにより被覆した半導体装置である。ＭＩＣは、同様に、ダイパッド上に半導体チップを搭載し、このダイパッド及び半導体チップをレジンモールドにより被覆した半導体装置である。
この複数種類のパワートランジスタ及びＭＩＣを１つの半導体装置として製作することができれば、共用部分を排除することによって半導体装置の小型化を実現することができる。また、共用部分の排除に伴い、半導体装置の製造コストを削減することができる。
下記特許文献１には、リードフレームのアイランド（ダイパッド）を複数に分割し、この複数のアイランドを吊りピンにより接続し保持した発明が開示されている。この特許文献１に開示された発明を利用すれば、アイランドの分割されたそれぞれに半導体チップを搭載し、これらを１つのレンジモールドにより被覆することが可能である。
また、下記特許文献２には、複数のインナーリードを予め不要部分を介して接続状態で連結し、複数のインナーリード間にワイヤボンディングを行った後に、不要部分を露出する樹脂穴を持つモールド成形樹脂を形成し、そして樹脂穴から露出する不要部分を切断してインナーリードを分割する発明が開示されている。この発明によれば、ワイヤボンディング時に複数のインナーリード間が不要部分を介して連結されているので、インナーリードのばたつきに起因するボンディング不良を防止することができる。
この特許文献２に開示されている発明を利用すれば、複数のトランジスタチップ搭載部用リード（ダイパッド）を予め不要部分を介して連結し、複数のトランジスタチップ搭載部用リードのそれぞれにパワートランジスタチップを搭載した後、不要部分を露出する樹脂穴を持つモールド成形樹脂を形成し、そして樹脂穴から露出する不要部分を切断してトランジスタチップ搭載部用リードを分割することができる。すなわち、複数のトランジスタチップ搭載部用リードのそれぞれに搭載されたパワートランジスタチップを１つのモールド成形樹脂により被覆することが可能である。
特開昭６２−１３６０５６号公報 特開２０００−１８８３７１号公報
しかしながら、前述の特許文献１並びに特許文献２に開示された発明においては、以下の点について配慮がなされていなかった。
特許文献１に開示された発明においては、複数に分割されたアイランドのそれぞれに吊りピンが必要であり、不必要なピン数が増加してしまう。また、アイランドの分割位置並びに吊りピンの配設位置が固定されているので、多量生産には適しているが、多品種少量生産には適していない。
また、特許文献２に開示された発明においては、複数のトランジスタチップ搭載部用リードを連結する不要部分を切断するための樹脂穴がモールド成形樹脂に必要であり、専用のモールド金型が必要である。更に、不要部分を予め複数のトランジスタチップ搭載部用リード間に一体に形成した専用のリードフレームが必要である。すなわち、前述の特許文献１に開示された発明と同様に、特許文献２に開示された発明においては、多量生産には適しているが、多品種少量生産には適していない。
本発明は上記課題を解決するためになされたものである。従って、本発明は、多品種少量生産に好適な半導体装置及びその製造方法を提供することである。
上記課題を解決するために、本発明の実施の形態に係る第１の特徴は、半導体装置において、ダイパッドと、ダイパッド上に互いに離間して搭載された複数の半導体チップと、ダイパッド及び複数の半導体チップを被覆する樹脂封止体と、樹脂封止体の外表面からダイパッドの複数の半導体チップ間を突き抜け、ダイパッドを複数の半導体チップ毎に分割する分割溝とを備える。
第１の特徴に係る半導体装置においては、分割溝内において少なくともダイパッドの分割された間に充填された充填材を更に備えることが好ましい。
また、第１の特徴に係る半導体装置においては、分割溝内を覆い樹脂封止体の少なくとも一部を被覆する樹脂体を更に備えることが好ましい。
また、第１の特徴に係る半導体装置においては、樹脂封止体の分割溝が配設された外表面に対向する領域に、樹脂封止体の厚みを部分的に増した補強部が配設されることが好ましい。
また、第１の特徴に係る半導体装置においては、樹脂封止体の一端とこの一端に対向する他端との間において、分割溝が、その溝長方向に直線状に延在している、或いはその溝長方向に屈曲して延在していることが好ましい。
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、ダイパッド上に複数の半導体チップを互いに離間して搭載する工程と、ダイパッド及び複数の半導体チップを樹脂封止体により被覆する工程と、樹脂封止体の外表面からダイパッドの複数の半導体チップ間を突き抜け、ダイパッドを複数の半導体チップ毎に分割する分割溝を形成する工程とを備える。
第２の特徴に係る半導体装置の製造方法において、分割溝を形成する工程は、物理的加工により樹脂封止体の一部及びダイパッドの一部を取り除き、ダイパッドを分割する分割溝を形成する工程であることが好ましい。
本発明によれば、多品種少量生産に好適な半導体装置及びその製造方法を提供することができる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
また、以下に示す実施の形態はこの発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は各構成部品の配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態は、パワートランジスタ及びその動作制御を行うＭＩＣを１つの樹脂封止体により被覆するマルチチップ構造を備えた半導体装置及びその製造方法に本発明を適用した例を説明するものである。
（第１の実施の形態）
［半導体装置の構造］
図１及び図２に示すように、本発明の一実施の形態に係る半導体装置１は、ダイパッド２と、ダイパッド２上に互いに離間して搭載された複数の半導体チップ３１−３３と、ダイパッド２及び複数の半導体チップ３１−３３を被覆する樹脂封止体５と、樹脂封止体５の外表面５Ｂからダイパッド２の複数の半導体チップ３１と３３との間及び３３と３２との間を突き抜け、ダイパッド２を複数の半導体チップ３１−３３毎に分割する分割溝６とを備える。
ダイパッド２は図１中、上側の表面２Ａ及びそれに対向する下側の裏面２Ｂを有し、第１の実施の形態においては表面２Ａ上に半導体チップ３１−３３が搭載される。更に、第１の実施の形態において、ダイパッド２の表面２Ａ上に半導体チップ３１−３３が一列に配列されているので、図２に示すように、表面２Ａの法線方向から見て、ダイパッド２の平面形状は左右に細長い長方形形状を有する。なお、ダイパッド２の平面形状は、長方形形状に限定されるものではなく、搭載される半導体チップ３１−３３の配列形状や半導体チップの搭載数等に応じて、例えば正方形形状により構成してもよい。また、ダイパッド２の角部分には適宜面取りが施されていることが好ましい。
図２に示す半導体装置１は、製造過程が終了し、完成された製品であるが、製造過程中にリードフレームから切り離された吊りピン２６の一部が配設されている。この吊りピン２６は、製造過程中の樹脂封止体５の製造工程が終了するまで、ダイパッド２をリードフレームに連結するために使用される。また、吊りピン２６は、そのまま樹脂封止体５の外部にアウターリードとして引き出し、例えば電源を供給するピンとして使用可能である。
ダイパッド２は、第１の実施の形態において、分割溝６によって複数のダイパッド２１−２３に分割される。ダイパッド２１の表面２Ａには半導体チップ３１が搭載され、ダイパッド２２の表面２Ａには半導体チップ３２が搭載され、ダイパッド２３の表面２Ａには半導体チップ３３が搭載される。なお、ダイパッド２は、ここでは３つに分割されているが、本発明はこの分割数に限定されるものではなく、２又は４以上に分割してもよい。
ダイパッド２は、前述のように半導体装置１の製造過程中において、図示しないリードフレームから切り離されるので、このリードフレームと同一材料により構成されている。例えば、ダイパッド２には、Ｃｕ、Ｃｕ合金、Ｆｅ−Ｎｉ合金等の導電性材料を使用することができる。
ダイパッド２の外周囲、具体的には図２に示すダイパッド２の上側の長辺、下側の長辺のそれぞれに沿って複数のリード２５が配列される。リード２５の樹脂封止体５内はインナーリードとして使用され、リード２５の樹脂封止体５外はアウターリードとして使用される。ここでは、アウターリードの形状は、ピン挿入型、面実装型のいずれであってもよい。リード２５は、ダイパッド２と同様にリードフレームから切り離されるので、ダイパッド２と同一材料により構成されている。また、リード２５のインナーリードの少なくともボンディング領域には、ワイヤ４とのボンダビリティを高めるために、例えばＡｇめっき膜を備えることが好ましい。同様に、リード２５のアウターリードの少なくとも接合領域には、半田との濡れ性を高めるために、例えばはんだめっき膜を備えることが好ましい。
第１の実施の形態において、半導体チップ３１、３２はいずれもパワートランジスタ、具体的にはパワートランジスタ、ＩＧＢＴ等であり、半導体チップ３３はパワートランジスタの動作制御を行うＭＩＣである。これらの半導体チップ３１−３３は、シリコンウェーハから製作され、ベアチップ状態においてダイパッド２１−２３上に搭載される。パワートランジスタすなわち半導体チップ３１、３２は裏面から電源を供給しているので、ダイパッド２１、２２に導電性接着材例えばＡｇペーストを介して半導体チップ３１、３２が電気的にかつ機械的に接続される。ＭＩＣすなわち半導体チップ３３は裏面から電源を供給していないので、ダイパッド２３に絶縁性接着材具体的には例えばエポキシ樹脂を介して半導体チップ３３が機械的に接続される。
半導体チップ３１のボンディングパッド３１Ｐはワイヤ４を通してリード２５のインナーリードに電気的に接続され、半導体チップ３２のボンディングパッド３２Ｐはワイヤ４を通してリード２５のインナーリードに電気的に接続される。同様に、半導体チップ３３のボンディングパッド３３Ｐはワイヤ４を通してリード２５のインナーリードに電気的に接続される。また、半導体チップ３１のボンディングパッド３１Ｐと半導体チップ３３のボンディングパッド３３Ｐとの間、半導体チップ３２のボンディングパッド３２Ｐと半導体チップ３３のボンディングパッド３３Ｐとの間はワイヤ４を通して電気的に接続される。ワイヤ４には例えばＡｕワイヤ、Ａｌワイヤ又はＣｕワイヤを使用することができる。
樹脂封止体５は、ダイパッド２の表面２Ａ、裏面２Ｂ、半導体チップ３１−３３、ワイヤ４、リード２５のインナーリードを被覆する。樹脂封止体５は、例えばトランスファーモールド法を使用して成型された樹脂、例えば熱硬化性エポキシ樹脂により構成される。樹脂封止体５は、成形する金型からの抜き勾配はあるものの、又ダイパッド２の形状や搭載する半導体チップの形状或いは個数によって変化するものの、図１及び図２に示すように、ほぼ直方体形状により構成される。ダイパッド２の表面２Ａ側に半導体チップ３１−３３が搭載され、更にワイヤ４が配設されているので、樹脂封止体５のダイパッド２の表面２Ａ側が厚く、ダイパッド２の裏面２Ｂ側が薄い。
分割溝６は、第１の実施の形態においては、樹脂封止体５のダイパッド２の裏面２Ｂ側の外表面５Ｂからダイパッド２の裏面２Ｂに向かい、更にダイパッド２の裏面２Ｂから表面２Ａに達して配設される。そして、分割溝６は、図２に示すように、第１の実施の形態においては、樹脂封止体５の一方の長辺の側面５Ｃから対向する他方の長辺の側面５Ｄに達し、かつ側面５Ｃから側面５Ｄに向かって、溝長方向に直線状に延在する。分割溝６は、半導体チップ３１と３３との間及び半導体チップ３２と３３との間において、樹脂封止体５及びダイパッド２に配設され、ダイパッド２を複数のダイパッド２１−２３に分割する。ここで、分割溝６の底面はダイパッド２の表面２Ａと同一面であっても、表面２Ａを樹脂封止体５の外表面５Ｂに対向する外表面５Ａ側に若干突き抜ける位置にあってもよい。つまり、分割溝６によって、ダイパッド２が完全に分割されていればよい。更に、第１の実施の形態においては、半導体チップ３１と３３との間、半導体チップ３２と３３との間がワイヤ４を通して電気的に接続されているので、分割溝６の底面はこのワイヤ４に達しない範囲の位置に設定される。
なお、第１の実施の形態において、分割溝６は、樹脂封止体５のダイパッド２の裏面２Ｂが薄くて容易に配設することができ、かつワイヤ４がダイパッド２の分割領域に存在するので、樹脂封止体５の外表面５Ｂ側から製作しているが、ワイヤ４のレイアウト等が許容される場合には、樹脂封止体５の外表面５Ａ側から製作してもよい。
［半導体装置の製造方法（後処理プロセス）］
第１の実施の形態に係る半導体装置１の製造方法は以下の通りである。
まず、分割前のダイパッド２が準備され、図３に示すように、このダイパッド２の表面２Ａ上に半導体チップ３１−３３が搭載される。ここでは、図示しないが、ダイパッド２、前述の図２に示すリード２５及び吊りピン２６はリードフレームに連結された状態にある。
図４及び図２に示すように、半導体チップ３１−３３のボンディングパッド３１Ｐ−３３Ｐとリード２５のインナーリードとの間、半導体チップ３１のボンディングパッド３１Ｐと半導体チップ３３のボンディングパッド３３Ｐとの間、半導体チップ３２のボンディングパッド３２Ｐと半導体チップ３３のボンディングパッド３３Ｐとの間のそれぞれがワイヤ４により電気的に接続される。ワイヤ４は、例えば超音波振動を併用した熱圧着ボンディング法を使用して接続される。
図５に示すように、ダイパッド２、半導体チップ３１−３３、ワイヤ４、リード２５のインナーリード及び吊りピン２６が樹脂封止体５により被覆される。樹脂封止体５は、前述のように、トランスファーモールド法を利用して成形される。
図６に示すように、樹脂封止体５の裏面に相当する外表面５Ｂから、ダイパッド２の半導体チップ３１と３３との間及び半導体チップ３２と３３との間の表面２Ａに突き抜ける分割溝６が形成され、ダイパッド２が複数のダイパッド２１−２３に分割される。分割溝６は物理的加工により樹脂封止体５の一部及びダイパッド２の一部を取り除くことにより形成される。第１の実施の形態において、分割溝６は、シリコンウェーハのダイシングにおいて使用されるダイヤモンドカッタ６０を使用し、このダイヤモンドカッタ６０を高速回転させた切削加工により形成される。
この分割溝６の形成工程においては、ワイヤ４が既に樹脂封止体５により被覆されかつ強固に安定状態で固着されているので、切削加工に伴う振動が発生しても、ワイヤ４は切断されない。更に、半導体チップ３１−３３は既に樹脂封止体５により被覆されているので、切削加工に伴い発生する樹脂封止体５等の切削屑が発生しても、半導体チップ３１−３３の電気的特性に影響は与えない。
この後、図示しないが、リードフレームからリード２５、吊りピン２６が切り離され、リード２５及び吊りピン２６のアウターリードが成型されることにより、第１の実施の形態に係る半導体装置１が完成する。
［第１の実施の形態の特徴］
以上説明したように、第１の実施の形態に係る半導体装置１及びその製造方法においては、ダイパッド２に複数の半導体チップ３１−３３を搭載し、樹脂封止体５を形成した後に、樹脂封止体５及びダイパッド２に分割溝６を形成し、ダイパッド２から半導体チップ３１−３３毎に分割された複数のダイパッド２１−２３が形成されるので、分割前のダイパッド２をリードフレームに連結する吊りピン２６が配設されていればよく、不必要なピンを減少することができ、不必要なピン数の増加を抑制することができる。
また、樹脂封止体５を形成した後に、ダイパッド２を複数のダイパッド２１−２３に分割することができ、その分割レイアウトは自由に変更することができるので、ダイパッド２を含むリードフレーム、樹脂封止体５の成形金型は専用に製作する必要はなく汎用品を使用することができる。
従って、多品種少量生産に好適な半導体装置１及びその製造方法を実現することができる。
（第２の実施の形態）
本発明の第２の実施の形態は、前述の第１の実施の形態に係る半導体装置１及びその製造方法において、分割溝６に後処理を施した例を説明するものである。
図７に示すように、第２の実施の形態に係る半導体装置１は、分割溝６内であって、少なくとも複数に分割されたダイパッド２１と２３との間並びにダイパッド２２と２３との間に充填材７が配設される。充填材７は、半導体チップ３１−３３への汚染物質、例えば重金属、水分等の侵入を防止するとともに、特に樹脂封止体５の機械的強度を補強する機能を有する。
充填材７には例えばポッティング法を使用して分割溝６内に充填されたポリイミド樹脂を実用的に使用することができる。また、充填材７には、他に、熱硬化性エポキシ樹脂、紫外線硬化性エポキシ樹脂、シリコーン樹脂等の樹脂や、シリコン酸化膜等を使用することができる。この充填材７は、分割溝６を形成した後に、この分割溝６内に形成すればよい。
このように構成される第２の実施の形態に係る半導体装置１及びその製造方法においては、前述の第１の実施の形態に係る半導体装置１及びその製造方法により得られる作用効果に加えて、内部への汚染物質の侵入を防止することができ、かつ樹脂封止体５の機械的強度を補強することができるので、製品の信頼性を向上することができる。
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第２の実施の形態に係る半導体装置１及びその製造方法の変形例を説明するものである。
図８に示すように、第３の実施の形態に係る半導体装置１は、分割溝６内が充填されるように、少なくとも分割溝６を覆い、少なくとも樹脂封止体５の一部ここでは外表面５Ｂ側を被覆する樹脂体８を備える。樹脂体８は、例えば樹脂封止体５と同様にトランスファーモールド法を使用して成形されたエポキシ樹脂により構成される。つまり、第３の実施の形態に係る半導体装置１は二重モールド構造を採用する。樹脂体８の基本的な機能は、前述の第２の実施の形態に係る半導体装置１の充填材７と同様である。また、樹脂体８は、樹脂封止体５に分割溝６を形成した後に、トランスファーモールド法を使用して形成される。
このように構成される第３の実施の形態に係る半導体装置１及びその製造方法においては、前述の第２の実施の形態に係る半導体装置１及びその製造方法により得られる作用効果と同様の作用効果を奏することができる。
（第４の実施の形態）
本発明の第４の実施の形態は、前述の第１の実施の形態に係る半導体装置１及びその製造方法の変形例を説明するものである。
図９に示すように、第４の実施の形態に係る半導体装置１は、樹脂封止体５の分割溝６が配設された外表面５Ｂに対向する外表面５Ａ側の領域に、樹脂封止体５の厚みを部分的に増した補強部５０が配設される。分割溝６を配設したことによって、半導体装置１の特に樹脂封止体５の機械的強度が劣化するので、補強部５０はこれを補強する機能を持つ。
樹脂封止体５の成形金型に補強部５０に相当する凹部を加えるだけの形状変更により、補強部５０を形成することができるので、製造工程は追加されない。
このように構成される第４の実施の形態に係る半導体装置１及びその製造方法においては、前述の第１の実施の形態に係る半導体装置１及びその製造方法により得られる作用効果に加えて、特に樹脂封止体５の機械的強度を補強することができるので、製品の信頼性を向上することができる。
なお、第４の実施の形態に係る半導体装置１は、前述の第２の実施の形態に係る半導体装置１の充填材７又は前述の第３の実施の形態に係る半導体装置１の樹脂体８を備えてもよい。
（第５の実施の形態）
本発明の第５の実施の形態は、前述の第１の実施の形態に係る半導体装置１及びその製造方法の変形例を説明するものである。
図１０に示すように、第５の実施の形態に係る半導体装置１においては、樹脂封止体５の分割溝６が、その溝長方向に屈曲部６ｂ１及び６ｂ２を有し、屈曲して延在する。すなわち、分割溝６は、必ずしも直線状に延在するものに限らない。
前述の第１の実施の形態に係る半導体装置１の製造方法に係るダイヤモンドカッタ６０を使用した分割溝６の形成は難しいので、第５の実施の形態において、分割溝６の形成には図１１に示すレーザ加工法又は図１２に示すウォータジェット加工法が使用される。いずれも物理的加工法である。
図１１に示すレーザ加工法においては、発振制御装置１００により発振が制御されるレーザ発振器１０１からレーザ光１０が発振され、このレーザ光１０によって分割溝６が形成される。
図１２に示すウォータジェット加工法においては、水圧制御装置１１０により水圧並びに射水が制御され、ノズル１１１から射水される高圧水１１によって分割溝６が形成される。
このように構成される第５の実施の形態に係る半導体装置１及びその製造方法においては、前述の第１の実施の形態に係る半導体装置１及びその製造方法により得られる作用効果に加えて、分割溝６のレイアウトをより一層自由に設定することができるので、多品種少量生産に好適な半導体装置１及びその製造方法を実現することができる。
なお、第５の実施の形態に係る半導体装置１においては、前述の第２の実施の形態乃至第４の実施の形態に係る半導体装置１と組み合わせることができる。
（その他の実施の形態）
上記のように、本発明を一実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものでない。本発明は様々な代替実施の形態、実施例及び運用技術に適用することができる。例えば、本発明は、前述の実施の形態に係るダイパッド２の分割数、半導体チップの搭載数、半導体チップの搭載種類等に限定されるものではない。また、本発明は、リード２５の配列形態、例えば１方向配列形式か、２方向配列形式か、４方向配列形式かに限定されるものではない。
また、本発明は、ダイパッド２に放熱機能を備える場合、或いはダイパッド２に放熱板を併せ持つ場合にも適用することができる。
本発明の第１の実施の形態に係る半導体装置の断面図（図２に示すＦ１−Ｆ１切断線で切った断面図）である。 図１に示す半導体装置の平面図である。 第１の実施の形態に係る半導体装置の製造方法を説明する第１の工程断面図である。 第２の工程断面図ある。 第３の工程断面図である。 第４の工程断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置の断面図である。 本発明の第５の実施の形態に係る半導体装置の低面図である。 第５の実施の形態に係る半導体装置の製造方法に使用されるレーザ加工システムの概略図である。 第５の実施の形態に係る半導体装置の製造方法に使用されるウォータジェット加工システムの概略図である。
符号の説明
１…半導体装置
２、２１−２３…ダイパッド
２５…リード
２６…吊りピン
４…ワイヤ
５…樹脂封止体
５０…補強部
６…分割溝
６０…ダイヤモンドカッタ
６ｂ１、６ｂ２…屈曲部
７…充填材
８…樹脂体
１０…レーザ光
１１…高圧水

Claims (7)

  1. ダイパッドと、
    前記ダイパッド上に互いに離間して搭載された複数の半導体チップと、
    前記ダイパッド及び前記複数の半導体チップを被覆する樹脂封止体と、
    前記樹脂封止体の外表面から前記ダイパッドの前記複数の半導体チップ間を突き抜け、前記ダイパッドを前記複数の半導体チップ毎に分割する分割溝と、
    を備えたことを特徴とする半導体装置。
  2. 前記分割溝内において前記ダイパッドの分割された間に充填された充填材を更に備えたことを特徴とする請求項１に記載の半導体装置。
  3. 前記分割溝内を覆い前記樹脂封止体の一部を被覆する樹脂体を更に備えたことを特徴とする請求項１に記載の半導体装置。
  4. 前記樹脂封止体の前記分割溝が配設された外表面に対向する領域に、前記樹脂封止体の厚みを部分的に増した補強部が配設されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
  5. 前記樹脂封止体の一端とこの一端に対向する他端との間において、前記分割溝は、その溝長方向に直線状に延在している、又はその溝長方向に屈曲して延在していることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
  6. ダイパッド上に複数の半導体チップを互いに離間して搭載する工程と、
    前記ダイパッド及び前記複数の半導体チップを樹脂封止体により被覆する工程と、
    前記樹脂封止体の外表面から前記ダイパッドの前記複数の半導体チップ間を突き抜け、前記ダイパッドを前記複数の半導体チップ毎に分割する分割溝を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  7. 前記分割溝を形成する工程は、物理的加工により前記樹脂封止体の一部及びダイパッドの一部を取り除き、前記ダイパッドを分割する前記分割溝を形成する工程であることを特徴とする請求項６に記載の半導体装置の製造方法。
JP2008170771A 2008-06-30 2008-06-30 半導体装置及びその製造方法 Pending JP2010010581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008170771A JP2010010581A (ja) 2008-06-30 2008-06-30 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008170771A JP2010010581A (ja) 2008-06-30 2008-06-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010010581A true JP2010010581A (ja) 2010-01-14

Family

ID=41590681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008170771A Pending JP2010010581A (ja) 2008-06-30 2008-06-30 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010010581A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224811A1 (ja) * 2021-04-19 2022-10-27 ローム株式会社 半導体装置、および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022224811A1 (ja) * 2021-04-19 2022-10-27 ローム株式会社 半導体装置、および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US11145582B2 (en) Method of manufacturing semiconductor devices with a paddle and electrically conductive clip connected to a leadframe and corresponding semiconductor device
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
KR20020049944A (ko) 반도체 패키지 및 그 제조방법
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP2005191240A (ja) 半導体装置及びその製造方法
JP2006190771A (ja) 半導体装置
US20090206459A1 (en) Quad flat non-leaded package structure
JP2010010581A (ja) 半導体装置及びその製造方法
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
US10770375B2 (en) Semiconductor device
JP5499437B2 (ja) モールドパッケージ
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP4887346B2 (ja) 半導体装置
JP2009065201A (ja) 半導体装置の製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP4207791B2 (ja) 半導体装置
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
JP5086315B2 (ja) 半導体装置の製造方法
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
JP2009231322A (ja) 半導体装置の製造方法
KR20070078593A (ko) 면 배열형 리드프레임, 그를 이용한 반도체 패키지 및 그제조 방법
JP4835449B2 (ja) 半導体装置
KR20010066268A (ko) 적층형 반도체 패키지 및 그 제조방법
KR20020049823A (ko) 반도체 패키지 및 그 제조방법