JP4757790B2 - 半導体素子の実装構造及びプリント回路基板 - Google Patents

半導体素子の実装構造及びプリント回路基板 Download PDF

Info

Publication number
JP4757790B2
JP4757790B2 JP2006345532A JP2006345532A JP4757790B2 JP 4757790 B2 JP4757790 B2 JP 4757790B2 JP 2006345532 A JP2006345532 A JP 2006345532A JP 2006345532 A JP2006345532 A JP 2006345532A JP 4757790 B2 JP4757790 B2 JP 4757790B2
Authority
JP
Japan
Prior art keywords
die pad
paste
bare chip
semiconductor bare
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006345532A
Other languages
English (en)
Other versions
JP2008159742A (ja
Inventor
裕子 大瀬
治 大工原
英規 高内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fujitsu Component Ltd
Original Assignee
Fujitsu Ltd
Fujitsu Component Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Component Ltd filed Critical Fujitsu Ltd
Priority to JP2006345532A priority Critical patent/JP4757790B2/ja
Priority to US11/797,883 priority patent/US7948091B2/en
Publication of JP2008159742A publication Critical patent/JP2008159742A/ja
Application granted granted Critical
Publication of JP4757790B2 publication Critical patent/JP4757790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体素子の実装構造に係り、特に、半導体ベアチップが基板上のダイパッド上に接着剤によって接着されており、半導体ベアチップの上面のパッドとダイパッドの近くのパッドとの間にワイヤがボンディングされて張られて接続されている構成の半導体素子の実装構造に関する。
信号の処理を行う電子装置は、内部に電子回路モジュールが組み込んである構成である。また、信号を高速に伝送するコネクタにあっても、その内部にも電子回路モジュールが組み込んである場合がある。この電子回路モジュールは、例えば、プリント回路基板のダイパッド上に半導体ベアチップが接着されており、半導体ベアチップの上面のパッドとダイパッドの近くのパッドとの間にワイヤがボンディングされて張られている構成である。
信号の処理の高速化に伴って、半導体ベアチップの上面のパッドとダイパッドの近くのパッドとの間に張られているワイヤの長さも、信号の伝送の精度を低下させる要因のひとつとして取り上げられるようになってきている。
図１（Ａ），（Ｂ）は従来の一例の半導体ベアチップの実装構造１０を樹脂封止部分を除去した状態で示す。半導体ベアチップの実装構造１０は、プリント回路基板１１の上面に半導体ベアチップ２０がＡｇペーストを利用して接着されて実装してあり、且つ、半導体ベアチップ３０とこの周辺との間にワイヤ３０が張ってある構成である。４０は硬化したＡｇペースト膜である。Ａｇペーストは、Ａｇ粉末がペースト状の熱硬化性の接着剤に混合してある組成であり、導電性の接着剤である。
図２（Ａ）はプリント回路基板１１の一部を示す。基板本体１２の上面に、四角形状のダイパッド１３と、端子パッド１４とが形成してある。端子パッド１４は、ダイパッド１３を囲むように配置してある。二点鎖線で囲む領域は半導体ベアチップ２０を実装するべき領域１５である。端子パッド１４は、半導体ベアチップ実装領域１５より距離Ａ離れた箇所に配置してある。Ａｇペースト膜４０のはみ出し部分４０ａが比較的大きく形成されることを考慮して、距離Ａは１ｍｍ以上としてある。
半導体ベアチップ２０は、ウェハより切り出したチップであり、四角形状であり、上面の周囲に沿って、パッド２１が並んでいる。
ワイヤ３０は、Ａｕ製であり、一端をパッド２１にボンディングされ、他端を端子パッド１４にボンディングされて、半導体ベアチップ２０と端子パッド１４との間に張ってある。
半導体ベアチップ２０は、図２（Ａ）、（Ｂ）に示すように、ポッティング装置（図示せず）によって所定容積のＡｇペーストをダイパッド１３の中央に供給し、略団子状のＡｇペースト塊４１を形成し、図３（Ａ）、（Ｂ）及び図４（Ａ）、（Ｂ）に示すように、半導体ベアチップ２０を上方から降ろて載せる。Ａｇペースト塊４１は半導体ベアチップ２０によって押し潰されて、Ａｇペーストがダイパッド１３の上面上を図３（Ａ）に矢印５０で示すように周囲に押し延ばされて、Ａｇペースト膜４２を経て最終的なＡｇペースト膜４３とされる。この後、加熱すると、Ａｇペースト膜４３が硬化され、半導体ベアチップ２０は、硬化したＡｇペースト膜４０によってダイパッド１３上に接着されて実装された状態となる。硬化されたＡｇペースト膜４０は半導体ベアチップ２０の下面の全面に拡がっており、更には、半導体ベアチップ２０の周縁を越えて拡がっている。
特開平１−２９７８２８９号公報
ダイパッド１３はその上面が平滑な面である。このため、ダイパッド１３の上面に供給されたＡｇペーストの表面張力は大きく、よって、Ａｇペーストが膜状とされるときの周囲に押し延ばされる動作は十分に円滑であるとは言えず、ある方向については不十分となる虞れもある。
そこで、Ａｇペースト塊４１のＡｇペーストの容積Ｖ１が、理論上必要とされる容積Ｖ０を幾分越えた容積となるようにしてある。これによって、Ａｇペースト膜４３が半導体ベアチップ２０の周縁を越えて、即ち半導体ベアチップ２０の周縁よりはみだして形成されるようにし、このはみ出しが存在することによって、半導体ベアチップ２０の下面の全面がダイパッド１３と接着されたことを保障するようにしてある。
図４（Ａ）、（Ｂ）中、符号６０ははみ出し部分であり、Ａｇペースト膜４３のうち半導体ベアチップ２０の周縁より外側にはみ出ている部分である。
従来は、上記のように、Ａｇペースト４０が膜状とされるときの周囲に押し延ばされる動作は十分に円滑であるとは言えず、ある方向については不十分となる虞れもあるので、Ａｇペースト塊４１のＡｇペーストの容積Ｖ１については、安全を見込んで、理論上必要とされる量Ｖ０を越える余分量Ｖ１０を多めにしている。このため、半導体ベアチップ２０の各辺より外側にはみ出ているはみ出し部のうち、最もはみ出しているはみ出し部分６０の幅Ｗ１は０．２〜０．５ｍｍ程度であり、比較的大きくなっていた。
また、端子パッド１４の表面がＡｇペーストで覆われると、ワイヤボンディングが出来なくなってしまう。このため、端子パッド１４の箇所ははみ出し部分６０の影響を受けない場所に定める必要があり、端子パッド１４の位置は、実装された半導体ベアチップ２０の周縁より１ｍｍ以上離れた箇所となっており、図１（Ｂ）中、寸法Ａは０．５〜０．８ｍｍ程度であった。このため、個々のワイヤ３０は長さＬ１が約１．２ｍｍとなってしまっていた。この結果、将来的に現在よりも更に高速の信号を伝送する場合に、ワイヤ３０の箇所での信号の伝送の特性の劣化が問題となる虞があった。
なお、ポッティング装置は使用しないで、この代わりに、圧膜印刷装置を使用する方法がある。圧膜印刷装置を使用すると、ダイパッドの上面のうち半導体ベアチップが実装される領域に限ってＡｇペースト膜が印刷でもって形成される。よって、半導体ベアチップを実装した場合に、前記のはみ出し部が殆ど形成されなくなり、端子パッドの位置も、実装された半導体ベアチップの周縁に近づいた箇所となって、個々のワイヤの長さもより短く出来る。しかし、圧膜印刷装置を使用すると、印刷用スクリーン等の専用の治具が必要となり、電子回路モジュールのコストが高くなってしまう、また、半導体ベアチップの変更があると印刷用スクリーンを新たに作ることが必要となり、設計の変更への対応が遅れてしまうという問題がある。
また、特に、実装する半導体ベアチップの数が少ない場合には、Ａｇペーストの供給のためにポッティング装置を使用することが有利となる。コネクタの内部に組み込んである電子回路モジュールは、実装する半導体ベアチップの数は数個と少なく、ポッティング装置を使用している。
そこで、本発明は、ポッティング装置を使用してＡｇペーストを供給する方式を採用して半導体ベアチップを実装した場合に、Ａｇペーストの半導体ベアチップの周縁からのはみ出しの程度を従来に比較して小さくするようにした半導体素子の実装構造を提供することを目的とする。
そこで、本発明は、ダイパッドの表面に所定量のペースト状の接着剤を供給し、半導体素子を前記ダイパッド上に載せて前記接着剤を前記半導体素子の下面と前記ダイパッドとの間で押し拡げ、押し拡げられて形成された接着剤膜によって前記半導体素子が前記ダイパッド上に接着してあり、且つ、前記半導体素子と前記ダイパッドの周囲の端子パッドとの間にワイヤが張ってある構成の半導体素子の実装構造において、前記ダイパッドは、その表面に、前記ダイパッドの中心側より前記ダイパッドの周縁の方向に延びており、前記ダイパッドの周縁よりも内側の位置を終端とされた溝を、複数有し、前記複数の溝は、放射状に並んでおり、且つ、各溝は、前記ダイパッドの中心から前記ダイパッドの周縁側を見た場合に末広がりとなる向きの三角形が連なった形状であることを特徴とする。
また、ダイパッドの表面に所定量のペースト状の接着剤を供給し、半導体素子を前記ダイパッド上に載せて前記接着剤を前記半導体素子の下面と前記ダイパッドとの間で押し拡げ、押し拡げられて形成された接着剤膜によって前記半導体素子が前記ダイパッド上に接着してあり、且つ、前記半導体素子と前記ダイパッドの周囲の端子パッドとの間にワイヤが張ってある構成の半導体素子の実装構造において、前記ダイパッドは、その表面に、前記ダイパッドの中心側より前記ダイパッドの周縁の方向に延びており、前記ダイパッドの周縁よりも内側の位置を終端とされた溝を、複数有し、前記複数の溝は、格子状に並んでいる構成としたことを特徴とする。
本発明によれば、半導体素子が載せられて接着剤が押し広げられるとき、接着剤は各溝内を終端まで円滑に拡がる。これによって、ダイパッド上への接着剤の供給量が従来よりも少なくても、接着剤が半導体素子の下面の全面に形成されるようになり、よって、半導体ベアチップの周囲への接着剤の膜のはみ出しが従来よりも少なくなる。また、接着剤が半導体素子の下面の全面に一様に拡がることによって、実装状態における半導体素子の傾きが改善される。
これによって、端子パッドを従来よりも半導体素子実装領域に近づけて配置することが可能となり、張ってあるワイヤの長さが従来よりも短くなり、よって、高速信号の処理により適した構造となる。
次に本発明の実施の形態について説明する。
図５及び図６（Ａ），（Ｂ）は本発明の実施例１になる半導体ベアチップの実装構造１００を封止のための樹脂部分を除去した状態で示す。半導体ベアチップの実装構造１００は、プリント回路基板１０１の上面に、図１に示す半導体ベアチップ２０と同じ半導体ベアチップ２０がＡｇペーストを利用して接着されて実装してあり、且つ、半導体ベアチップ２０とこの周辺との間にワイヤ１３０が張ってある構成である。Ｘ１−Ｘ２は半導体ベアチップ２０及び後述するダイパッド１０３の長手方向であり、Ｙ１−Ｙ２はこれと直交する方向である。半導体ベアチップ２０は「半導体素子」の一例であり、Ａｇペーストは「接着剤」の一例である。
図７（Ａ）はプリント回路基板１０１の一部を示す。プリント回路基板１０１は、エポキシ製基板本体１０２の上面に、四角形状のダイパッド１０３と、端子パッド１０４とが形成してある構成である。端子パッド１０４は、ダイパッド１０３を囲むように配置してある。１５は半導体ベアチップ実装領域、１０６はＡｇペースト塊が供給される領域である。
ダイパッド１０３には、溝１１０−１〜１１０−８がダイパッド１０３の中心から八方向に延びて放射状に形成してある。八方向は、ダイパッド１０３の長手方向と、短手方向と、対角線の方向である。各溝１１０−１〜１１０−８は、ダイパッド１０３の周縁までは到っていない、即ち、ダイパッド１０３の周縁を突き抜けてはいない。各溝１１０−１〜１１０−８は、半導体ベアチップ実装領域１５に形成してある。溝１１０−１〜１１０−８は、図７（Ｂ）に併せて示すように、略、ダイパッド１０３の中心からダイパッド１０３の周縁側を見た場合に末広がりとなる向きの三角形、即ち、ダイパッド１０３の中心側が頂点であり、ダイパッド１０３の周縁側が底辺となる向きの三角形が連なった形状であり、各溝の内側の両側に、角状に凹んだ部分１１０−１ａを多数有する。各溝の始端１１０−１ｂは、Ａｇペースト塊供給領域１０６内に位置しており、各溝の終端１１０−１ｃ〜１１０−８ｃは、図７（Ｃ）に併せて示すように、半導体ベアチップ実装領域１５より僅かに外側に位置しており、尖った角状となっている。各溝１１０−１〜１１０−８は、後述するように、半導体ベアチップ２０によってＡｇペースト塊が押しつぶされて放射状に押し拡げられるときに、Ａｇペーストを毛細管現象等によって外側の方向に導いて、Ａｇペースト塊が押し拡げられるのを助ける役割を有し、最終的には、Ａｇペースト膜のうち半導体ベアチップより外側へはみ出した部分の幅寸法を短くする役割を有する。また、角状に凹んだ部分１１０−１ａは、Ａｇペーストを毛細管現象によってＡｇペーストをその箇所に引き込む作用をする。また、各溝１１０−１〜１１０−８の平均的な幅Ｗ１０は０．０５〜０．１ｍｍ程度である。なお、溝１１０−１〜１１０−８の形成方法については後述する。
ダイパッド１０３は、上記の溝１１０−１〜１１０−８が形成してあることによって、換言すれば、硬化Ａｇペースト膜のみ出し部分の幅寸法を短くできることによって、図１に示すダイパッド１３より一回り小さい大きさとしてある。
ダイパッド１０３のサイズが小さくなった分、端子パッド１０４は、半導体ベアチップ実装領域１５に接近して配置してある。端子パッド１０４の半導体ベアチップ実装領域１５からの距離はＢであり、Ｂは前記のＡよりも短く、Ｂ<Ａである。
再度、図５及び図６（Ａ），（Ｂ）を参照するに、１４０は硬化したＡｇペースト膜であり、半導体ベアチップ２０の下面の全面に亘っている。半導体ベアチップ２０は、この硬化したＡｇペースト膜１４０によって、ダイパッド１０３と電気的に接続された状態で、ダイパッド１０３上に接着されている。１４０ａは、はみ出し部分であり、硬化したＡｇペースト膜１４０のうち半導体ベアチップ２０の周縁より外側にはみ出ている部分である。このはみ出し部分１４０ａの最大の幅Ｗ２は、０．１ｍｍ程度であり、従来の幅Ｗ１よりも小さくなっている。
Ａｕ製のワイヤ１３０は、一端を端子パッド２１にボンディングされ、他端を端子パッド１４にボンディングされて、半導体ベアチップ２０と端子パッド１４との間に張ってある。このワイヤ１３０は長さＬ２が従来の場合よりも０．２ｍｍ程度短くなって、１．０ｍｍ程度である。この０．２ｍｍはワイヤ１３０の長さＬ２（１．０ｍｍ）の２０％と大きく、将来的に現在よりも更に高速の信号を伝送する場合に、ワイヤ１３０の箇所での信号の伝送の特性の劣化が問題が改善されている。
また、Ａｇペースト膜が半導体ベアチップ２０の下面の全面に亘って拡がっているため、実装された半導体ベアチップ２０の傾きも改善されている。
次に、はみ出し部分１４０ａを小さく出来る理由について説明する。
理由は、第１には、Ａｇペーストが押し拡げられ易くする溝１１０−１〜１１０−８が形成してあることであり、第２には、Ａｇペーストが溝１１０−１〜１１０−８に沿って半導体ベアチップ実装領域１５の周縁まで円滑に押し拡げられることによって、Ａｇペーストの理論量Ｖ０を越える余分量を従来よりも少なくできるからである。
先ず、Ａｇペーストが押し拡げられるときの状態について説明する。図８は前半を示し、図９は後半を示す。
図８（Ａ），（Ｂ）は、プリント回路基板１０１が水平に固定されており、ポッティング装置（図示せず）によって所定容積のＡｇペーストをダイパッド１０３の中央に供給されて、団子状のＡｇペースト塊１４１が形成された状態を示す。Ａｇペーストの粘度は例えば約３６，０００ｍｐａ・ｓであり、練り状の歯磨き粉程度である。
Ａｇペースト塊１４１のＡｇペーストの容積Ｖ２は、理論上必要とされる量Ｖ０を越える余分量Ｖ１１を従来の場合（Ｖ１０）よりも少なめにしてある。このようにしてもよい理由は、半導体ベアチップ２０の下面の全面に亘るＡｇペースト膜の形成が従来に比べて円滑になされるからである。
半導体ベアチップ２０は、ダイボンディング装置（図示せず）によって支持されて水平の姿勢で、図９（Ｅ），（Ｆ）に示す最終高さＨ０まで下降される。
図８（Ｃ），（Ｄ）は、半導体ベアチップ２０がＨ３にまで下降され、その下面がＡｇペースト塊１４１に接触して、Ａｇペースト塊１４１の押しつぶしを開始したときの状態を示す。半導体ベアチップ２０が以後最終位置Ｈ０まで下降される過程において、Ａｇペースト塊１４１は半導体ベアチップ２０によって押しつぶされ、ダイパッド１０３の上面と半導体ベアチップ２０の下面との間で押し拡げられて、膜状となる。
図９（Ａ），（Ｂ）は、半導体ベアチップ２０がＨ２にまで下降されたときの状態を示す。ここで、Ａｇペーストは、溝１１０−１〜１１０−８内の方が、ダイパッド１０３の表面よりも拡がり易くなっている。このため、ダイパッド１０３の表面では、Ａｇペーストは、押しつぶしに対応して外側にすこし拡がり、溝１１０−１〜１１０−８内では、Ａｇペーストは、ダイパッド１０３の表面の部分よりも早く拡がって、溝１１０−１〜１１０−８の終端１１０−１ｃ〜１１０−８ｃまで到った状態となる。
半導体ベアチップ２０は、図９（Ｃ），（Ｄ）に示すＨ１を経て、図９（Ｅ），（Ｆ）に示す最終高さＨ０まで下降される過程では、ダイパッド１０３の表面のＡｇペーストが外側に押し広げられて膜を形成すると共に、溝１１０−１〜１１０−８の終端側の部分からＡｇペーストが溢れ出て半導体ベアチップ２０の周縁近くの下面側の隙間を埋めて膜を形成し、且つ、半導体ベアチップ２０の周面と接触してフィラー１４０ｂを形成する。特に溝１１０−１〜１１０−８の先端１１０−１ｃ〜１１０−８ｃから溢れ出たＡｇペーストがフィラー１４０ｂを形成する。
このフィラー１４０ｂの部分が、半導体ベアチップ２０の周縁からのはみ出し部１４０ａを形成し、よって、はみ出し部の幅Ｗ２は０．１ｍｍ程度であり、従来に比較して小さい。
上記のように、Ａｇペースト膜１４０は、ダイパッド１０３の中心側から外方向に広がって形成されると共に、ダイパッド１０３の周縁近くの部分からも広がって形成されることになり、半導体ベアチップ２０の下面の全面に亘るＡｇペースト膜１４０は、従来に比較して円滑に形成される。
このように、半導体ベアチップ２０の下面の全面に亘るＡｇペースト膜１４０が円滑に形成されるため、ポッティング装置（図示せず）を適宜調整することによって、Ａｇペースト塊１４１のＡｇペーストの容積Ｖ２については、前記のように、理論上必要とされる量Ｖ０を越える余分量Ｖ１１を従来の場合（Ｖ１０）よりも少なめにしてある。これによって、半導体ベアチップ２０の周縁からはみ出した部分は、上記のフィラー１４０ａだけに留まり、はみ出し部の幅Ｗ２は従来に比較して小さくなる。
なお、前記の溝１１０−１〜１１０−８は、その先端が、半導体ベアチップ実装領域１５よりも外側に達していなくてもよく、半導体ベアチップ実装領域１５の内側であって半導体ベアチップ実装領域１５の縁の近くであってもよい。
また、前記の放射状の溝は、ジグザグ形状の溝でもよい。
また、本発明は、Ａｇペースト以外の接着剤であっても適用が可能である。
図１０は、Ａｇペーストの理論上必要とされる量Ｖ０と、これを越える余分量Ｖ１１との関係を示す。ハッチングで示す断面部分が理論上必要とされる量Ｖ０を決定し、クロスハッチングで示す断面部分が余分量Ｖ１１を決定する。
図１１は、プリント回路基板１０１の製造工程、特に、溝１１０−１〜１１０−８の製造工程を示す。
プリント回路基板１０１は、図１１（Ａ）はプリント回路基板１０１の素材１５０を示す。素材１５０は、エポキシ樹脂であるＦＲ−４製の本体１０２の上下の全面が、Ｃｕ膜１５１，１５２によって覆われている構成である。
素材１５０の表面にレジスト膜を形成し、マスク（図示せず）を当て、露光し、マスクを外して現像し、エッチングし、残っているレジスト膜を除去する。図１１（Ｂ）はこれらの工程が完了したときの状態を示す。マスクは、ダイパッド１０３、端子パッド１０４に加えて、溝１１０−１〜１１０−８に対応するパターンを有する。
よって、ダイパッド本体１５５及び端子パッド本体１５６を形成する工程でもって、溝１１０−１〜１１０−８も形成される。
最後に、Ａｕメッキをして、図１１（Ｃ）に示すようにプリント回路基板１０１が完成する。１５７はＡｕメッキ膜である。
次に、上記ダイパッド１０３の変形例について説明する。
図１２は、第１の変形例になるダイパッド１０３Ａを示す。
ダイパッド１０３Ａは、Ｘ方向に延在する複数の溝２００と、Ｙ方向に延在する複数の溝２０１とが交差して格子状をなすように配置してあり、溝２００と溝２０１とが交差する各点２０２に交差する二つの斜めの短い溝２０３，２０４を有する構成の溝パターンを有する構成である。
溝２００はＡｇペーストをＸ方向に導き、溝２０１はＡｇペーストをＹ方向に導くように機能する。即ち、溝２００，２０１は、Ａｇペーストをダイパッド１０３Ａの周縁側に導くように機能する。溝２０３，２０４は、Ａｇペーストを各点２０２の周囲に導くように機能する。
図１３は、第２の変形例になるダイパッド１０３Ｂを示す。
ダイパッド１０３Ｂは、略円形の凹部２１０と、この凹部２１０の全周に並んで放射状に延びている三角形状の溝部２１１とよりなる溝パターンを有する構成である。
溝部２１１は、Ａｇペーストを外周側に導くように機能する。
図１４は、第３の変形例になるダイパッド１０３Ｃを示す。
ダイパッド１０３Ｂは、微小な凹部２２０が粗密に並んだパターンを有する。微小凹部２２０は、中央部が密に、周囲に行くほど疎に配置してある。
ダイパッド１０３Ｂ上のＡｇペーストの表面張力は、微小凹部２２０の並びが密である領域では小さく、微小凹部２２０の並びが疎となる程に、大きくなる。
よって、半導体ベアチップ２０が実装される過程でＡｇペースト塊がは押しつぶされて押し拡げられるときに、周辺に拡がってくるとＡｇペーストの拡がり具合が遅くなる。この結果、Ａｇペーストの半導体ベアチップ２０の周縁から外側へのはみ出し量が小さく抑えられる。
微小凹部２２０に代えて、微小凸部が並んだ構成でもよい。
微小凹部２２０或いは微小凸部は、前記の溝と同様に、エッチングによって、ダイパッド１０３Ｂの輪郭を形成する工程で、形成される。
図１５（Ａ）、（Ｂ）は、第４の変形例になるダイパッド構造を示す。
ダイパッド構造は、ダイパッド１０３Ｃ自体は、従来と同じであり、このダイパッド１０３Ｃの周囲と端子パッド１０４との間の箇所については、半田レジスト膜を通常よりも厚くして、レジスト製のダム２３０を矩形状に形成した構成である。半田レジスト膜は、プリント回路基板の表面にダイパッド１０３Ｃ及び端子パッド１０４の箇所を除いて塗布されて形成してある膜である。よって、このダム２３０は特別の部材を使用しないで形成してある。
端子パッド１０４はダム２３０の外側に沿って並んでいる。
このダム２３０は、Ａｇペーストの半導体ベアチップ２０の周縁から外側へのはみ出しを制限する。
ダイパッド１０３Ｃを、図７にのように、表面に溝１１０−１〜１１０−８を有する構成としてもよい。
図１６（Ａ）、（Ｂ）は、第５の変形例になるダイパッドを示す。
ダイパッド１０３Ｄは、ビア２４０を有している。ビア２４０の上面は凹部２４０ａとなっており、Ａｇペーストは凹部２４０ａを埋める。
このダイパッド１０３Ｄには、その中心点２４２に関してビア２４０と点対称の箇所に、凹部２４１が形成してある。この凹部２４１は、ビア２４０の上面の凹部２４０ａと同じ形状であり、エッチングによって形成してある。
Ａｇペーストが硬化するときの収縮の程度は、Ａｇペースト膜の厚さに応じて相違し、Ａｇペースト膜が厚いほど大きくなる。よって、上記の凹部２４１が形成されていない場合には、凹部２４０ａの箇所ではＡｇペーストが他の場所よりも大きく収縮し、半導体ベアチップ２０はＸ２側が下がるように傾く虞れがある。
しかし、本発明では、凹部２４１が形成してあるため、図１６（Ｃ）に示すように、凹部２４１の箇所についても、Ａｇペースト膜が凹部２４０ａの箇所と同様に厚く形成され、凹部２４１の箇所でもＡｇペーストが凹部２４０ａの箇所と同様に他の場所よりも大きく収縮し、Ａｇペーストの硬化時に半導体ベアチップ２０に作用する力がバランスして、半導体ベアチップ２０は水平状態を維持する。
ダイパッド１０３Ｄを、図７にのように、表面に溝１１０−１〜１１０−８を追加して有する構成としてもよい。
なお、本発明は、ダイパッドが基板以外のもの、例えばモールド成形物の面に形成されている場合でも適用が可能である。また、本発明は、接着剤の供給をポッティング装置を使用しないで、例えば作業者がシリンジを使用して手作業で行う場合にも適用が可能である。
従来の半導体ベアチップ実装構造を示す図である。 図１中、プリント回路基板を示す図である。 半導体ベアチップを載せるときのＡｇペーストの押し拡がりを説明する図である。 半導体ベアチップを載せてＡｇペーストが膜となったときの状態を示す図である。 本発明の実施例１になる半導体ベアチップ実装構造を示す斜視図である。 （Ａ）は図５の半導体ベアチップ実装構造の平面図、（Ｂ）は（Ａ）中、VIB- VIB断面図である。 図５中のダイパッドを拡大して示す図である。 半導体ベアチップを載せるときのＡｇペーストの押し拡がりを説明する図である。 図８に続く、Ａｇペーストの押し拡がりを説明する図である。 Ａｇペーストの量を説明する図である。 図５中のダイパッドの溝の形成を説明する図である。 第１の変形例になるダイパッドを示す図である。 第２の変形例になるダイパッドを示す図である。 第３の変形例になるダイパッドを示す図である。 第４の変形例になるダイパッドを示す図である。 第５の変形例になるダイパッドを示す図である。
符号の説明
１５ 半導体ベアチップ実装領域
２０ 半導体ベアチップ
１００ 半導体ベアチップ実装構造
１０１ プリント回路基板
１０２ エポキシ製基板本体
１０３、１０３Ａ〜１０３Ｄ ダイパッド
１０４ 端子パッド
１０６ Ａｇペースト塊が供給される領域
１１０−１〜１１０−８ 溝
１１０−１ａ 角状に凹んだ部分
１１０−１ｂ 始端
１１０−１ｃ〜１１０−８ｃ 終端
１３０ ワイヤ
１４０ 硬化したＡｇペースト膜
１４０ａ はみ出し部分
１４０ｂ フィラー
１４１ Ａｇペースト塊
２００、２０１、２０３、２０４ 溝
２１０ 略円形の凹部
２１１ 三角形状の溝部
２２０ 微小な凹部
２３０ レジスト製のダム
２４０ ビア
２４０ａ，２４１ 凹部

Claims (2)

  1. ダイパッドの表面に所定量のペースト状の接着剤を供給し、半導体素子を前記ダイパッド上に載せて前記接着剤を前記半導体素子の下面と前記ダイパッドとの間で押し拡げ、押し拡げられて形成された接着剤膜によって前記半導体素子が前記ダイパッド上に接着してあり、且つ、前記半導体素子と前記ダイパッドの周囲の端子パッドとの間にワイヤが張ってある構成の半導体素子の実装構造において、
    前記ダイパッドは、その表面に、前記ダイパッドの中心側より前記ダイパッドの周縁の方向に延びており、前記ダイパッドの周縁よりも内側の位置を終端とされた溝を、複数有し、
    前記複数の溝は、放射状に並んでおり、
    且つ、各溝は、前記ダイパッドの中心から前記ダイパッドの周縁側を見た場合に末広がりとなる向きの三角形が連なった形状であることを特徴とする半導体素子の実装構造。
  2. 基板本体上に、半導体素子が接着されて実装されるダイパッドと、このダイパッドの近くにワイヤがボンディングされる端子パッドとを有する構成のプリント回路基板において、
    前記ダイパッドは、その表面に、前記ダイパッドの中心側より前記ダイパッドの周縁の方向に延びており、前記ダイパッドの周縁よりも内側の位置を終端とされた溝を、複数有し、
    前記複数の溝は、放射状に並んでおり、
    且つ、各溝は、前記ダイパッドの中心から前記ダイパッドの周縁側を見た場合に末広がりとなる向きの三角形が連なった形状であることを特徴とするプリント回路基板。
JP2006345532A 2006-12-22 2006-12-22 半導体素子の実装構造及びプリント回路基板 Expired - Fee Related JP4757790B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006345532A JP4757790B2 (ja) 2006-12-22 2006-12-22 半導体素子の実装構造及びプリント回路基板
US11/797,883 US7948091B2 (en) 2006-12-22 2007-05-08 Mounting structure for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345532A JP4757790B2 (ja) 2006-12-22 2006-12-22 半導体素子の実装構造及びプリント回路基板

Publications (2)

Publication Number Publication Date
JP2008159742A JP2008159742A (ja) 2008-07-10
JP4757790B2 true JP4757790B2 (ja) 2011-08-24

Family

ID=39541683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006345532A Expired - Fee Related JP4757790B2 (ja) 2006-12-22 2006-12-22 半導体素子の実装構造及びプリント回路基板

Country Status (2)

Country Link
US (1) US7948091B2 (ja)
JP (1) JP4757790B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164475A (ja) * 2008-01-09 2009-07-23 Yamaha Corp マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP5954013B2 (ja) 2012-07-18 2016-07-20 日亜化学工業株式会社 半導体素子実装部材及び半導体装置
TWI539872B (zh) * 2013-01-09 2016-06-21 聯京光電股份有限公司 基板、半導體結構以及其相關製造方法
US9196602B2 (en) * 2013-05-17 2015-11-24 Hong Kong Applied Science and Technology Research Institute Company Limited High power dielectric carrier with accurate die attach layer
US9293395B2 (en) * 2014-03-19 2016-03-22 Freescale Semiconductor, Inc. Lead frame with mold lock structure
JP6858688B2 (ja) * 2017-10-24 2021-04-14 三菱電機株式会社 半導体装置
JP7134763B2 (ja) * 2018-07-23 2022-09-12 キヤノン株式会社 モジュール及びその製造方法
CN113632215A (zh) * 2019-03-26 2021-11-09 罗姆股份有限公司 电子装置以及电子装置的制造方法
FR3094564A1 (fr) * 2019-03-28 2020-10-02 Stmicroelectronics (Grenoble 2) Sas Refroidissement de circuits électroniques

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621264B2 (ja) * 1973-11-14 1981-05-18
JPS5480073A (en) * 1977-12-09 1979-06-26 Hitachi Ltd Lead frame
JPS58170832A (ja) * 1982-03-31 1983-10-07 Aisan Ind Co Ltd 電子制御式燃料噴射の空燃比制御装置
JPS62115752A (ja) * 1985-11-15 1987-05-27 Hitachi Ltd 半導体装置
JPS63153827A (ja) * 1986-12-17 1988-06-27 Nec Corp Ｌｓｉチツプのダイパツド構造
JPS63239967A (ja) * 1987-03-27 1988-10-05 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH01297828A (ja) * 1988-05-25 1989-11-30 Matsushita Electron Corp 半導体装置
JPH03257854A (ja) * 1990-03-07 1991-11-18 Matsushita Electron Corp 半導体装置
JPH04148557A (ja) * 1990-10-11 1992-05-21 Matsushita Electron Corp 半導体製品用リードフレーム
EP0503769B1 (en) * 1991-02-12 1998-12-23 Matsushita Electronics Corporation Lead frame and resin sealed semiconductor device using the same
JP2897479B2 (ja) * 1991-09-20 1999-05-31 富士通株式会社 リードフレーム
JPH05243475A (ja) * 1992-02-27 1993-09-21 Nec Corp 半導体装置のリードフレーム
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0661276A (ja) * 1992-08-06 1994-03-04 Matsushita Electron Corp リードフレーム
US5554286A (en) * 1993-12-27 1996-09-10 Mitsui Engineering & Shipbuilding Co., Ltd. Membrane for liquid mixture separation
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP3389357B2 (ja) * 1994-11-29 2003-03-24 新光電気工業株式会社 半導体チップ搭載用基板
KR100386061B1 (ko) * 1995-10-24 2003-08-21 오끼 덴끼 고오교 가부시끼가이샤 크랙을방지하기위한개량된구조를가지는반도체장치및리이드프레임
JPH09199517A (ja) * 1996-01-23 1997-07-31 Nec Corp 半導体装置
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
JP2001244292A (ja) * 2000-03-01 2001-09-07 Mitsubishi Electric Corp 半導体装置のワイヤボンデイング装置およびワイヤボンデイング方法
JP3403699B2 (ja) * 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP4173346B2 (ja) * 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
MY139795A (en) * 2004-11-09 2009-10-30 Freescale Semiconductor Inc Leadframe for a semiconductor device
US7550828B2 (en) * 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly

Also Published As

Publication number Publication date
US20080150163A1 (en) 2008-06-26
JP2008159742A (ja) 2008-07-10
US7948091B2 (en) 2011-05-24

Similar Documents

Publication Publication Date Title
JP4757790B2 (ja) 半導体素子の実装構造及びプリント回路基板
JP6057190B2 (ja) 半導体要素又はパッケージの製造方法
US6841854B2 (en) Semiconductor device
CN100568498C (zh) 半导体器件及其制造方法
US8304268B2 (en) Fabrication method of semiconductor package structure
US9570381B2 (en) Semiconductor packages and related manufacturing methods
CN102386112B (zh) 半导体器件的制造方法
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US9123629B2 (en) Chip package and method for forming the same
JP5278037B2 (ja) 樹脂封止型半導体装置
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP2006073586A (ja) 半導体装置の製造方法
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
KR20130023432A (ko) 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법
JPH1126648A (ja) 半導体装置およびそのリードフレーム
JP4840305B2 (ja) 半導体装置の製造方法
CN217334014U (zh) 半导体器件
JP2001267452A (ja) 半導体装置
JP2004127962A (ja) 半導体装置の樹脂封止方法
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
CN215008218U (zh) 衬底和包含该衬底的存储器装置
CN101740410B (zh) 芯片封装结构的制程

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees