JP6858688B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6858688B2
JP6858688B2 JP2017205037A JP2017205037A JP6858688B2 JP 6858688 B2 JP6858688 B2 JP 6858688B2 JP 2017205037 A JP2017205037 A JP 2017205037A JP 2017205037 A JP2017205037 A JP 2017205037A JP 6858688 B2 JP6858688 B2 JP 6858688B2
Authority
JP
Japan
Prior art keywords
resist
semiconductor element
opening
protrusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017205037A
Other languages
English (en)
Other versions
JP2019079904A (ja
Inventor
高実 大月
高実 大月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017205037A priority Critical patent/JP6858688B2/ja
Priority to US16/112,818 priority patent/US10615140B2/en
Priority to DE102018217143.2A priority patent/DE102018217143B4/de
Priority to CN201811224425.5A priority patent/CN109698134B/zh
Publication of JP2019079904A publication Critical patent/JP2019079904A/ja
Application granted granted Critical
Publication of JP6858688B2 publication Critical patent/JP6858688B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、金属パターンと半導体素子とをはんだで接合した構造を有する半導体装置に関する。
従来、金属パターンと半導体素子とをはんだで接合した構造を有する半導体装置がある。当該半導体装置では、半導体素子の直下に設けられたはんだが溶融する際に、はんだの厚みを均一に保つことができず、接合後の半導体素子が傾くことがあるという問題があった。
このような問題の対策として、従来、半導体素子が配置される箇所に予めワイヤボンドを設け、当該ワイヤボンドの直径分だけの厚みを確保する方法が提案されている。また、はんだを囲むように設けられたレジストを備える半導体装置が開示されている（例えば、特許文献１参照）。
特開２００６−４９７７７号公報
しかし、ワイヤボンドの直径分だけの厚みを確保する方法は、ワイヤボンドを設けるための工程を追加する必要があり、生産時間および生産コストがかかるなどの問題があった。また、特許文献１では、半導体素子の傾きを抑制することができない。
本発明は、このような問題を解決するためになされたものであり、半導体素子の傾きを抑制することが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、金属パターン上に開口部を有するように設けられたレジストを備え、レジストは開口部内へ突出する突起部を有し、開口部の突起部を除く外形寸法よりも小さい外形寸法である半導体素子と、開口部内に設けられ、金属パターンと半導体素子とを接合するはんだとをさらに備え、レジストは、半導体素子と平面視で重畳し、かつ半導体素子の厚み方向を規制する複数の突起部を有し、半導体素子は、はんだを介して金属パターンと接合する面に少なくとも１つの制御電極パッドを有し、レジストは、少なくとも制御電極パッドの一部と平面視で重畳する突起部を有する。
本発明によれば、半導体装置は、金属パターン上に開口部を有するように設けられたレジストを備え、レジストは開口部内へ突出する突起部を有し、開口部の突起部を除く外形寸法よりも小さい外形寸法である半導体素子と、開口部内に設けられ、金属パターンと半導体素子とを接合するはんだとをさらに備え、レジストは、半導体素子と平面視で重畳し、かつ半導体素子の厚み方向を規制する複数の突起部を有し、半導体素子は、はんだを介して金属パターンと接合する面に少なくとも１つの制御電極パッドを有し、レジストは、少なくとも制御電極パッドの一部と平面視で重畳する突起部を有するため、半導体素子の傾きを抑制することが可能となる。
本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態２による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態３による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態４による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態５による半導体装置の構成の一例を示す断面図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。また、図２は、図１におけるＡ１−Ａ２の断面図である。
図１，２に示すように、絶縁層２上には金属パターン１が設けられている。金属パターン１上には、四角形状の開口部を有するレジスト４が設けられている。レジスト４の厚みは、例えば５０μｍ以下である。半導体素子５は、はんだ３と接合する面に４つの制御電極パッド６を有している。半導体素子５の外形寸法は、レジスト４の開口部の突起部を除く外形寸法よりも小さい。
はんだ３は、レジスト４の開口部内に設けられ、金属パターン１と半導体素子５とを接合する。換言すれば、レジスト４は、はんだ３の濡れ広がりを抑制するように、半導体素子５の直下に設けられたはんだ３の周囲に設けられている。
レジスト４は、開口部内へ突出する複数の突起部を有している。具体的には、レジスト４は、開口部の各辺に１つの突起部を有している。各突起部は、半導体素子５と平面視で重畳し、かつ半導体素子５の厚み方向を規制する。
なお、図１，２の例では、レジスト４が開口部の各辺に１つの突起部を有する場合を示しているが、これに限るものではない。レジスト４は、開口部の各辺に少なくとも１つの突起部を有するようにすればよい。
レジスト４の各突起部と半導体素子５とは、直接接触してもよく、はんだ３を介して接触してもよい。制御電極パッド６は、４つに限らず、少なくとも１つあればよい。
以上のことから、本実施の形態１によれば、レジスト４の突起部が半導体素子５と平面視で重畳し、かつ半導体素子５の厚み方向を規制しているため、半導体素子５がはんだ３の中に沈み込む距離に制限をかけることができる。すなわち、金属パターン１と半導体素子５との厚み方向の距離を、レジスト４の厚み分だけ確保することができため、半導体素子５の傾きを抑制することが可能となる。また、半導体素子５の直下のはんだ３の厚みが均一となるため、半導体素子５で発生した熱を放熱する際の局所的な放熱性の悪化を抑制することができ、長時間の使用によるはんだ３における局所的なクラックの進展などを抑制することができる。
なお、ＳｉＣを用いた半導体素子など、外形寸法が小さい半導体素子は傾きが大きくなる可能性があるため、このような半導体素子を備える半導体装置においてより有効である。
＜実施の形態２＞
図３は、本発明の実施の形態２による半導体装置の構成の一例を示す平面図である。
図３に示すように、本実施の形態２による半導体装置では、レジスト４が開口部の４つ角の各々に突起部を有することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
なお、図３の例では、レジスト４が開口部の４つの角の各々に突起部を有する場合を示しているが、これに限るものではない。レジスト４は、開口部の少なくとも２つの角の各々に突起部を有するようにすればよい。
以上のことから、本実施の形態２によれば、実施の形態１と同様の効果が得られる。また、レジスト４は、開口部の少なくとも２つの角の各々に突起部を有しているため、半導体素子５で発生した熱を放熱しやすい構造となる。すなわち、本実施の形態２による半導体装置は、実施の形態１による半導体装置よりも放熱性能が優れた構造となる。
なお、上記では、レジスト４が開口部の少なくとも２つの角の各々に突起部を有する半導体装置の構造について説明したが、これに限るものではない。本実施の形態２による半導体装置の構造は、例えば、図１，２に示す実施の形態１による半導体装置の構造と、図３に示す実施の形態２による半導体装置の構造とを任意に組み合わせた構造であってもよい。
＜実施の形態３＞
図４は、本発明の実施の形態３による半導体装置の構成の一例を示す平面図である。
図４に示すように、本実施の形態３による半導体装置では、レジスト４の突起部が開口部の内側の角を面取りした形状であることを特徴としている。その他の構成は、実施の形態２と同様であるため、ここでは説明を省略する。
以上のことから、本実施の形態３によれば、実施の形態１と同様の効果が得られる。また、レジスト４の突起部は、開口部の内側の角を面取りした形状であるため、平面視において突起部と半導体素子５とが重畳する面積が小さくなる。これにより、本実施の形態３による半導体装置は、実施の形態２による半導体装置よりも放熱性能に優れた構造となる。
＜実施の形態４＞
図５は、本発明の実施の形態４による半導体装置の構成の一例を示す平面図である。
図５に示すように、本実施の形態４による半導体装置では、レジスト４が少なくとも制御電極パッド６と平面視で重畳する突起部を有することを特徴としている。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
なお、図５の例では、レジスト４が制御電極パッド６と平面視で重畳する２つの突起部を有する場合を示しているが、これに限るものではない。制御電極パッド６と平面視で重畳する突起部は、少なくとも１つあればよい。
以上のことから、本実施の形態４によれば、実施の形態１と同様の効果が得られる。また、レジスト４は、半導体素子５の動作時にほとんど熱を発生しない制御電極パッド６と平面視で重畳する突起部を有しているため、半導体素子５で発生した熱を放熱しやすい構造となる。すなわち、本実施の形態４による半導体装置は、実施の形態１〜３による半導体装置よりも放熱性能が優れた構造となる。
なお、上記では、レジスト４が少なくとも制御電極パッド６と平面視で重畳する突起部を有する半導体装置の構造について説明したが、これに限るものではない。本実施の形態４による半導体装置の構造は、例えば、図１，２に示す実施の形態１による半導体装置の構造と、図３に示す実施の形態２による半導体装置の構造と、図４に示す実施の形態３による半導体装置の構造とを任意に組み合わせた構造であってもよい。
＜実施の形態５＞
図６は、本発明の実施の形態５による半導体装置の構成の一例を示す断面図である。
図６に示すように、半導体素子５は、発熱領域７と、当該発熱領域７を平面視で囲む非発熱領域８とを有している。レジスト４は、半導体素子５の非発熱領域８と平面視で重畳する突起部を有している。その他の構成は、実施の形態１と同様であるため、ここでは説明を省略する。
レジスト４の突起部が突出する方向において、突起部と非発熱領域８とが平面視で重畳する距離Ｔは、非発熱領域８の距離Ｌよりも短い。特に、発熱領域７で発生した熱が当該発熱領域７から４５°で広がっていくと仮定した場合、突起部と非発熱領域８とが平面視で重畳する距離Ｔは、０＜Ｔ≦Ｌ−ｄの関係を満足する。ここで、ｄは、半導体素子５の直下のはんだ３の厚みである。
以上のことから、本実施の形態５によれば、実施の形態１と同様の効果が得られる。また、レジスト４の突起部が突出する方向において、突起部と非発熱領域８とが平面視で重畳する距離を制限することによって、半導体素子５で発生した熱を放熱しやすい構造となる。すなわち、本実施の形態５による半導体装置は、実施の形態１〜４による半導体装置よりも放熱性能が優れた構造となる。
なお、上記では、実施の形態１を元に説明したが、これに限るものではない。本実施の形態５による半導体装置の構造は、例えば、図１，２に示す実施の形態１による半導体装置の構造と、図３に示す実施の形態２による半導体装置の構造と、図４に示す実施の形態３による半導体装置の構造と、図５に示す実施の形態４による半導体装置の構造とを任意に組み合わせた構造であってもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 金属パターン、２ 絶縁層、３ はんだ、４ レジスト、５ 半導体素子、６ 制御電極パッド。

Claims (6)

  1. 金属パターン上に開口部を有するように設けられたレジストを備え、
    前記レジストは、前記開口部内へ突出する突起部を有し、
    前記開口部の前記突起部を除く外形寸法よりも小さい外形寸法である半導体素子と、
    前記開口部内に設けられ、前記金属パターンと前記半導体素子とを接合するはんだと、
    をさらに備え、
    前記レジストは、前記半導体素子と平面視で重畳し、かつ前記半導体素子の厚み方向を規制する複数の前記突起部を有し、
    前記半導体素子は、前記はんだを介して前記金属パターンと接合する面に少なくとも１つの制御電極パッドを有し、
    前記レジストは、少なくとも前記制御電極パッドの一部と平面視で重畳する前記突起部を有することを特徴とする、半導体装置。
  2. 金属パターン上に開口部を有するように設けられたレジストを備え、
    前記レジストは、前記開口部内へ突出する突起部を有し、
    前記開口部の前記突起部を除く外形寸法よりも小さい外形寸法である半導体素子と、
    前記開口部内に設けられ、前記金属パターンと前記半導体素子とを接合するはんだと、
    をさらに備え、
    前記レジストは、前記半導体素子と平面視で重畳し、かつ前記半導体素子の厚み方向を規制する複数の前記突起部を有し、
    前記半導体素子は、発熱領域と、当該発熱領域を囲む非発熱領域とを有し、
    前記レジストは、前記非発熱領域と平面視で重畳する前記突起部を有し、
    前記突起部が突出する方向において、前記突起部と前記非発熱領域とが平面視で重畳する距離は、前記非発熱領域の距離よりも短いことを特徴とする、半導体装置。
  3. 前記開口部は、四角形状であり、
    前記レジストは、前記開口部の各辺に少なくとも１つの前記突起部を有することを特徴とする、請求項１または２に記載の半導体装置。
  4. 前記開口部は、四角形状であり、
    前記レジストは、前記開口部の少なくとも２つの角の各々に前記突起部を有することを特徴とする、請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記突起部は、前記開口部の内側の角を面取りした形状であることを特徴とする、請求項４に記載の半導体装置。
  6. 前記半導体素子は、発熱領域と、当該発熱領域を囲む非発熱領域とを有し、
    前記レジストは、前記非発熱領域と平面視で重畳する前記突起部を有し、
    前記突起部が突出する方向において、前記突起部と前記非発熱領域とが平面視で重畳する距離は、前記非発熱領域の距離よりも短いことを特徴とする、請求項１に記載の半導体装置。
JP2017205037A 2017-10-24 2017-10-24 半導体装置 Active JP6858688B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017205037A JP6858688B2 (ja) 2017-10-24 2017-10-24 半導体装置
US16/112,818 US10615140B2 (en) 2017-10-24 2018-08-27 Semiconductor device suppressing an inclination of a semiconductor element after solder bonding
DE102018217143.2A DE102018217143B4 (de) 2017-10-24 2018-10-08 Halbleitervorrichtung
CN201811224425.5A CN109698134B (zh) 2017-10-24 2018-10-19 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017205037A JP6858688B2 (ja) 2017-10-24 2017-10-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2019079904A JP2019079904A (ja) 2019-05-23
JP6858688B2 true JP6858688B2 (ja) 2021-04-14

Family

ID=65996647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017205037A Active JP6858688B2 (ja) 2017-10-24 2017-10-24 半導体装置

Country Status (4)

Country Link
US (1) US10615140B2 (ja)
JP (1) JP6858688B2 (ja)
CN (1) CN109698134B (ja)
DE (1) DE102018217143B4 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4126913A1 (de) 1991-08-14 1993-02-18 Siemens Ag Verfahren zum beloten und montieren von leiterplatten mit bauelementen
JP2006049777A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置
KR20080013865A (ko) * 2005-06-06 2008-02-13 로무 가부시키가이샤 반도체 장치, 기판 및 반도체 장치의 제조 방법
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
KR101854063B1 (ko) * 2014-03-06 2018-05-02 미쓰비시덴키 가부시키가이샤 반도체 장치, 및 그 시험 방법
KR102434437B1 (ko) * 2015-09-17 2022-08-19 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN109698134A (zh) 2019-04-30
JP2019079904A (ja) 2019-05-23
US10615140B2 (en) 2020-04-07
CN109698134B (zh) 2023-02-17
DE102018217143B4 (de) 2023-02-09
US20190123011A1 (en) 2019-04-25
DE102018217143A1 (de) 2019-04-25

Similar Documents

Publication Publication Date Title
JP6305127B2 (ja) 半導体レーザ光源
JP2015128194A (ja) 半導体装置
JP2009070907A (ja) 半導体装置
JP6834815B2 (ja) 半導体モジュール
JP6858688B2 (ja) 半導体装置
WO2014141399A1 (ja) 半導体装置
JP6910553B2 (ja) 半導体装置
JP2015088653A (ja) 半導体装置
JP2007012725A (ja) 半導体装置
JP6421859B2 (ja) 半導体装置
JP2010118575A (ja) 半導体装置及び半導体装置の製造方法
JP6252412B2 (ja) 半導体装置
JP7200899B2 (ja) 半導体装置および半導体装置の製造方法
JP6835244B2 (ja) 半導体装置
WO2021075016A1 (ja) 半導体装置および半導体装置の製造方法
TWI625833B (zh) 封裝結構
WO2018096656A1 (ja) 半導体装置
WO2017119082A1 (ja) 半導体デバイスの載置台及び車載装置
JP5672784B2 (ja) 半導体装置
JP5256159B2 (ja) 半導体パッケージ
JP2011077215A (ja) 半導体パッケージ
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JP2010067711A (ja) 半導体装置及びその製造方法
JP2006339631A (ja) 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210324

R150 Certificate of patent or registration of utility model

Ref document number: 6858688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250