JP6421859B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6421859B2 JP6421859B2 JP2017196550A JP2017196550A JP6421859B2 JP 6421859 B2 JP6421859 B2 JP 6421859B2 JP 2017196550 A JP2017196550 A JP 2017196550A JP 2017196550 A JP2017196550 A JP 2017196550A JP 6421859 B2 JP6421859 B2 JP 6421859B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- metal support
- pressing portion
- case
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 105
- 239000000758 substrate Substances 0.000 claims description 116
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 238000003825 pressing Methods 0.000 claims description 58
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 12
- 239000000919 ceramic Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 238000006073 displacement reaction Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 239000004519 grease Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本願の発明に係る他の半導体装置は、絶縁基板と、該絶縁基板の上面に固定された半導体素子と、該半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、端部が該包囲部に固定され、該絶縁基板の上に位置する金属支持体と、該絶縁基板が上に凸に反らないように、該金属支持体から下方に伸びる押さえ部と、該絶縁基板と該ケースを接着する接着剤と、を備え、該ケースは該包囲部につながり該絶縁基板の上方に伸びる延伸部を有し、該金属支持体は該延伸部の上に乗せられ、該押さえ部は該延伸部とつながる該ケースの一部であり、該金属支持体は凹部を有し、該押さえ部の上部で該延伸部の樹脂が該凹部を満たし、該金属支持体を該半導体素子の電極として用いたことを特徴とする。
図1は、本発明の実施の形態1に係る半導体装置10の断面図である。半導体装置10は絶縁基板12を備えている。絶縁基板12は、セラミック基板14、セラミック基板14の上面側に形成された金属パターン16、及びセラミック基板14の下面側に形成された金属膜18を備えている。金属パターン16と金属膜18は例えばアルミで形成されている。このように、絶縁基板12は、セラミック基板14の両面にアルミを形成した構成である。
図5は、本発明の実施の形態2に係る半導体装置の断面図である。この半導体装置は、押さえ部30Eと押さえ部30Fを備えている。押さえ部30Eと押さえ部30Fが絶縁基板12に接することで、絶縁基板12が上に凸に反ることを防止する。このように、押さえ部を複数備えることで絶縁基板12が上に凸に反ることを確実に防止できる。
図6は、本発明の実施の形態3に係る半導体装置の断面図である。押さえ部60は、例えばゴムなどの弾性体で形成されている。押さえ部60はケース30とは別部材である。押さえ部60により絶縁基板12が上に凸に反ることを抑制できる。また、絶縁基板12を上に凸に反らせる力が非常に強い場合、押さえ部により絶縁基板の変位を完全に防止してしまうと、絶縁基板のクラックの原因となる。しかし、弾性体により絶縁基板の僅かな反りを許容することで、クラックを防止できる。
図7は、本発明の実施の形態4に係る半導体装置の断面図である。絶縁基板12は、押さえ部30Cにより下方に押圧されることで下に凸に反っている。また、絶縁基板12の下面はケース30の下面よりも下に位置している。
図10は、本発明の実施の形態5に係る半導体装置の断面図である。金属支持体40は凹部40Aを有している。そして、凹部40Aはケース30の樹脂30Gで満たされている。樹脂30Gはインサート成形で形成できる。凹部40Aに樹脂30Gを満たすことで、金属支持体40とケース30の接合面積を増やすことができるので、押さえ部30Cの剛性を高めることができる。よって、絶縁基板12が上に凸に反ることを確実に防止できる。
図11は、本発明の実施の形態6に係る半導体装置の断面図である。絶縁基板12は接着剤32のみを介して包囲部30Aと接している。そのため、絶縁基板12と包囲部30Aは直接接触していない。絶縁基板12の外周部がケース30よりもヤング率の小さい接着剤32のみと接することで、絶縁基板12の変位の応力が緩和され絶縁基板12が割れにくくなる。
図12は、本発明の実施の形態7に係る半導体装置の断面図である。この半導体装置は、金属支持体40に接続された電極80を備えている。また、金属支持体40と電極80を同一部材で形成しても良い。そして、金属支持体40はワイヤ82、84により半導体素子22に接続されている。そのため、金属支持体40は、押さえ部30Cを固定する機能に加えて、半導体素子22の電極としての機能も有する。従って、半導体装置内における部品の実装密度を高め半導体装置内部の空間を効率的に利用できる。これは、半導体装置の小型化に寄与する。
図13は、本発明の実施の形態8に係る半導体装置の断面図である。押さえ部90は金属支持体40と一体的に金属で形成されている。そして、押さえ部90は、はんだ92により半導体素子22の電極に固定されている。従って、電極80と半導体素子22をワイヤなどで接続する必要がないので、製造コストを低減できる。なお、更に製造コストを低減するために、電極80、金属支持体40、及び押さえ部90を一体的に金属で形成しても良い。
図14は、本発明の実施の形態9に係る半導体装置の断面図である。押さえ部90は金属支持体40と一体的に金属で形成されている。そして、押さえ部90は、半導体素子22の裏面電極と電気的に接続された金属パターン16に固定されている。押さえ部90の応力、絶縁基板12が上に凸に反ろうとする力、又はこれら両方の力により、はんだを用いることなく、押さえ部90と金属パターン16が接触している。押さえ部90と金属パターン16の固定を確実にするためにはんだを用いてもよい。
Claims (11)
- 絶縁基板と、
前記絶縁基板の上面に固定された半導体素子と、
前記半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、
端部が前記包囲部に固定され、前記絶縁基板の上に位置する金属支持体と、
前記絶縁基板が上に凸に反らないように、前記金属支持体から下方に伸びる押さえ部と、
前記絶縁基板と前記ケースを接着する接着剤と、を備え、
前記絶縁基板は、前記金属支持体の復元力が付与された前記押さえ部により下方に押圧されることで下に凸に反り、
前記絶縁基板の下面は前記ケースの下面よりも下に位置し、
前記金属支持体を前記半導体素子の電極として用いたことを特徴とする半導体装置。 - 前記押さえ部を複数備えたことを特徴とする請求項1に記載の半導体装置。
- 前記押さえ部を弾性体で形成したことを特徴とする請求項1に記載の半導体装置。
- 前記金属支持体は銅で形成され、
前記樹脂はPPS樹脂であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。 - 前記絶縁基板は前記接着剤のみを介して前記包囲部と接したことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記押さえ部は前記金属支持体と一体的に金属で形成され、
前記押さえ部は前記半導体素子の電極に固定されたことを特徴とする請求項1に記載の半導体装置。 - 前記押さえ部は前記金属支持体と一体的に金属で形成され、
前記絶縁基板は、セラミック基板と、前記セラミック基板の上面側に形成された金属パターンを有し、
前記押さえ部は前記金属パターンに固定されたことを特徴とする請求項1に記載の半導体装置。 - 絶縁基板と、
前記絶縁基板の上面に固定された半導体素子と、
前記半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、
端部が前記包囲部に固定され、前記絶縁基板の上に位置する金属支持体と、
前記絶縁基板が上に凸に反らないように、前記金属支持体から下方に伸びる押さえ部と、
前記絶縁基板と前記ケースを接着する接着剤と、を備え、
前記ケースは前記包囲部につながり前記絶縁基板の上方に伸びる延伸部を有し、
前記金属支持体は前記延伸部の上に乗せられ、
前記押さえ部は前記延伸部とつながる前記ケースの一部であり、
前記金属支持体は凹部を有し、
前記押さえ部の上部で前記延伸部の樹脂が前記凹部を満たし、
前記金属支持体を前記半導体素子の電極として用いたことを特徴とする半導体装置。 - 前記絶縁基板は、セラミック基板の両面にアルミを形成した構成であることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
- 前記半導体素子は、ワイドバンドギャップ半導体によって形成されたことを特徴とする請求項1〜9のいずれか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項10に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017196550A JP6421859B2 (ja) | 2017-10-10 | 2017-10-10 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017196550A JP6421859B2 (ja) | 2017-10-10 | 2017-10-10 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013226712A Division JP6480098B2 (ja) | 2013-10-31 | 2013-10-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228811A JP2017228811A (ja) | 2017-12-28 |
JP6421859B2 true JP6421859B2 (ja) | 2018-11-14 |
Family
ID=60891931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017196550A Active JP6421859B2 (ja) | 2017-10-10 | 2017-10-10 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6421859B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020121680A1 (ja) | 2018-12-10 | 2020-06-18 | 富士電機株式会社 | 半導体装置 |
US20230115289A1 (en) * | 2020-05-14 | 2023-04-13 | Mitsubishi Electric Corporation | Semiconductor device, and method of manufacturing semiconductor device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3519299B2 (ja) * | 1999-01-06 | 2004-04-12 | 芝府エンジニアリング株式会社 | 半導体装置 |
US6218730B1 (en) * | 1999-01-06 | 2001-04-17 | International Business Machines Corporation | Apparatus for controlling thermal interface gap distance |
JP2003303933A (ja) * | 2002-04-12 | 2003-10-24 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2004179584A (ja) * | 2002-11-29 | 2004-06-24 | Toyo Jushi Kk | トランジスタパッケージ及びその製造方法 |
JP2005252001A (ja) * | 2004-03-04 | 2005-09-15 | Toshiba Corp | モジュール型半導体装置 |
DE102006006425B4 (de) * | 2006-02-13 | 2009-06-10 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul in Druckkontaktausführung |
JP2008244394A (ja) * | 2007-03-29 | 2008-10-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
US7944033B2 (en) * | 2007-10-18 | 2011-05-17 | Infineon Technologies Ag | Power semiconductor module |
DE102009002191B4 (de) * | 2009-04-03 | 2012-07-12 | Infineon Technologies Ag | Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung |
DE102009026558B3 (de) * | 2009-05-28 | 2010-12-02 | Infineon Technologies Ag | Leistungshalbleitermodul mit beweglich gelagerten Schaltungsträgern und Verfahren zur Herstellung eines solchen Leistungshalbleitermoduls |
DE102009046258B3 (de) * | 2009-10-30 | 2011-07-07 | Infineon Technologies AG, 85579 | Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls |
JP5450192B2 (ja) * | 2010-03-24 | 2014-03-26 | 日立オートモティブシステムズ株式会社 | パワーモジュールとその製造方法 |
CN102823131B (zh) * | 2010-04-27 | 2015-11-25 | 京瓷株式会社 | 弹性波装置及其制造方法 |
JP5669657B2 (ja) * | 2011-04-11 | 2015-02-12 | 三菱電機株式会社 | 半導体装置 |
JP5665729B2 (ja) * | 2011-12-27 | 2015-02-04 | 三菱電機株式会社 | 電力用半導体装置 |
JP2013226712A (ja) * | 2012-04-25 | 2013-11-07 | Kokuyo S&T Co Ltd | 綴じ具及びファイル |
-
2017
- 2017-10-10 JP JP2017196550A patent/JP6421859B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228811A (ja) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6323325B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP6480098B2 (ja) | 半導体装置 | |
US6650006B2 (en) | Semiconductor package with stacked chips | |
WO2017175612A1 (ja) | パワーモジュール、パワー半導体装置及びパワーモジュール製造方法 | |
JP6743916B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6768612B2 (ja) | 半導体装置 | |
TW201640629A (zh) | 半導體裝置 | |
JP6548146B2 (ja) | 回路構成体 | |
JP7247574B2 (ja) | 半導体装置 | |
JP6421859B2 (ja) | 半導体装置 | |
JP2008141140A (ja) | 半導体装置 | |
JP2010050395A (ja) | 半導体装置およびその製造方法 | |
JP2015090965A (ja) | 半導体装置 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP6766744B2 (ja) | 半導体モジュール | |
JPWO2018150553A1 (ja) | 電子装置 | |
JP6907670B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5693395B2 (ja) | 半導体装置 | |
JP2008211168A (ja) | 半導体装置および半導体モジュール | |
JP4994025B2 (ja) | 樹脂封止型電子機器 | |
JP2006294729A (ja) | 半導体装置 | |
JP2007027261A (ja) | パワーモジュール | |
JP7183609B2 (ja) | 半導体装置 | |
JP2013258303A (ja) | ヒートスプレッダ、半導体装置、及びその製造方法 | |
JP5062189B2 (ja) | 半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20180619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6421859 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |