JP2017228811A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017228811A
JP2017228811A JP2017196550A JP2017196550A JP2017228811A JP 2017228811 A JP2017228811 A JP 2017228811A JP 2017196550 A JP2017196550 A JP 2017196550A JP 2017196550 A JP2017196550 A JP 2017196550A JP 2017228811 A JP2017228811 A JP 2017228811A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor device
metal support
case
pressing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017196550A
Other languages
English (en)
Other versions
JP6421859B2 (ja
Inventor
高橋 卓也
Takuya Takahashi
卓也 高橋
義貴 大坪
Yoshitaka Otsubo
義貴 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017196550A priority Critical patent/JP6421859B2/ja
Publication of JP2017228811A publication Critical patent/JP2017228811A/ja
Application granted granted Critical
Publication of JP6421859B2 publication Critical patent/JP6421859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明は、絶縁基板が上に凸に反ることを抑制できる半導体装置を提供すること
を目的とする。
【解決手段】本願の発明に係る半導体装置は、絶縁基板と、該絶縁基板の上面に固定された半導体素子と、該半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、端部が該包囲部に固定され、該絶縁基板の上に位置する金属支持体と、該絶縁基板が上に凸に反らないように、該金属支持体から下方に伸びる押さえ部と、該絶縁基板と該ケースを接着する接着剤と、を備え、該絶縁基板は、該金属支持体の復元力が付与された該押さえ部により下方に押圧されることで下に凸に反り、該絶縁基板の下面は該ケースの下面よりも下に位置し、該金属支持体を該半導体素子の電極として用いたことを特徴とする。
【選択図】図1

Description

本発明は、例えば大電流の制御などに用いられる半導体装置に関する。
特許文献1には、ベース板を有しないベースレス構造の半導体装置が開示されている。この半導体装置は、絶縁基板を接着剤でケースに固定するものである。
特開平7−326711号公報
ベースレス構造の半導体装置は、ベース板がないので剛性が低い。そのため、ねじ締めなどにより半導体装置をヒートシンクに固定する際に絶縁基板に力が及ぼされ、絶縁基板が上に凸に反ることがある。絶縁基板が上に凸に反ると絶縁基板にクラックが生じたり、絶縁基板とヒートシンクとの間の熱抵抗が増加したりする問題があった。
本発明は、上述のような課題を解決するためになされたもので、絶縁基板が上に凸に反ることを抑制できる半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、絶縁基板と、該絶縁基板の上面に固定された半導体素子と、該半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、端部が該包囲部に固定され、該絶縁基板の上に位置する金属支持体と、該絶縁基板が上に凸に反らないように、該金属支持体から下方に伸びる押さえ部と、該絶縁基板と該ケースを接着する接着剤と、を備え、該絶縁基板は、該金属支持体の復元力が付与された該押さえ部により下方に押圧されることで下に凸に反り、該絶縁基板の下面は該ケースの下面よりも下に位置し、該金属支持体を該半導体素子の電極として用いたことを特徴とする。
本願の発明に係る他の半導体装置は、絶縁基板と、該絶縁基板の上面に固定された半導体素子と、該半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、端部が該包囲部に固定され、該絶縁基板の上に位置する金属支持体と、該絶縁基板が上に凸に反らないように、該金属支持体から下方に伸びる押さえ部と、該絶縁基板と該ケースを接着する接着剤と、を備え、該ケースは該包囲部につながり該絶縁基板の上方に伸びる延伸部を有し、該金属支持体は該延伸部の上に乗せられ、該押さえ部は該延伸部とつながる該ケースの一部であり、該金属支持体は凹部を有し、該押さえ部の上部で該延伸部の樹脂が該凹部を満たし、該金属支持体を該半導体素子の電極として用いたことを特徴とする。
本発明によれば、押さえ部が絶縁基板の上方への変位を阻止するので、絶縁基板が上に凸に反ることを抑制できる。
本発明の実施の形態1に係る半導体装置の断面図である。 半導体装置の平面図である。 金属支持体等の斜視図である。 半導体装置をヒートシンクに固定することを示す図である。 本発明の実施の形態2に係る半導体装置の断面図である。 本発明の実施の形態3に係る半導体装置の断面図である。 本発明の実施の形態4に係る半導体装置の断面図である。 半導体装置の一部断面図である。 接着剤を熱硬化させる工程を説明する図である。 本発明の実施の形態5に係る半導体装置の断面図である。 本発明の実施の形態6に係る半導体装置の断面図である。 本発明の実施の形態7に係る半導体装置の断面図である。 本発明の実施の形態8に係る半導体装置の断面図である。 本発明の実施の形態9に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置10の断面図である。半導体装置10は絶縁基板12を備えている。絶縁基板12は、セラミック基板14、セラミック基板14の上面側に形成された金属パターン16、及びセラミック基板14の下面側に形成された金属膜18を備えている。金属パターン16と金属膜18は例えばアルミで形成されている。このように、絶縁基板12は、セラミック基板14の両面にアルミを形成した構成である。
絶縁基板12の上面には、はんだ20によって、半導体素子22が固定されている。半導体素子22は、IGBT(Insulated Gate Bipolar Transistor)又はダイオードなどであるが、特にこれらに限定されない。
半導体装置10は、例えばPPS樹脂(ポリフェニレンサルファイド樹脂)で形成されたケース30を備えている。ケース30は、包囲部30A、延伸部30B、及び押さえ部30Cを備えている。包囲部30Aは半導体素子22を囲む部分である。延伸部30Bは、包囲部30Aから絶縁基板12の上方に伸びる部分である。押さえ部30Cは、絶縁基板12が上に凸に反らないように、絶縁基板12の上方から絶縁基板12の中央部を押さえる部分である。
延伸部30Bには金属支持体40が乗せられている。金属支持体40は棒状の銅で形成されている。金属支持体40の端部は、例えばインサート成形により、包囲部30Aに固定されている。つまり、金属支持体40の端部は包囲部30Aに埋め込まれている。この金属支持体40は、絶縁基板12の上に位置している。
図2は、半導体装置10の平面図である。ケース30の包囲部30Aの四隅には貫通孔30Dが形成されている。そして、金属支持体40は絶縁基板12の中央部を横断するように設けられている。押さえ部30Cの位置は、破線で示されているとおり、絶縁基板12の中央の直上である。
図3は、金属支持体40等の斜視図である。金属支持体40は、延伸部30B及び押さえ部30Cの直上に位置している。押さえ部30Cは金属支持体40から下方に伸びているので、押さえ部30Cの上方への変位は金属支持体40によって抑制されている。
図1の説明に戻る。絶縁基板12とケース30は接着剤32で接着されている。具体的には、ケース30の包囲部30Aの側面30aとセラミック基板14が接着剤32で接着されている。また、ケース30の段差部30bにセラミック基板14の端部が接触している。
図4は、半導体装置10をヒートシンク50に固定することを示す図である。ヒートシンク50の表面には放熱グリス52が塗布されている。また、ヒートシンク50にはねじ穴50Aが形成されている。貫通孔30Dを通したねじ54をヒートシンク50のねじ穴50Aに締める。これにより、放熱グリス52を介して、金属膜18とヒートシンク50を接触させる。本発明の実施の形態1に係る半導体装置10は、上記のとおり、ヒートシンク50に固定される。
半導体装置10をヒートシンク50に取り付ける際のねじ締めによりケース30が歪むと、絶縁基板12が上に凸に反るおそれがある。しかしながら、本発明の実施の形態1に係る半導体装置10では、押さえ部30Cが絶縁基板12の中央部を下方に押さえつけるので、絶縁基板12が上に凸に反ることを抑制できる。しかも、押さえ部30Cの上には金属支持体40があるので、押さえ部30Cが絶縁基板12に押されて上方に変位することはない。従って、絶縁基板12が上に凸に反ることを確実に防止できる。
また、半導体装置10を構成する部材間には線膨張係数差が存在する。そのため、パワーサイクルなどの温度変化により、絶縁基板が上下方向に変位すると、はんだに引張応力を及ぼすと考えられる。はんだに引張応力が及ぼされると、はんだにクラックが入るおそれがある。しかしながら、本発明の実施の形態1に係る半導体装置10は、押さえ部30Cにより絶縁基板12の変位を抑制するため、はんだ20のクラックを防止できる。さらに、絶縁基板12の変位抑制により、放熱グリス52などの放熱材が絶縁基板12とヒートシンク50の間から押し出されるポンピングアウトを抑制することができる。
本発明の実施の形態1に係る金属支持体40は銅で形成され、ケース30はPPS樹脂で形成されているので、金属支持体40とケース30の熱膨張係数はほぼ等しい。従って、金属支持体40とケース30の熱膨張係数の差により両者が変形することを回避できるので、上記の効果を確実に得ることができる。
ところで、絶縁基板12の金属パターン16と金属膜18はアルミで形成されているので、これらを銅で形成した場合などと比較して、絶縁基板12の剛性は低い。剛性の低い絶縁基板12の反りは、押さえ部30C及び金属支持体40の剛性を高めることなく容易に抑制できる。従って、押さえ部30Cと金属支持体40の材料として剛性の低い材料を採用できるので、材料選択の幅が広がる。また、押さえ部30Cと金属支持体40の厚さ又は幅を小さくして、コスト削減することもできる。
金属支持体40の形状は、絶縁基板12が上に凸に反ることを防止できれば、特に限定されない。例えば、金属支持体として平板を用いても良い。また、金属支持体を十字型に形成して、金属支持体の4つの端部を包囲部30Aに固定してもよい。この場合、十字型の金属支持体のクロスする部分を押さえ部の直上に位置させると、押さえ部の変位抑制効果を高めることができる。
押さえ部30Cは絶縁基板12に接触することが好ましいが、押さえ部30Cと絶縁基板12の間に僅かな隙間があっても、絶縁基板12が大きく上に凸に反ることを抑制できる。従って、押さえ部30Cと絶縁基板12は接触させなくてもよい。
半導体素子22は珪素で形成されることが多いが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。ワイドバンドギャップ半導体で形成した半導体素子22は、珪素で形成した半導体素子よりも、高電流密度で発熱量が大きい。この場合、絶縁基板12が大きく反ることが懸念されるが、本発明の実施の形態1に係る半導体装置10では、押さえ部30Cにより絶縁基板12の反りを抑制できる。その他、本発明の特徴を失わない範囲で様々な変形が可能である。なお、これらの変形は以下の実施の形態に係る半導体装置にも応用できる。
以下の実施の形態に係る半導体装置については、実施の形態1に係る半導体装置10と共通点が多いので、半導体装置10との相違点を中心に説明する。
実施の形態2.
図5は、本発明の実施の形態2に係る半導体装置の断面図である。この半導体装置は、押さえ部30Eと押さえ部30Fを備えている。押さえ部30Eと押さえ部30Fが絶縁基板12に接することで、絶縁基板12が上に凸に反ることを防止する。このように、押さえ部を複数備えることで絶縁基板12が上に凸に反ることを確実に防止できる。
ところで、絶縁基板が反るとき絶縁基板は中央部で変位量が最大となる。そのため、実施の形態1では押さえ部30Cで絶縁基板12の中央部を押さえた。しかしながら、絶縁基板の反りを抑制できる限り、実施の形態2に係る押さえ部30E、30Fのように絶縁基板12の非中央部を押さえてもよい。また、押さえ部の数は特に限定されない。
実施の形態3.
図6は、本発明の実施の形態3に係る半導体装置の断面図である。押さえ部60は、例えばゴムなどの弾性体で形成されている。押さえ部60はケース30とは別部材である。押さえ部60により絶縁基板12が上に凸に反ることを抑制できる。また、絶縁基板12を上に凸に反らせる力が非常に強い場合、押さえ部により絶縁基板の変位を完全に防止してしまうと、絶縁基板のクラックの原因となる。しかし、弾性体により絶縁基板の僅かな反りを許容することで、クラックを防止できる。
実施の形態4.
図7は、本発明の実施の形態4に係る半導体装置の断面図である。絶縁基板12は、押さえ部30Cにより下方に押圧されることで下に凸に反っている。また、絶縁基板12の下面はケース30の下面よりも下に位置している。
本発明の実施の形態4に係る半導体装置の製造方法を説明する。図8は、絶縁基板12とケース30を接着する前の半導体装置の一部断面図である。接着剤32は塗布されているだけで、熱硬化前である。絶縁基板12の下面はケース30の下面よりも距離yだけ下に位置している。
接着剤32を熱硬化させる工程について、図9を参照しつつ説明する。この工程では、ねじ穴70Aを有するキュアベース板70を利用する。まず、ねじ72をケース30の貫通孔30Dに通しねじ穴70Aに締めることで、半導体装置をキュアベース板70に固定する。このとき、絶縁基板12の下面とケース30の下面が同じ高さとなるため、金属支持体40が上に凸に反る。
次いで、キュアベース板70から絶縁基板12に熱供給して、接着剤32を熱硬化させる。こうして、絶縁基板12とケース30を接着する。次いで、ねじ72を緩めて半導体装置をキュアベース板70から取り出すと、弾性を有する金属支持体40の復元力により押さえ部30Cが下方に変位する。そして押さえ部30Cにより絶縁基板12が下方に押圧され、絶縁基板12が下に凸に反る。
ここで、絶縁基板が上に凸に反ると、絶縁基板とヒートシンクの接触面積が少なくなるので、熱抵抗が悪化する。しかし、本発明の実施の形態4に係る半導体装置は、押さえ部30Cにより絶縁基板12を下に凸に反らせることができるので、熱抵抗の悪化を回避できる。
実施の形態5.
図10は、本発明の実施の形態5に係る半導体装置の断面図である。金属支持体40は凹部40Aを有している。そして、凹部40Aはケース30の樹脂30Gで満たされている。樹脂30Gはインサート成形で形成できる。凹部40Aに樹脂30Gを満たすことで、金属支持体40とケース30の接合面積を増やすことができるので、押さえ部30Cの剛性を高めることができる。よって、絶縁基板12が上に凸に反ることを確実に防止できる。
実施の形態6.
図11は、本発明の実施の形態6に係る半導体装置の断面図である。絶縁基板12は接着剤32のみを介して包囲部30Aと接している。そのため、絶縁基板12と包囲部30Aは直接接触していない。絶縁基板12の外周部がケース30よりもヤング率の小さい接着剤32のみと接することで、絶縁基板12の変位の応力が緩和され絶縁基板12が割れにくくなる。
実施の形態7.
図12は、本発明の実施の形態7に係る半導体装置の断面図である。この半導体装置は、金属支持体40に接続された電極80を備えている。また、金属支持体40と電極80を同一部材で形成しても良い。そして、金属支持体40はワイヤ82、84により半導体素子22に接続されている。そのため、金属支持体40は、押さえ部30Cを固定する機能に加えて、半導体素子22の電極としての機能も有する。従って、半導体装置内における部品の実装密度を高め半導体装置内部の空間を効率的に利用できる。これは、半導体装置の小型化に寄与する。
実施の形態8.
図13は、本発明の実施の形態8に係る半導体装置の断面図である。押さえ部90は金属支持体40と一体的に金属で形成されている。そして、押さえ部90は、はんだ92により半導体素子22の電極に固定されている。従って、電極80と半導体素子22をワイヤなどで接続する必要がないので、製造コストを低減できる。なお、更に製造コストを低減するために、電極80、金属支持体40、及び押さえ部90を一体的に金属で形成しても良い。
実施の形態9.
図14は、本発明の実施の形態9に係る半導体装置の断面図である。押さえ部90は金属支持体40と一体的に金属で形成されている。そして、押さえ部90は、半導体素子22の裏面電極と電気的に接続された金属パターン16に固定されている。押さえ部90の応力、絶縁基板12が上に凸に反ろうとする力、又はこれら両方の力により、はんだを用いることなく、押さえ部90と金属パターン16が接触している。押さえ部90と金属パターン16の固定を確実にするためにはんだを用いてもよい。
本発明の実施の形態9に係る半導体装置によれば、電極80と金属パターン16をワイヤなどで接続する必要がないので、製造コストを低減できる。なお、更に製造コストを低減するために、電極80、金属支持体40、及び押さえ部90を一体的に金属で形成しても良い。
絶縁基板12は半導体素子22よりも破壊耐量が高い。そのため、押さえ部90を絶縁基板12に固定する本発明の実施の形態9に係る半導体装置は、押さえ部を半導体素子に固定する実施の形態8の半導体装置と比較して、押さえ部90が下方に及ぼす力を大きくすることができる。よって、絶縁基板12の変位を確実に抑制できる。
なお、ここまでで説明した各実施の形態に係る半導体装置の特徴は、適宜に組み合わせてもよい。
10 半導体装置、 12 絶縁基板、 14 セラミック基板、 16 金属パターン、 18 金属膜、 20 はんだ、 22 半導体素子、 30 ケース、 30A 包囲部、 30B 延伸部、 30C 押さえ部、 30D 貫通孔、 40 金属支持体

Claims (11)

  1. 絶縁基板と、
    前記絶縁基板の上面に固定された半導体素子と、
    前記半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、
    端部が前記包囲部に固定され、前記絶縁基板の上に位置する金属支持体と、
    前記絶縁基板が上に凸に反らないように、前記金属支持体から下方に伸びる押さえ部と、
    前記絶縁基板と前記ケースを接着する接着剤と、を備え、
    前記絶縁基板は、前記金属支持体の復元力が付与された前記押さえ部により下方に押圧されることで下に凸に反り、
    前記絶縁基板の下面は前記ケースの下面よりも下に位置し、
    前記金属支持体を前記半導体素子の電極として用いたことを特徴とする半導体装置。
  2. 前記押さえ部を複数備えたことを特徴とする請求項1に記載の半導体装置。
  3. 前記押さえ部を弾性体で形成したことを特徴とする請求項1に記載の半導体装置。
  4. 前記金属支持体は銅で形成され、
    前記樹脂はPPS樹脂であることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記絶縁基板は前記接着剤のみを介して前記包囲部と接したことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
  6. 前記押さえ部は前記金属支持体と一体的に金属で形成され、
    前記押さえ部は前記半導体素子の電極に固定されたことを特徴とする請求項1に記載の半導体装置。
  7. 前記押さえ部は前記金属支持体と一体的に金属で形成され、
    前記絶縁基板は、セラミック基板と、前記セラミック基板の上面側に形成された金属パターンを有し、
    前記押さえ部は前記金属パターンに固定されたことを特徴とする請求項1に記載の半導体装置。
  8. 絶縁基板と、
    前記絶縁基板の上面に固定された半導体素子と、
    前記半導体素子を囲む包囲部を有する、樹脂で形成されたケースと、
    端部が前記包囲部に固定され、前記絶縁基板の上に位置する金属支持体と、
    前記絶縁基板が上に凸に反らないように、前記金属支持体から下方に伸びる押さえ部と、
    前記絶縁基板と前記ケースを接着する接着剤と、を備え、
    前記ケースは前記包囲部につながり前記絶縁基板の上方に伸びる延伸部を有し、
    前記金属支持体は前記延伸部の上に乗せられ、
    前記押さえ部は前記延伸部とつながる前記ケースの一部であり、
    前記金属支持体は凹部を有し、
    前記押さえ部の上部で前記延伸部の樹脂が前記凹部を満たし、
    前記金属支持体を前記半導体素子の電極として用いたことを特徴とする半導体装置。
  9. 前記絶縁基板は、セラミック基板の両面にアルミを形成した構成であることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
  10. 前記半導体素子は、ワイドバンドギャップ半導体によって形成されたことを特徴とする請求項1〜9のいずれか1項に記載の半導体装置。
  11. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドであることを特徴とする請求項10に記載の半導体装置。
JP2017196550A 2017-10-10 2017-10-10 半導体装置 Active JP6421859B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017196550A JP6421859B2 (ja) 2017-10-10 2017-10-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017196550A JP6421859B2 (ja) 2017-10-10 2017-10-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013226712A Division JP6480098B2 (ja) 2013-10-31 2013-10-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2017228811A true JP2017228811A (ja) 2017-12-28
JP6421859B2 JP6421859B2 (ja) 2018-11-14

Family

ID=60891931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196550A Active JP6421859B2 (ja) 2017-10-10 2017-10-10 半導体装置

Country Status (1)

Country Link
JP (1) JP6421859B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021229733A1 (ja) * 2020-05-14 2021-11-18
US11348852B2 (en) 2018-12-10 2022-05-31 Fuji Electric Co., Ltd. Semiconductor device

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200865A (ja) * 1999-01-06 2000-07-18 Shibafu Engineering Kk 絶縁基板及び半導体装置
JP2000208654A (ja) * 1999-01-06 2000-07-28 Internatl Business Mach Corp <Ibm> チップ組立体
JP2003303933A (ja) * 2002-04-12 2003-10-24 Toyota Motor Corp 半導体装置の製造方法
JP2004179584A (ja) * 2002-11-29 2004-06-24 Toyo Jushi Kk トランジスタパッケージ及びその製造方法
JP2005252001A (ja) * 2004-03-04 2005-09-15 Toshiba Corp モジュール型半導体装置
JP2007221126A (ja) * 2006-02-13 2007-08-30 Semikron Elektronik Gmbh & Co Kg 圧力接触部設計のパワー半導体モジュール
JP2008244394A (ja) * 2007-03-29 2008-10-09 Sumitomo Electric Ind Ltd 半導体装置
US20090102040A1 (en) * 2007-10-18 2009-04-23 Infineon Technologies Ag Power semiconductor module
US20100252922A1 (en) * 2009-04-03 2010-10-07 Infineon Technologies Ag Power Semiconductor Module, Power Semiconductor Module Assembly and Method for Fabricating a Power Semiconductor Module Assembly
US20110102054A1 (en) * 2009-10-30 2011-05-05 Infineon Technologies Ag Power semiconductor module and method for operating a power semiconductor module
JP2011199207A (ja) * 2010-03-24 2011-10-06 Hitachi Automotive Systems Ltd パワーモジュールとその製造方法
WO2011136070A1 (ja) * 2010-04-27 2011-11-03 京セラ株式会社 弾性波装置およびその製造方法
US8159822B2 (en) * 2009-05-28 2012-04-17 Infineon Technologies Ag Power semiconductor module featuring resiliently supported substrates and method for fabricating a power semiconductor module
JP2012222173A (ja) * 2011-04-11 2012-11-12 Mitsubishi Electric Corp 半導体装置
JP2013135105A (ja) * 2011-12-27 2013-07-08 Mitsubishi Electric Corp 電力用半導体装置
JP2013226712A (ja) * 2012-04-25 2013-11-07 Kokuyo S&T Co Ltd 綴じ具及びファイル

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200865A (ja) * 1999-01-06 2000-07-18 Shibafu Engineering Kk 絶縁基板及び半導体装置
JP2000208654A (ja) * 1999-01-06 2000-07-28 Internatl Business Mach Corp <Ibm> チップ組立体
JP2003303933A (ja) * 2002-04-12 2003-10-24 Toyota Motor Corp 半導体装置の製造方法
JP2004179584A (ja) * 2002-11-29 2004-06-24 Toyo Jushi Kk トランジスタパッケージ及びその製造方法
JP2005252001A (ja) * 2004-03-04 2005-09-15 Toshiba Corp モジュール型半導体装置
JP2007221126A (ja) * 2006-02-13 2007-08-30 Semikron Elektronik Gmbh & Co Kg 圧力接触部設計のパワー半導体モジュール
JP2008244394A (ja) * 2007-03-29 2008-10-09 Sumitomo Electric Ind Ltd 半導体装置
US20090102040A1 (en) * 2007-10-18 2009-04-23 Infineon Technologies Ag Power semiconductor module
US20100252922A1 (en) * 2009-04-03 2010-10-07 Infineon Technologies Ag Power Semiconductor Module, Power Semiconductor Module Assembly and Method for Fabricating a Power Semiconductor Module Assembly
US8159822B2 (en) * 2009-05-28 2012-04-17 Infineon Technologies Ag Power semiconductor module featuring resiliently supported substrates and method for fabricating a power semiconductor module
US20110102054A1 (en) * 2009-10-30 2011-05-05 Infineon Technologies Ag Power semiconductor module and method for operating a power semiconductor module
JP2011199207A (ja) * 2010-03-24 2011-10-06 Hitachi Automotive Systems Ltd パワーモジュールとその製造方法
WO2011136070A1 (ja) * 2010-04-27 2011-11-03 京セラ株式会社 弾性波装置およびその製造方法
JP2012222173A (ja) * 2011-04-11 2012-11-12 Mitsubishi Electric Corp 半導体装置
JP2013135105A (ja) * 2011-12-27 2013-07-08 Mitsubishi Electric Corp 電力用半導体装置
JP2013226712A (ja) * 2012-04-25 2013-11-07 Kokuyo S&T Co Ltd 綴じ具及びファイル

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348852B2 (en) 2018-12-10 2022-05-31 Fuji Electric Co., Ltd. Semiconductor device
JPWO2021229733A1 (ja) * 2020-05-14 2021-11-18
WO2021229733A1 (ja) * 2020-05-14 2021-11-18 三菱電機株式会社 半導体装置及びその製造方法
JP7166490B2 (ja) 2020-05-14 2022-11-07 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6421859B2 (ja) 2018-11-14

Similar Documents

Publication Publication Date Title
JP6323325B2 (ja) 半導体装置、半導体装置の製造方法
KR102608133B1 (ko) 반도체 장치
JP6526323B2 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
JP7247574B2 (ja) 半導体装置
JP6480098B2 (ja) 半導体装置
JP6548146B2 (ja) 回路構成体
JP6421859B2 (ja) 半導体装置
JP2015090965A (ja) 半導体装置
JP4367376B2 (ja) 電力半導体装置
JP2010050395A (ja) 半導体装置およびその製造方法
JP6766744B2 (ja) 半導体モジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP5693395B2 (ja) 半導体装置
JP6080929B2 (ja) 半導体モジュール
JP4994025B2 (ja) 樹脂封止型電子機器
JP7183609B2 (ja) 半導体装置
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP2010027953A (ja) 半導体装置
JP5124329B2 (ja) 半導体装置
JP2006294729A (ja) 半導体装置
JP6771581B2 (ja) 半導体モジュール及び半導体装置
JP7192998B2 (ja) 半導体装置
KR101830509B1 (ko) 소자와 패턴의 방열 히트싱크 및 이를 포함한 회로기판
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20180619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181001

R150 Certificate of patent or registration of utility model

Ref document number: 6421859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250