JP2000200865A - 絶縁基板及び半導体装置 - Google Patents

絶縁基板及び半導体装置

Info

Publication number
JP2000200865A
JP2000200865A JP11001274A JP127499A JP2000200865A JP 2000200865 A JP2000200865 A JP 2000200865A JP 11001274 A JP11001274 A JP 11001274A JP 127499 A JP127499 A JP 127499A JP 2000200865 A JP2000200865 A JP 2000200865A
Authority
JP
Japan
Prior art keywords
insulating substrate
semiconductor device
support frame
conductive layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11001274A
Other languages
English (en)
Other versions
JP3519299B2 (ja
Inventor
Isao Okutomi
功 奥富
Yutaka Ishiwatari
裕 石渡
Atsushi Yamamoto
敦史 山本
Takashi Kusano
貴史 草野
Takanobu Nishimura
隆宣 西村
Akira Tanaka
明 田中
Koji Araki
浩二 荒木
Hiroshi Fukuyoshi
寛 福吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Shibafu Engineering Corp
Original Assignee
Toshiba Corp
Shibafu Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Shibafu Engineering Corp filed Critical Toshiba Corp
Priority to JP00127499A priority Critical patent/JP3519299B2/ja
Publication of JP2000200865A publication Critical patent/JP2000200865A/ja
Application granted granted Critical
Publication of JP3519299B2 publication Critical patent/JP3519299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 放熱しやすく温度の上がりにくい半導体装置
を提供する。 【解決手段】 単数又は複数の半導体チップ1が接合さ
れ下面が下に凸である絶縁基板4が、絶縁基板4の周囲
に位置しヒートシンク13に螺着する支持フレーム17
により絶縁基板4の周辺部を圧接されることで、ヒート
シンク13に密着し、熱抵抗が低減する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は大電流化が進むパワ
ーICなどの半導体装置に係り、特に半導体装置の半導
体チップをのせる絶縁基板とこれをヒートシンクに密着
してなる半導体装置に関するものである。
【0002】
【従来の技術】半導体チップは数mAから数Aの微少電
流の制御に用いられていたが、近年では数10Aから1
00A近くの電流の制御が可能となっている。そして、
1つの絶縁性樹脂ケースの中に複数個の半導体チップを
内蔵した半導体装置では、数100Aから1000Aの
電流制御が可能である。これらは圧延プラントや化学プ
ラントにおける大型モータの駆動用電源や車両等に幅広
く使用されている。ただ、半導体チップの大電流化は半
導体チップからの発熱量の増大を招き、熱応力による絶
縁基板の破損をいかに防止し、半導体チップから発生す
る熱をいかに除去し冷却するかが、半導体装置の大電流
化において大きな問題となっている。熱応力により絶縁
基板が破損すれば地絡により半導体装置の機能が停止し
てしまう。また、半導体チップの耐熱温度は高くても1
50℃程度であり、冷却が不十分であるために半導体チ
ップが自体の温度の上昇により破損してしまうことがあ
る。
【0003】図15は従来の半導体装置の断面図であ
る。半導体チップ1は絶縁性セラミックス2の表裏面に
導電層3、12を接合した絶縁基板4の上にハンダ層5
により接合されている。絶縁基板4は金属ベース6の上
に同じくハンダ層7により接合されている。また、半導
体チップ1は絶縁性ゲル9により封止され、さらに絶縁
性樹脂ケース10に収容されている。金属ベース6はヒ
ートシンク13にボルト14で固定されて、全体で半導
体装置を構成している。半導体チップ1から発生した熱
は絶縁基板4と金属ベース6を介してヒートシンク13
から逃げる構造になっている。なお、半導体チップ1を
封止している絶縁性ゲル9や樹脂ケース10は金属に比
べて熱伝導率が劣るため、こちらの面からはほとんど熱
は除去されない。この半導体装置においては、大電流化
により半導体チップの温度は益々高くなる傾向にあり、
熱応力により絶縁基板4が破損したり、冷却不足により
半導体チップ1が損傷することが多々あった。
【0004】このような対策として特開平9−2751
70号では、金属ベースとヒートシンクの表面にスリッ
ト状の溝を形成し、お互いの溝がかみ合うように設置し
接合する方法が提案されている。金属ベースとヒートシ
ンクがスリット状の溝にかみ合うことで接触面積が増加
し、かつ、両者を接合することにより接触熱抵抗を下げ
ることができるので、半導体装置の冷却効率は著しく改
善できる。しかし、半導体装置の交換時にはヒートシン
クも交換する必要があり、通常1台のヒートシンクに複
数の半導体装置が装着されていることを考えると、1台
の半導体装置の交換時に同一のヒートシンクに装着され
ている半導体装置も含めて交換する必要があり必ずしも
実用的でない。
【0005】また、特開平9−246443号では、水
冷のヒートシンクの上蓋の代わりに半導体装置の金属ベ
ースを、シール材料(オーリング)を介してボルトによ
り締結することで、金属ベースの裏面が直接冷却水に接
する構造が提案されている。この様な構造により確かに
半導体装置の冷却効率は向上する。しかし、冷却水のシ
ール性の観点から半導体装置毎に水冷ヒートシンクが必
要になり、ヒートシンクの固定構造やヒートシンクを連
結する冷却水配管等が必要になり、設置スペースの増大
を招くので必ずしも好ましくない。
【0006】また、特開平9−82858号では、ベー
ス材料として剛性の強い合金を用い、半導体チップの下
部に当たる部分のみ熱伝導率に優れた金属材料にするこ
とでベース金属の厚さを薄くし、かつ、高い熱伝導率が
維持できる構造が提案されている。しかし、一般に剛性
の高い合金材料と熱伝導率に優れた金属材料(銅やアル
ミニウム)とは熱膨張係数が大きく違うので、半導体装
置稼働時の加熱と冷却により金属ベースに反りや割れが
発生し、ヒートシンクとの接触が悪くなることが危惧さ
れる。さらに、半導体チップの熱はベース金属を板厚方
向だけでなく横方法にも拡散するため、半導体チップの
下部のみの熱伝導率を向上させても半導体装置を充分に
冷却できない可能性がある。
【0007】
【発明が解決しようとする課題】以上、従来の技術で
は、放熱が不十分であるために半導体装置が装置自体の
発熱による温度上昇により破壊してしまう問題がある。
【0008】本発明は、上記事情に鑑みてなされたもの
であり、その目的とするところは、メンテナンス性を低
下させたり、設置スペースを増大させたり、周辺構造を
複雑にさせたりすることなく、熱応力による絶縁基板の
破損を防止し、冷却効率の高い半導体装置を提供するこ
とにある。
【0009】本発明の他の目的は、半導体装置を低温化
するための絶縁基板を提供することにある。
【0010】
【課題を解決するための手段】発明者等は、図15に示
した半導体装置において、半導体チップ1から絶縁基板
4、金属ベース6及びヒートシンク13までの熱解析を
行った結果、金属ベース6の熱抵抗が最も大きいことが
判明した。
【0011】絶縁基板4を構成している絶縁性セラミッ
クス2は絶縁耐圧の観点から厚さが1mm前後である
が、窒化アルミニウムのように熱伝導率の優れた材料を
利用すれば大きな熱抵抗にはならない。また、この絶縁
性セラミックス2の表裏面に接合されている上部導電層
3と下部導電層12は銅やアルミニウム等の熱導電率に
優れた金属材料を用い、その厚さを0.2〜0.3mm
程度にすれば、熱抵抗値を非常に小さくできる。
【0012】一方、金属ベース6は熱伝導率を高くする
ために銅、銅/モリブデン合金、アルミニウム基複合材
料等を使用しているが、半導体装置の変形を防止するた
めにその厚さを厚くし剛性を高める必要がある。金属ベ
ース6はこの厚みのために大きな熱抵抗を有することが
わかった。金属ベース6は、銅を用いた場合では厚さが
3〜9mm、アルミニウム基複合材料を用いた場合でも
2〜4mmである。熱抵抗を低減させるために金属ベー
スの厚さを薄くすると、剛性の低下により半導体装置の
変形を増大させることになり、強度的に脆い絶縁性セラ
ミックス層が破壊する可能性がある。
【0013】そこで金属ベース6が無くても剛性が高
く、熱抵抗の低い半導体装置が不可欠であると考えるに
至った。しかし、絶縁基板を支持フレームを介してヒー
トシンクにボルトにより固定した場合、絶縁基板が上に
凸の形状に反るため、下部導電層の周辺部近傍はヒート
シンクに密着するが、中央部は浮き上がるためヒートシ
ンクに密着しないことが判明した。
【0014】上記目標を達成するために、本発明の第1
の特徴は、絶縁基板に係るものであり、上部導電層、絶
縁性セラミックスと下部導電層の積層構造を有し、下面
が下に凸である絶縁基板であることである。このことに
より、支持フレームの圧接が無い場合には絶縁基板が下
に凸の形状になるように反りを与えておき、支持フレー
ムで絶縁基板の周囲を圧接することにより、下部導電層
がヒートシンクに密着し、半導体チップの熱を効率よく
除去することができる。
【0015】そして、凸の量が5μm以上100μm以
下であることが好ましい。このことにより、ボルト締結
時に、絶縁基板に作用する歪みを破壊歪み以下に制御す
ることができ、絶縁基板に過度な曲げ応力が発生し損傷
することを防止することが出来る。下限値を5μmとす
るのは一般に絶縁基板には最大で5μm程度のうねりが
あるからである。
【0016】本発明の第1の特徴は、上部導電層の厚さ
が下部導電層の厚さより厚い絶縁基板であることにより
その効果を発する。このことにより、ヒートシンク側に
凸の形状の絶縁基板を得ることができる。これは、絶縁
基板は絶縁性セラミックスの表裏面に上部導電層と下部
導電層を銅直接接合法や活性金属ろう等を用いて接合す
る。この接合温度は800℃以上と高く、接合後の冷却
過程で絶縁基板には絶縁性セラミックスと、上部導電層
と下部導電層との熱膨張係数差、厚さ、ヤング率、降伏
応力等によりその大きさが決定される残留応力が発生す
ることを利用したものである。そして、上部導電層と下
部導電層の厚さを制御することにより絶縁基板に任意の
反りを再現性良く付与することができ、製造においても
新たな装置が不要でコスト的にも有利である。
【0017】本発明の第1の特徴は、上部導電層の材料
に比べて下部導電層の材料の熱膨張係数が小さいことに
よってもその効果を発する。すなわち、ヒートシンク側
に凸の形状の絶縁基板を得ることができる。これらのこ
とにより、絶縁基板に任意の反りを再現性良く付与する
ことができ、半導体チップと上部導電層との熱膨張のミ
スマッチによる熱応力が低減できる。
【0018】本発明の第1の特徴は、絶縁性セラミック
スが金属窒化物又は金属酸化物であり、上部導電層と下
部導電層が金、銀、銅、アルミニウム又は金、銀、銅若
しくはアルミニウムを主成分とする合金であることによ
っていっそう効果的である。このことにより、絶縁性セ
ラミックスは高い絶縁性と高い熱伝導を有し、また、上
部導電層と下部導電層は高い熱伝導を有する。
【0019】次に、本発明の第2の特徴は、半導体装置
の全体に係ることであり、単数又は複数の半導体チップ
と、この半導体チップが接合された絶縁基板と、この絶
縁基板に密着するヒートシンクと、絶縁基板の周囲に位
置しヒートシンクに螺着し絶縁基板の周辺部に圧接する
支持フレームとを有する半導体装置であることである。
上記構成の半導体装置では、製造時に変形し易い絶縁基
板を矯正しヒートシンクに密着させることが可能になる
ので、絶縁基板とヒートシンクの熱抵抗が小さく、著し
く優れた冷却特性を得ることができる。また、半導体チ
ップの発熱による熱応力による絶縁基板の曲げ変形の発
生を防止し、絶縁性セラミックス層の損傷を回避するこ
とができる。これらこのことにより、絶縁信頼性の高い
半導体装置を得ることができ、半導体装置の大電流化が
達成できる。なお、半導体装置のメンテナンス性を低下
させることもない。
【0020】本発明の第2の特徴は、絶縁基板の支持フ
レームに圧接される領域の直下で、絶縁基板とヒートシ
ンクの間に存在する空隙の高さが5μm以上100μm
以下であることが効果的である。このことにより、支持
フレームをボルトでヒートシンクに固定すると、下部導
電層がヒートシンクに密着し、この間の熱抵抗を著しく
低減でき、かつ、絶縁性セラミックスがボルト締め付け
時の曲げ応力で破損しない半導体装置を得ることができ
る。下限値を5μmとするのは一般に絶縁基板には最大
で5μm程度のうねりがあるからである。
【0021】本発明の第3の特徴は、半導体装置の特に
支持フレームに係るものであり、支持フレームが、絶縁
基板に圧接する上部支持フレームと、上部支持フレーム
とヒートシンクに螺着する下部支持フレームとを有する
ような半導体装置であることである。このことにより、
組立性やメンテナンス性も著しく改善でき、半導体チッ
プの交換性にも優れた絶縁信頼性の高い半導体装置を得
ることができる。もちろん絶縁性基板4の厚みの変化に
対応すべく、スペーサとしての中部フレームを設け、上
部、中部、下部の3つに分割されていても良い。
【0022】本発明の第3の特徴は、支持フレームが、
絶縁基板の周囲の方向に分割されていてもよい。このこ
とにより、損傷防止だけでなく、加熱による支持フレー
ム自体の熱応力も緩和でき、組立時やメンテナンス時の
作業性に優れるので、耐熱応力性と絶縁信頼性に高い半
導体装置を得ることができる。
【0023】そして、支持フレームは絶縁基板の反りを
矯正し、かつ、通電時の熱応力による変形を防止する機
能が要求される。従って、支持フレームは剛性の高い材
料が好ましい。支持フレームの剛性を高める方法として
は、支持フレームの大きさを大きくする方法や支持フレ
ームに弾性係数の高い材料を使用する方法が考えられ
る。ただ、前者は半導体装置の大きさが大きくなる点
で、後者の弾性係数の大きい材料を使用する方が好まし
い。支持フレームに必要な弾性係数は絶縁基板の寸法や
支持フレームの寸法に依存するが、発明者らの応力解析
結果から現状の半導体装置の寸法の範囲内では概ね15
0GPa以上が好ましい。
【0024】また、下部導電層と支持フレームとの間隔
が小さいと、沿面の絶縁破壊が問題となる。この様な観
点から、支持フレームは絶縁性に優れた材料が適してい
る。したがって、本発明の第三の特徴は、支持フレーム
が金属窒化物又は金属酸化物であることによりいっそう
効果的である。このことにより、支持フレームと絶縁基
板間の沿面絶縁耐圧を著しく向上できるので、絶縁信頼
性の高い半導体装置を得ることができる。
【0025】さらに、半導体チップで発生した熱は絶縁
基板を介してヒートシンクに逃げるが、同時に支持フレ
ームを介してもヒートシンクに逃げる。このことで半導
体装置の冷却を促進することができる。支持フレームの
材料としては熱導電率に優れた材料が好ましく、銅、ア
ルミニウム及びこれらの合金が適している。しかし、こ
れらの金属材料のヤング率は低く絶縁基板の変形を矯正
することが困難な場合が考えられる。
【0026】そこで、本発明の第3の特徴は、支持フレ
ームが、金、銀、銅、アルミニウム又は金、銀、銅若し
くはアルミニウムを主成分とする合金と、セラミック
ス、タングステン又はモリブデンとの複合材料であるこ
とによりいっそう効果的である。
【0027】このことにより、剛性が強く熱伝導率に優
れた支持フレームを形成することができる。
【0028】絶縁セラミックス層の端部は上下方向から
支持フレームにより固定されるが、固定される領域が小
さいとボルトによりヒートシンクに固定する際の機械的
応力や、通電時の熱応力により絶縁セラミックスの端部
が破損する。発明者らは支持フレームにより固定される
絶縁性セラミックス層の領域を種々変えて締め付け試験
及び通電試験を行った。その結果、支持フレームにより
固定される絶縁性セラミックスのエッジ部からの距離が
0.5mm以上、絶縁性セラミックスの強度のばらつき
を考慮すれば1.0mm以上が必要なことが判明した。
【0029】そこで、本発明の第4の特徴は、絶縁基板
と支持フレームの位置関係に係るものであり、絶縁基板
において、支持フレームに圧接される領域が、絶縁基板
のエッジ部から内側0.5mm以上までの領域であるこ
とを特徴とする。このことにより、絶縁性セラミックス
層が支持フレームに固定される十分なスペースを確保す
ることができ、支持フレームの局部的な拘束による絶縁
性セラミックスの破損を防止し、沿面絶縁抵抗に優れた
半導体装置を得ることができる。
【0030】絶縁基板と支持フレームは半導体チップか
らの熱により加熱され膨張する。その際、絶縁基板を構
成する絶縁性セラミックスと支持フレームの熱膨張率が
異なると、絶縁性セラミックスに局所的に歪みが集中し
破損に至る可能性がある。そこで、本発明の第4の特徴
は、支持フレームと絶縁性セラミックスの熱膨張係数と
の差が、5×10-6/K以下であることにより効果的で
ある。この差は小さければ小さいほど好ましい。このこ
とにより、絶縁性セラミックスと支持フレーム間の熱応
力を低減でき、熱サイクル特性と冷却特性に優れた半導
体装置を得ることができる。
【0031】また、絶縁基板と支持フレームは半導体チ
ップ1からの熱により加熱され膨張するが、ボルト間隔
はヒートシンクがあまり昇温しないため変化しない。そ
のため、絶縁セラミックス2の側面は支持フレームによ
り熱膨張を拘束される。その結果、絶縁基板が変形しヒ
ートシンクとの接触面が減少したり、絶縁基板に曲げ応
力が発生し損傷する可能性がある。そこで、本発明の第
4の特徴は、絶縁セラミックスの端面と、絶縁セラミッ
クスの端面と対向する支持フレームの面の距離が、0.
2mm以上、好ましくは0.5mm以上で、10mm以
下であることにより効果的である。このことにより、支
持フレームと絶縁基板が緩衝により損傷するのを防止で
き、半導体装置が大きくなりすぎることもない。
【0032】さらに、支持フレームと絶縁基板を構成す
る絶縁性セラミックスとの接触面の摩擦係数を小さくす
ることが効果的である。このような接触面の摩擦係数を
小さくする方法としては、様々な表面処理方法が提案さ
れているが、発明者らの実験結果から、接触面の表面粗
さを小さくすることで十分効果があることが判明した。
また、必要な表面粗さは、絶縁性セラミックスや支持フ
レームの材質、及び、ボルトの締め付け圧力(接触面
圧)に依存する。そこで、本発明の第4の特徴は、絶縁
性セラミックスと、支持フレームの圧接面の表面粗さが
Rmax:5μm以下、好ましく2μm以下であること
によりさらに効果的である。なお、この表面粗さは小さ
ければ小さいほど好ましい。このことにより、熱膨張時
に両者が滑るので、絶縁性セラミックスと支持フレーム
との緩衝による損傷を防止でき、絶縁信頼性の高いモジ
ュール型半導体を得ることができる。
【0033】本発明の第4の特徴は、支持フレームが、
絶縁基板の上部導電層と下部導電層に接しないことによ
り効果的である。このことにより、支持フレームと絶縁
基板との沿面絶縁耐圧を向上できるので、沿面絶縁耐圧
の優れた半導体装置を得ることができる。
【0034】支持フレームに金属材料を用いた場合に
は、絶縁基板を構成する導電層と支持フレームとの沿面
絶縁耐圧が問題になる。沿面絶縁耐圧は導電層と支持フ
レームとの距離を大きくすることにより向上するが、不
必要に大きすぎると半導体装置の大型化を招く。発明者
らの絶縁耐圧試験から、この距離が0.5mm以上あれ
ば現状の半導体装置における沿面絶縁破壊は防止できる
ことがわかった。環境中の湿度が高い場合には沿面絶縁
破壊電圧が低下するので、好ましくは、1mm以上の距
離が望ましい。また、10mm以下であれば半導体装置
の使用の際に大きすぎることはない。そこで、本発明の
第4の特徴は、上部導電層の端面と、支持フレームの端
面との距離が0.5mm以上、好ましくは、1mm以上
で、10mm以下であることによりいっそう効果的であ
る。このことを絶縁基板からみれば、上部導電層の端面
と絶縁基板の端面との距離が1.0mm以上、好ましく
は2.0mm以上で、10mm以下にすることにより、
絶縁セラミックスに支持フレームが圧接される十分なス
ペースを確保できるので支持フレームの局部的な拘束に
よる絶縁性セラミックスの破損を防止するとともに、支
持フレームと上部導電層との間に沿面放電が発生するの
を防止する十分な距離を保つことができる。10mm以
下であれば半導体装置の使用の際に大きすぎることはな
い。
【0035】本発明の第4の特徴は、支持フレームが、
少なくとも上部導電層の対向面上と上面上に被着する金
属酸化物又は金属窒化物の膜を有することを特徴とす
る。さらに、金属酸化物又は金属窒化物の膜の厚さが、
0.2mm以上、好ましくは0.5mm以上で、10m
m以下であることによりいっそう効果的である。この厚
さは厚ければ厚いほど好ましいが、絶縁基板が熱膨張し
てもこの膜に緩衝しないようにする。このことにより、
支持フレーム17と絶縁基板4との間の距離が小さい場
合でも、沿面絶縁特性に優れた半導体装置を得ることが
できる。
【0036】本発明の第5の特徴は、絶縁基板と支持フ
レームを被装する絶縁樹脂ケースと、露出する半導体チ
ップ、絶縁基板と支持フレームの表面を包囲する絶縁性
ゲルとを有する半導体装置であることである。このこと
により、半導体装置内部の沿面絶縁性を向上できるの
で、絶縁性と冷却特性に優れた半導体装置を得ることが
できる。
【0037】
【発明の実施の形態】以下図面を参照して、本発明の実
施の形態を説明する。以下の図面の記載において同一又
は類似の部分には同一又は類似の符号を付している。た
だし、図面は模式的なものであり、厚みと平面寸法との
関係、各層の厚みとの比率等は現実のものとは異なるこ
とに留意すべきである。したがって、具体的な厚みや寸
法は以下の説明を参酌して判断すべきものである。ま
た、図面相互間においても互いの寸法の関係や比率の異
なる部分が含まれるのはもちろんである。
【0038】図1は本発明の実施の形態に係る半導体装
置の上面図(a)、断面図(b)と支持フレームを除去
した半導体装置の断面図(c)である。なお、(b)は
(a)のI-I方向の断面図である。本発明の実施の形態
に係る半導体装置は、単数又は複数の半導体チップ1
と、この半導体チップ1が接合された絶縁基板4と、絶
縁基板4に密着するヒートシンク13と、絶縁基板4の
周囲に位置し、ヒートシンク13に螺着し、絶縁基板4
の周辺部に圧接する支持フレーム17とを有している。
【0039】半導体チップ1は絶縁基板4にハンダ層5
により接合している。絶縁基板4は絶縁性セラミックス
2の表裏面に上部導電層3と下部導電層12を接合した
ものである。 絶縁基板4は支持フレーム17で周辺部
を表裏からボルト14により固定されており、水冷また
は風冷のヒートシンク13に密着して、半導体チップ1
で発生した熱を絶縁基板4を介してヒートシンク13に
逃がす構造になっている。支持フレーム17は上部支持
フレーム15と下部支持フレーム16とで構成されてい
る。半導体チップ1と絶縁基板4はハンダ層5により冶
金的に接合されているため、これらの部品間の接触熱抵
抗はそれほど大きくない。
【0040】冶金的な接合はの接触熱抵抗は著しく低減
できるが、絶縁基板4とヒートシンク13との接合に冶
金的な接合は半導体装置のメンテナンス性の観点から好
ましくないので、単にボルト14により機械的に接触し
ている。機械的な接触における接触熱抵抗は互いに接触
する部材の熱伝導率だけでなく、硬さ、表面粗さと接触
面圧にも起因する。そこで、ボルト14で締結すること
により必要な面圧を得ることが不可欠である。
【0041】なお、下部導電層12とヒートシンク13
の間に導電性グリスや導電性ペーストの塗布、導電性イ
ンサート材料の挿入等を行うことにより、更に、導電率
を向上させることも効果的である。
【0042】本発明の実施の形態に係る半導体装置は、
絶縁基板4の支持フレーム17に圧接される領域の直下
で、絶縁基板4とヒートシンク13の間に存在する空隙
の高さが100μm以下である。半導体装置を効率よく
冷却するためには、下部導電層12がヒートシンク13
に密着することが好ましい。下部導電層12の厚さhは
下部支持フレーム16の絶縁性セラミックス層2の直下
部の厚さaよりも厚いことが好ましい。下部導電層12
をヒートシンク13に密着させるためには、両者の厚さ
の差(h−a)がプラスであることが必要である。逆に
h−aが大きすぎると支持フレーム17をボルト14に
よりヒートシンク13に固定する際、絶縁基板4に曲げ
応力が発生し破損する。従って、h−aは100μm以
下、絶縁性セラミックス2の破壊歪みのばらつきを考慮
すると50μm以下が適している。同様な理由からm−
nも100μm以下、絶縁性セラミックス2の破壊歪み
のばらつきを考慮すると50μm以下が適している。
【0043】また、本発明の実施の形態に係る絶縁基板
4は、上部導電層3、絶縁性セラミックス2と下部導電
層12の積層構造を有し、下面が下に凸であることを特
徴とする。このことにより、支持フレーム17の圧接が
無い場合には図1(c)のように絶縁基板4が下に凸の
形状になるように反りを与えておき、支持フレーム17
で絶縁基板4の周囲を圧接することにより、下部導電層
12がヒートシンク13に密着し、半導体チップの熱を
効率よく除去することができる。
【0044】そして、凸の量eが100μm以下である
ことが好ましい。ボルト14締結時に損傷しない絶縁基
板4の反り量eは、絶縁基板4、特に絶縁性セラミック
ス2の材質と大きさに依存するが、発明者等の応力解析
結果から絶縁性セラミックス2として窒化アルミニウム
を用い、一般に使用されている絶縁基板4の大きさにお
いては反り量eが100μm以下であることがわかっ
た。
【0045】なお、窒化アルミニウムの破壊歪みはばら
つきが大きく、統計的な処理により得られる窒化アルミ
ニウムの破壊歪みを基にすれば、反り量eは50μm以
下が好ましい。
【0046】図2(a)は本発明の実施の形態の変形例
に係る支持フレームを除去した半導体装置の断面図であ
る。本発明の実施の形態の変形例に係る絶縁基板4は、
上部導電層3の厚さt1が下部導電層12の厚さt2よ
り厚い。
【0047】図2(b)も本発明の実施の形態の変形例
に係る支持フレームを除去した半導体装置の断面図であ
る。本発明の実施の形態の変形例に係る絶縁基板4は、
上部導電層3の材料に比べて下部導電層12の材料の熱
膨張係数が小さい。また、図2の(a)と(b)を組み
合わせて上部導電層3と下部導電層12の材質と厚さの
両法を変えることも効果的である。
【0048】図3は本発明の実施の形態の変形例に係る
支持フレームを除去した半導体装置の断面図である。図
3に示すような構造でも下部導電層12とヒートシンク
13とが密着可能な半導体装置を提供できる。図3
(a)では絶縁性セラミックス2の下面が下に凸なって
いる。(b)ではヒートシンク13の上面が上に凸なっ
ている。(c)では下部導電層12の下面が下に凸なっ
ている。上記3つの場合について凸の量eは100μm
以下で好ましくは50μm以下である。
【0049】本発明の実施の形態に係る半導体装置は、
絶縁性セラミックス2が金属窒化物又は金属酸化物であ
ることを、また、上部導電層3と下部導電層12が、
金、銀、銅、アルミニウム又は金、銀、銅若しくはアル
ミニウムを主成分とする合金である。図4は、セラミッ
クス材料の比抵抗と熱伝導率を示す図である。半導体装
置の冷却特性を向上させるには、発熱体である半導体チ
ップ1からヒートシンク13までの熱抵抗を低減させる
ことが効果的である。この様な観点から、半導体チップ
1とヒートシンク8の間に介在する絶縁性セラミックス
2及び導電層3、12は熱伝導率に優れた材料が好まし
い。そこで、絶縁性セラミックス2については図4に掲
げた金属窒化物及び金属酸化物が適しており、中でも酸
化アルミニウム(Al23)と窒化アルミニウム(Al
N)が優れている。図4に掲げた金属炭化物や金属ホウ
化物も比抵抗が小さく絶縁性の点で難はあるものの熱伝
導率の面では優れており適している。
【0050】また、導電層3、12とヒートシンク13
については、熱伝導率が高く比抵抗の低い材料が適して
おり、この様な観点から、金、銀、銅、アルミニウムが
適している。中でもコストの面から、銅、アルミニウム
又はこれらの合金が適している。
【0051】本発明の実施の形態に係る半導体装置にお
いては、図1に示すように支持フレーム17が、絶縁基
板4に圧接する上部支持フレーム15と、上部支持フレ
ーム15とヒートシンク13に螺着する下部支持フレー
ム16とを有する。図5は本発明の実施の形態に係る半
導体装置の支持フレーム17を構成する下部支持フレー
ム16と上部支持フレーム15の上面図と断面図であ
る。なお、図5(b)は(a)のII-II方向の断面図で
あり、(d)は(c)のIII-III方向の断面図である。
図1と図5に示すように、支持フレーム17が上部支持
フレーム15と下部支持フレーム16の絶縁基板の上下
方向に分割されている。そして、上部支持フレーム15
と下部支持フレーム16で表裏面方向から絶縁基板を固
定する。
【0052】図6は本発明の実施の形態の変形例に係る
半導体装置の上面図と断面図である。
【0053】なお、図6(b)は(a)のIV-IV方向の
断面図である。本発明の実施の形態の変形例に係る半導
体装置は、支持フレーム17が、絶縁基板4の周囲の方
向に分割されている。
【0054】図7は、本発明の実施の形態の変形例に係
る半導体装置の支持フレーム17の上面図、断面図と鳥
瞰図である。なお、図7(b)は(a)のV-V方向の断
面図である。支持フレーム17は4つに分割され、それ
ぞれの内側に溝18が形成される。これに図6に示すよ
うに絶縁基板4を挿入し固定する。
【0055】図8も、本発明の実施の形態の変形例に係
る半導体装置の支持フレーム17の上面図と断面図であ
る。なお、図8(b)は(a)のVI-VI方向の断面図で
ある。これは支持フレーム17を2つに分割した場合で
ある。
【0056】図9は、本発明の実施の形態の変形例に係
る半導体装置の下部支持フレーム16と上部支持フレー
ム15の上面図と断面図である。なお、図9(b)は
(a)のVII-VII方向の断面図であり、(d)は(c)
のVIII-VIII方向の断面図である。下部支持フレーム1
6は分割せず、上部支持フレーム15のみを複数に分割
することによっても同様な効果を得ることが出来る。
【0057】本発明の実施の形態に係る半導体装置は、
支持フレーム17の弾性係数が150GPa以上であ
る。
【0058】本発明の実施の形態に係る半導体装置は、
支持フレーム17が金属窒化物又は金属酸化物であるこ
とを特徴とする。特に図4に掲げた金属窒化物及び金属
酸化物が適しているといえる。
【0059】支持フレーム17を前記金属材料とセラミ
ックス材料の複合材料とすることで高い熱導電率と高い
ヤング率を兼ね備えた支持フレームを得ることができ
る。複合化するセラミックス材料としては熱伝導率とヤ
ング率が共に高い炭化珪素のような図4に掲げた金属炭
化物と金属ホウ化物が好ましい。また、同様な特性を有
する材料としてはタングステンやモリブデンがあり、前
述のセラミックスの代わりにタングステンやモリブデン
を複合化しても良好な支持フレームを得ることができ
る。
【0060】本発明の実施の形態に係る半導体装置の絶
縁基板4において、支持フレーム17に圧接される領域
は、絶縁基板4のエッジ部から内側0.5mm以上まで
の領域である。
【0061】絶縁性セラミックス2と支持フレーム17
とは熱膨張係数が等しいことが望まれる。発明者等の半
導体装置の通電時における熱応力解析結果と、絶縁性セ
ラミックス2の強度、破壊歪みの値から、本発明の実施
の形態に係る半導体装置の支持フレーム17と絶縁性セ
ラミックス2の熱膨張係数との差は、5×10-6/K以
下である。
【0062】また、絶縁基板4と支持フレーム17は半
導体チップ1からの熱により加熱され膨張するが、ボル
ト間隔はヒートシンク13があまり昇温しないため変化
しない。そこで、図1に示すように絶縁性セラミックス
2の側面と、対向する支持フレーム17の面との間にギ
ャップdを設けることにより、絶縁基板4の変形や破損
を回避することができる。このギャップdの大きさは絶
縁性セラミックス2や支持フレーム17の材質により異
なるが、絶縁性セラミックス2や支持フレーム17の熱
膨張率の差が2×10-6以内の場合はギャップdは0.
2mm程度で十分であるが、熱膨張率の差が2×10-6
を超える場合はさらに大きい値を取る必要があり、ギャ
ップdは0.5mm以上が好ましい。
【0063】そして、本発明の実施の形態に係る半導体
装置は、絶縁性セラミックス2と、前記支持フレーム1
7の圧接面の表面粗さRmaxを5μm以下にすれば、
絶縁性セラミックス2と支持フレーム17とは概ね良好
な滑り状態が得られる。また、ボルト締め付け圧力の不
均一性を考慮すればRmaxを2μm以下にすることが
好ましい。
【0064】図1のように、本発明の実施の形態に係る
半導体装置は、支持フレーム17が、絶縁基板4の上部
導電層3と下部導電層12に接しないことを特徴とす
る。このことにより、支持フレーム17が導電材料で構
成されている場合でも半導体チップの絶縁が維持でき
る。
【0065】図10は、本発明の実施の形態の変形例に
係る絶縁基板と半導体装置の断面図である。下部導電層
12の端部と絶縁基板4の端部の距離pが、絶縁基板4
の支持フレーム17に圧接される領域の絶縁基板4の端
部からの最大幅fより小さい場合に図10の半導体装置
は図1の半導体装置と同様の効果が得られる。なお、図
10(a)の絶縁基板4の下面は下に凸形状を有するの
はもちろんである。
【0066】図1と図10において、支持フレーム17
に金属材料を用いた場合には、上部導電層3と支持フレ
ーム17との沿面絶縁耐圧が問題になる。上部導電層3
と支持フレーム17との距離bを0.5mm以上あれば
現状の半導体装置における沿面絶縁破壊は防止できる。
環境中の湿度が高い場合には沿面絶縁破壊電圧が低下す
るので、好ましくは、1mm以上の距離が望ましい。
【0067】また、このことを絶縁基板からみれば、本
発明の実施の形態に係る半導体装置は、上部導電層3の
端面と絶縁基板4の端面との距離cが1.0mm以上、
好ましくは2.0mm以上であることを特徴とすること
となる。
【0068】図11は、本発明の実施の形態の変形例に
係る半導体装置の断面の拡大図である。図1と図10に
おいて、支持フレーム17の材質が金属である場合は、
半導体装置のさらなる高耐圧化や、雰囲気の湿度が著し
く高い時には沿面絶縁破壊が生じる可能性がある。そこ
で、図11のように、支持フレーム17の少なくとも上
部導電層3と下部導電層12側及び上面に絶縁性コーテ
ィング膜19を施すことにより沿面絶縁破壊を防止する
ことができる。コーティング材料としては電気抵抗の大
きい図4に示した金属酸化物と金属窒化物が適してい
る。
【0069】絶縁性コーティング膜19の厚さtは、
0.2mm以上あれば十分であるが、コーティング被膜
中には気孔が残留しやすいことを考慮すれば、0.5m
m以上の厚さが好ましいといえる。もちろんPVD法や
反応性のスパッタ法により成膜することも可能である。
【0070】図12と図13は、本発明の実施の形態の
変形例に係る絶縁基板と半導体装置の断面図である。支
持フレーム17が絶縁物で構成されている場合は、半導
体チップ1の絶縁が支持フレーム17によって確保され
る。図12と図13のように、支持フレーム17により
絶縁基板4を構成する絶縁性セラミックス2と導電層3
さらには導電層12も含めて支持できるため、強度的に
脆い絶縁性セラミックス2を保護する観点で好ましい。
なお、図12(a)と図13(a)の絶縁基板4の下面
は下に凸形状を有するのはもちろんである。図1のm−
nと同様な理由からk−nも100μm以下、絶縁性セ
ラミックス2の破壊歪みのばらつきを考慮すると50μ
m以下が適している。
【0071】図14は、本発明の実施の形態の変形例に
係る半導体装置の断面図である。半導体装置の沿面絶縁
耐圧を向上させるために、絶縁基板4を絶縁性樹脂でで
きた絶縁樹脂ケース10の中に収納し、かつ、半導体チ
ップ1と絶縁基板4上を絶縁性ゲル9で封止する。
【0072】(その他の実施の形態)上記のように、本
発明の実施の形態を記載したが、この開示の一部をなす
論述及び図面はこの発明を限定するものであると理解す
べきでない。この開示から当業者には様々な代替しうる
実施の形態、実施例及び運用技術が明らかになろう。
【0073】既に述べた実施の形態の説明においては、
絶縁基板4が単層の場合についてのみ述べたが、半導体
チップ1を接合した絶縁基板4が積層されてあっても良
い。
【0074】また、半導体装置の構成部品として大電流
制御用の半導体素子について述べたが、これに限られ
ず、汎用のパーソナルコンピュータ(PC)やワークス
テーション(WS)等のCPUや半導体レーザなどの発
光素子などに適用してもかまわない。
【0075】この様に、本発明はここでは記載していな
い様々な実施の形態を包含するということを理解すべき
である。したがって、本発明はこの開示から妥当な特許
請求の範囲に係る発明特定事項によってのみ限定される
ものである。
【0076】
【発明の効果】以上述べたように、本発明によれば、メ
ンテナンス性を低下させたり、設置スペースを増大させ
たり、周辺構造を複雑にさせることなく、熱応力による
絶縁基板の破損を防止し、冷却効率の高い半導体装置を
提供することができる。
【0077】また、本発明によれば、半導体装置を低温
化するための絶縁基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る半導体装置の上面図
(a)、断面図(b)と支持フレームを除去した半導体
装置の断面図(c)である。
【図2】本発明の実施の形態の変形例に係る支持フレー
ムを除去した半導体装置の断面図である。
【図3】本発明の実施の形態の変形例に係る支持フレー
ムを除去した半導体装置の断面図である。
【図4】セラミックス材料の比抵抗と熱伝導率を示す図
である。
【図5】本発明の実施の形態に係る下部支持フレームと
上部支持フレームの上面図と断面図である。
【図6】本発明の実施の形態の変形例に係る半導体装置
の上面図と断面図である。
【図7】本発明の実施の形態の変形例に係る支持フレー
ムの上面図、断面図と鳥瞰図である。
【図8】本発明の実施の形態の変形例に係る支持フレー
ムの上面図と断面図である。
【図9】本発明の実施の形態の変形例に係る上部支持フ
レームの上面図と断面図である。
【図10】本発明の実施の形態の変形例に係る絶縁基板
と半導体装置の断面図である。
【図11】本発明の実施の形態の変形例に係る半導体装
置の断面の拡大図である。
【図12】本発明の実施の形態の変形例に係る絶縁基板
と半導体装置の断面図である。
【図13】本発明の実施の形態の変形例に係る絶縁基板
と半導体装置の断面図である。
【図14】本発明の実施の形態の変形例に係る半導体装
置の断面図である。
【図15】従来の半導体装置の断面図である。
【符号の説明】
1 半導体チップ 2 絶縁性セラミックス 3 上部導電層 4 絶縁基板 5、7 ハンダ層 6 金属ベース 9 絶縁性ゲル 10 絶縁性樹脂ケース 12 下部導電層 13 ヒートシンク 14 ボルト 15 上部支持フレーム 16 下部支持フレーム 17 支持フレーム 18 溝 19 絶縁性コーティング膜
フロントページの続き (72)発明者 石渡 裕 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内 (72)発明者 山本 敦史 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 草野 貴史 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 西村 隆宣 東京都府中市東芝町1番地 株式会社東芝 府中工場内 (72)発明者 田中 明 神奈川県横浜市鶴見区末広町2丁目4番地 株式会社東芝京浜事業所内 (72)発明者 荒木 浩二 神奈川県川崎市幸区小向東芝町1 株式会 社東芝多摩川工場内 (72)発明者 福吉 寛 神奈川県川崎市幸区小向東芝町1 株式会 社東芝多摩川工場内 Fターム(参考) 5F036 AA01 BB01 BB08 BC03 BC06 BD13

Claims (23)

    【特許請求の範囲】
  1. 【請求項1】 上部導電層、絶縁性セラミックスと下部
    導電層の積層構造を有し、前記下部導電層の下面が下に
    凸であることを特徴とする絶縁基板。
  2. 【請求項2】 前記凸の量が5μm以上100μm以下
    であることを特徴とする請求項1記載の絶縁基板。
  3. 【請求項3】 前記上部導電層の厚さが前記下部導電層
    の厚さより厚いことを特徴とする請求項1又は請求項2
    記載の絶縁基板。
  4. 【請求項4】 前記上部導電層の材料に比べて前記下部
    導電層の材料の熱膨張係数が小さいことを特徴とする請
    求項1乃至3のいずれか1記載の絶縁基板。
  5. 【請求項5】 前記絶縁性セラミックスが金属窒化物又
    は金属酸化物であることを特徴とする請求項1乃至4の
    いずれか1記載の絶縁基板。
  6. 【請求項6】 前記上部導電層と前記下部導電層が、
    金、銀、銅、アルミニウム又は金、銀、銅若しくはアル
    ミニウムを主成分とする合金であることを特徴とする請
    求項1乃至5のいずれか1記載の絶縁基板。
  7. 【請求項7】 単数又は複数の半導体チップと、該半導
    体チップが接合された前記請求項1乃至6記載の絶縁基
    板と、該絶縁基板に密着するヒートシンクと、前記絶縁
    基板の周囲に位置し、前記ヒートシンクに螺着し、前記
    絶縁基板の周辺部に圧接する支持フレームとを有するこ
    とを特徴とする半導体装置。
  8. 【請求項8】 前記絶縁基板の前記支持フレームに圧接
    される領域の直下で、前記絶縁基板と前記ヒートシンク
    の間に存在する空隙の高さが5μm以上100μm以下
    であることを特徴とする請求項7記載の半導体装置。
  9. 【請求項9】 前記支持フレームが、前記絶縁基板に圧
    接する上部支持フレームと、該上部支持フレームと前記
    ヒートシンクに螺着する下部支持フレームとを有するこ
    とを特徴とする請求項7又は請求項8記載の半導体装
    置。
  10. 【請求項10】 前記支持フレームが、前記絶縁基板の
    周囲の方向に分割されていることを特徴とする請求項7
    乃至9のいずれか1記載の半導体装置。
  11. 【請求項11】 前記支持フレームの弾性係数が150
    GPa以上であることを特徴とする請求項7乃至10の
    いずれか1記載の半導体装置。
  12. 【請求項12】 前記支持フレームが、金属窒化物又は
    金属酸化物であることを特徴とする請求項7乃至11の
    いずれか1記載の半導体装置。
  13. 【請求項13】 前記支持フレームが、金、銀、銅、ア
    ルミニウム又は金、銀、銅若しくはアルミニウムを主成
    分とする合金と、セラミックス、タングステン又はモリ
    ブデンとの複合材料であることを特徴とする請求項7乃
    至12のいずれか1記載の半導体装置。
  14. 【請求項14】 前記絶縁基板において、前記支持フレ
    ームに圧接される領域が、前記絶縁基板の端部から内側
    0.5mm以上までの領域であることを特徴とする請求
    項7乃至13のいずれか1記載の半導体装置。
  15. 【請求項15】 前記支持フレームと前記絶縁性セラミ
    ックスの熱膨張係数との差が、5×10-6/K以下であ
    ることを特徴とする請求項7乃至14のいずれか1記載
    の半導体装置。
  16. 【請求項16】 前記絶縁性セラミックスの端面と、該
    絶縁性セラミックスの端面と対向する支持フレームの面
    の距離が、0.2mm以上10mm以下であることを特
    徴とする請求項7乃至15のいずれか1記載の半導体装
    置。
  17. 【請求項17】 前記絶縁性セラミックスと、前記支持
    フレームの圧接面の表面粗さがRmax:5μm以下で
    あることを特徴とする請求項7乃至16のいずれか1記
    載の半導体装置。
  18. 【請求項18】 前記支持フレームが、前記上部導電層
    と下部導電層に接しないことを特徴とする請求項7乃至
    17のいずれか1記載の半導体装置。
  19. 【請求項19】 前記上部導電層の端面と、前記支持フ
    レームの端面との距離が0.5mm以上10mm以下で
    あることを特徴とする請求項7乃至18のいずれか1記
    載の半導体装置。
  20. 【請求項20】 前記上部導電層の端面と前記絶縁基板
    の端面との距離が1.0mm以上10mm以下であるこ
    とを特徴とする請求項7乃至18のいずれか1記載の半
    導体装置。
  21. 【請求項21】 前記支持フレームが、少なくとも前記
    上部導電層の対向面上と上面上に被着する金属酸化物又
    は金属窒化物の膜を有することを特徴とする請求項19
    又は請求項20記載の半導体装置。
  22. 【請求項22】 前記金属酸化物又は金属窒化物の膜の
    厚さが、0.2mm以上10mm以下であることを特徴
    とする請求項21記載の半導体装置。
  23. 【請求項23】 前記絶縁基板と前記支持フレームを被
    装する絶縁樹脂ケースと、露出する前記半導体チップ、
    前記絶縁基板と前記支持フレームの表面を包囲する絶縁
    性ゲルとを有することを特徴とする請求項7乃至22の
    いずれか1記載の半導体装置。
JP00127499A 1999-01-06 1999-01-06 半導体装置 Expired - Fee Related JP3519299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00127499A JP3519299B2 (ja) 1999-01-06 1999-01-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00127499A JP3519299B2 (ja) 1999-01-06 1999-01-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2000200865A true JP2000200865A (ja) 2000-07-18
JP3519299B2 JP3519299B2 (ja) 2004-04-12

Family

ID=11496893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00127499A Expired - Fee Related JP3519299B2 (ja) 1999-01-06 1999-01-06 半導体装置

Country Status (1)

Country Link
JP (1) JP3519299B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7632716B2 (en) 2003-06-09 2009-12-15 Sumitomo Metal (Smi) Electronics Devices, Inc. Package for high frequency usages and its manufacturing method
WO2011125651A1 (ja) * 2010-03-31 2011-10-13 シャープ株式会社 太陽電池パネル検査装置、太陽電池パネルの検査方法、太陽電池パネルの製造方法、および太陽電池パネル
US20120001318A1 (en) * 2010-06-30 2012-01-05 Denso Corporation Semiconductor device
JP2012160548A (ja) * 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール
WO2013002249A1 (ja) * 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール
US8896113B2 (en) 2011-09-21 2014-11-25 Kabushiki Kaisha Toshiba Base plate and semiconductor device
JP2015088653A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体装置
DE102015213495A1 (de) 2014-09-10 2016-03-10 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren dafür
WO2017056666A1 (ja) * 2015-09-28 2017-04-06 株式会社東芝 窒化珪素回路基板およびそれを用いた半導体モジュール
EP3057125A4 (en) * 2013-10-10 2017-05-31 Mitsubishi Materials Corporation Substrate for heat sink-equipped power module, and production method for same
JP2017228811A (ja) * 2017-10-10 2017-12-28 三菱電機株式会社 半導体装置
JP2018133598A (ja) * 2018-06-05 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
JP2020096124A (ja) * 2018-12-14 2020-06-18 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板の筐体への取り付け構造
CN112166652A (zh) * 2018-05-29 2021-01-01 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
WO2021193823A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 半導体装置およびその製造方法
DE112015000139B4 (de) 2014-03-19 2021-10-28 Fuji Electric Co., Ltd. Halbleitermoduleinheit und Halbleitermodul
EP3979313A1 (de) * 2020-09-30 2022-04-06 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische einrichtung und leistungshalbleitermodul damit
US11315842B2 (en) 2018-01-22 2022-04-26 Mitsubishi Electric Corporation Semiconductor package

Cited By (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7632716B2 (en) 2003-06-09 2009-12-15 Sumitomo Metal (Smi) Electronics Devices, Inc. Package for high frequency usages and its manufacturing method
WO2011125651A1 (ja) * 2010-03-31 2011-10-13 シャープ株式会社 太陽電池パネル検査装置、太陽電池パネルの検査方法、太陽電池パネルの製造方法、および太陽電池パネル
JP2011216645A (ja) * 2010-03-31 2011-10-27 Sharp Corp 太陽電池パネル検査装置、太陽電池パネルの検査方法、および太陽電池パネルの製造方法
US8957517B2 (en) 2010-06-30 2015-02-17 Denso Corporation Semiconductor device including cooler
US20120001318A1 (en) * 2010-06-30 2012-01-05 Denso Corporation Semiconductor device
CN102315181A (zh) * 2010-06-30 2012-01-11 株式会社电装 半导体器件
JP2012033872A (ja) * 2010-06-30 2012-02-16 Denso Corp 半導体装置
US8558375B2 (en) 2010-06-30 2013-10-15 Denso Corporation Semiconductor package cooled by grounded cooler
US8884426B2 (en) 2010-06-30 2014-11-11 Denso Corporation Semiconductor device including cooler
US9070666B2 (en) 2010-06-30 2015-06-30 Denso Corporation Semiconductor device including cooler
JP2012160548A (ja) * 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール
US9129932B2 (en) 2011-06-27 2015-09-08 Rohm Co., Ltd. Semiconductor module
JPWO2013002249A1 (ja) * 2011-06-27 2015-02-23 ローム株式会社 半導体モジュール
WO2013002249A1 (ja) * 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール
US8896113B2 (en) 2011-09-21 2014-11-25 Kabushiki Kaisha Toshiba Base plate and semiconductor device
US10032648B2 (en) 2013-10-10 2018-07-24 Mitsubishi Materials Corporation Method of manufacturing power-module substrate with heat-sink
EP3057125A4 (en) * 2013-10-10 2017-05-31 Mitsubishi Materials Corporation Substrate for heat sink-equipped power module, and production method for same
JP2015088653A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体装置
US9633918B2 (en) 2013-10-31 2017-04-25 Mitsubishi Electric Corporation Semiconductor device
DE112015000139B4 (de) 2014-03-19 2021-10-28 Fuji Electric Co., Ltd. Halbleitermoduleinheit und Halbleitermodul
DE102015213495A1 (de) 2014-09-10 2016-03-10 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren dafür
US9443778B2 (en) 2014-09-10 2016-09-13 Mitsubishi Electric Corporation Semiconductor device and manufacturing method thereof
WO2017056666A1 (ja) * 2015-09-28 2017-04-06 株式会社東芝 窒化珪素回路基板およびそれを用いた半導体モジュール
JPWO2017056666A1 (ja) * 2015-09-28 2018-07-12 株式会社東芝 窒化珪素回路基板およびそれを用いた半導体モジュール
US10160690B2 (en) 2015-09-28 2018-12-25 Kabushiki Kaisha Toshiba Silicon nitride circuit board and semiconductor module using the same
JP2017228811A (ja) * 2017-10-10 2017-12-28 三菱電機株式会社 半導体装置
US11315842B2 (en) 2018-01-22 2022-04-26 Mitsubishi Electric Corporation Semiconductor package
CN112166652A (zh) * 2018-05-29 2021-01-01 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
JPWO2019230826A1 (ja) * 2018-05-29 2021-06-17 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
US11406005B2 (en) 2018-05-29 2022-08-02 Kyocera Corporation Substrate for mounting electronic element, electronic device, and electronic module
JP7174046B2 (ja) 2018-05-29 2022-11-17 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
JP2018133598A (ja) * 2018-06-05 2018-08-23 三菱電機株式会社 半導体装置およびその製造方法
JP2020096124A (ja) * 2018-12-14 2020-06-18 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板の筐体への取り付け構造
JP7192469B2 (ja) 2018-12-14 2022-12-20 三菱マテリアル株式会社 ヒートシンク付き絶縁回路基板の筐体への取り付け構造
WO2021193823A1 (ja) * 2020-03-26 2021-09-30 三菱電機株式会社 半導体装置およびその製造方法
JPWO2021193823A1 (ja) * 2020-03-26 2021-09-30
JP7233604B2 (ja) 2020-03-26 2023-03-06 三菱電機株式会社 半導体装置およびその製造方法
EP3979313A1 (de) * 2020-09-30 2022-04-06 SEMIKRON Elektronik GmbH & Co. KG Leistungselektronische einrichtung und leistungshalbleitermodul damit
US11967536B2 (en) 2020-09-30 2024-04-23 Semikron Elektronik Gmbh Co., Kg Electronic power unit and semiconductor power module

Also Published As

Publication number Publication date
JP3519299B2 (ja) 2004-04-12

Similar Documents

Publication Publication Date Title
JP2000200865A (ja) 絶縁基板及び半導体装置
JPS6038867B2 (ja) 絶縁型半導体装置
US5698897A (en) Semiconductor device having a plated heat sink
JPS5929143B2 (ja) 電力用半導体装置
US20040164388A1 (en) Power semiconductor module
US5659199A (en) Resin sealed semiconductor device
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
WO2004112130A1 (ja) 半導体装置
KR20000064636A (ko) 반도체장치
JP2010199251A (ja) 半導体装置の製造方法
US20210210406A1 (en) Method for producing a circuit carrier, circuit carrier, method for producing a semiconductor module and semiconductor module
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
CN110462820B (zh) 具有带有凹形弯曲部的底板的半导体模块
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2008243877A (ja) パワーモジュールおよびその製造方法
JP5761280B2 (ja) 半導体パッケージおよびその製造方法
JP3216620B2 (ja) 半導体装置
JP2004288828A (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板並びにパワーモジュール
JP5521438B2 (ja) 半導体パッケージの製造方法
US5068156A (en) Semiconductor package
WO2021240944A1 (ja) 半導体装置
JP2764685B2 (ja) 半導体装置とその製造方法
JPH0982858A (ja) 半導体装置及びその金属支持板
JP3049410B2 (ja) 半導体パッケージ
JP2006041256A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees