JP5521438B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5521438B2 JP5521438B2 JP2009195468A JP2009195468A JP5521438B2 JP 5521438 B2 JP5521438 B2 JP 5521438B2 JP 2009195468 A JP2009195468 A JP 2009195468A JP 2009195468 A JP2009195468 A JP 2009195468A JP 5521438 B2 JP5521438 B2 JP 5521438B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- insulating film
- sealing resin
- mask
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
図1は、本発明の第1実施形態に係る半導体パッケージS1の概略断面構成を示す図である。この半導体パッケージS1は、大きくは、リードフレーム10上に半導体素子20を実装したものを、リードフレーム10の実装面とは反対側の面が露出するように、封止樹脂30で封止したものである。
図8は、本発明の第2実施形態に係る半導体パッケージS2の概略断面構成を示す図である。本実施形態は、上記第1実施形態に比べて、金属膜60が省略された構成であることが相違するものである。
図9は、本発明の第3実施形態に係る半導体パッケージS3の概略断面構成を示す図である。上記各実施形態では、半導体素子20の片面にのみリードフレーム10を設け、半導体素子20の片面側からリードフレーム10による放熱を行うものであった。
図10は、本発明の第4実施形態に係る半導体パッケージの製造方法を示す工程図であり、図11は、本実施形態の半導体パッケージを外部の冷却器100に組み付ける組み付け方法を示す工程図である。本実施形態の半導体パッケージは、上記第3実施形態と同様、両面放熱型のパッケージである。
図12は、本発明の第5実施形態に係る半導体パッケージの概略断面構成を示す図である。本実施形態の半導体パッケージも、両面放熱型のパッケージであるが、2個の半導体素子20を有するものである。
なお、絶縁膜50は、金属製のリードフレーム10、70よりも封止樹脂30との密着力が大きくセラミックよりなる電気絶縁性のものであれば、溶射により成膜されたものでなくてもよい。たとえば、絶縁膜50は、スパッタやCVDなど溶射以外の成膜方法により形成されたものであってもよい。また、金属膜60も、溶射以外にスパッタやCVDなどにより形成されたものであってもよい。
11 リードフレームの一面
12 リードフレームの他面
13 リードフレームの側面
14 素子接合部
20 半導体素子
30 封止樹脂
50 絶縁膜
60 金属膜
M マスク
Claims (1)
- 放熱性を有する金属製板状のリードフレーム(10)の両板面のうちの一面(11)に半導体素子(20)を搭載して接合し、
前記リードフレーム(10)の両板面のうちの他面(12)側を被覆せずに、前記リードフレーム(10)の一面(11)および前記半導体素子(20)を、封止樹脂(30)により被覆して封止するようにした半導体パッケージの製造方法において、
前記リードフレーム(10)の表面(11〜13)のうち前記一面(11)における前記半導体素子(20)と接合される部位である素子接合部(14)を除く部位に、前記リードフレーム(10)よりも前記封止樹脂(30)との密着力が大きくセラミックよりなる電気絶縁性の絶縁膜(50)を形成する絶縁膜形成工程を備え、
前記絶縁膜形成工程では、前記リードフレーム(10)の表面(11〜13)のうち前記素子接合部(14)に、当該素子接合部(14)を被覆するマスク(M)を設け、
前記マスク(M)が設けられた前記リードフレーム(10)に対して、前記マスク(M)以外の前記リードフレーム(10)の表面(11〜13)に、ショットブラスト処理を行い、
その後、前記リードフレーム(10)から前記マスク(M)を取り外し、前記素子接合部(14)を含む前記リードフレーム(10)の表面(11〜13)に、前記絶縁膜(50)を形成する材料を溶射によって吹き付けることにより、前記リードフレーム(10)の表面(11〜13)のうち前記素子接合部(14)を除く部位に前記絶縁膜(50)を形成することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195468A JP5521438B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009195468A JP5521438B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体パッケージの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013189315A Division JP5761280B2 (ja) | 2013-09-12 | 2013-09-12 | 半導体パッケージおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049290A JP2011049290A (ja) | 2011-03-10 |
JP5521438B2 true JP5521438B2 (ja) | 2014-06-11 |
Family
ID=43835359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009195468A Active JP5521438B2 (ja) | 2009-08-26 | 2009-08-26 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5521438B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5859941B2 (ja) * | 2012-09-25 | 2016-02-16 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07122696A (ja) * | 1993-10-27 | 1995-05-12 | Nippon Steel Corp | 半導体装置 |
-
2009
- 2009-08-26 JP JP2009195468A patent/JP5521438B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011049290A (ja) | 2011-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6199397B2 (ja) | 半導体装置およびその製造方法 | |
US9177934B2 (en) | Connection arrangement of an electric and/or electronic component | |
US20180053737A1 (en) | Power semiconductor device | |
JP6264230B2 (ja) | 半導体装置 | |
JP2011253950A (ja) | 電力半導体装置 | |
JP3988735B2 (ja) | 半導体装置及びその製造方法 | |
JP5214936B2 (ja) | 半導体装置 | |
JP2008041752A (ja) | 半導体モジュールおよび半導体モジュール用放熱板 | |
JPWO2016103436A1 (ja) | 半導体モジュール | |
EP3196930B1 (en) | Bonded body, power module substrate with heat sink, use of the bonded body as a heat sink, method for manufacturing bonded body | |
JP2010278164A (ja) | 半導体装置とその製造方法 | |
EP3358615B1 (en) | Silicon nitride circuit board and semiconductor module using same | |
JP3519299B2 (ja) | 半導体装置 | |
EP3276657A1 (en) | Cooler, power semiconductor module arrangement having a cooler, and methods for producing the same | |
WO2011149017A1 (ja) | 半導体モジュール基板および半導体モジュール | |
US20150357289A1 (en) | Semiconductor device | |
JP6399738B2 (ja) | 半導体装置 | |
JP2012164697A (ja) | 電力用パワーモジュール及び電力用半導体装置 | |
CN109075159B (zh) | 半导体装置及其制造方法 | |
JP5761280B2 (ja) | 半導体パッケージおよびその製造方法 | |
JPWO2019102537A1 (ja) | 半導体装置 | |
JP5521438B2 (ja) | 半導体パッケージの製造方法 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2011023631A (ja) | 接合構造体 | |
CN106415827B (zh) | 冷却器一体型半导体模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140324 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |