JP5859941B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5859941B2
JP5859941B2 JP2012211134A JP2012211134A JP5859941B2 JP 5859941 B2 JP5859941 B2 JP 5859941B2 JP 2012211134 A JP2012211134 A JP 2012211134A JP 2012211134 A JP2012211134 A JP 2012211134A JP 5859941 B2 JP5859941 B2 JP 5859941B2
Authority
JP
Japan
Prior art keywords
frame
coating film
lead frame
electrodeposition coating
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012211134A
Other languages
English (en)
Other versions
JP2014067823A (ja
Inventor
佐々木 悟
悟 佐々木
保仁 岩月
保仁 岩月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Kobe Electric Machinery Co Ltd
Toyota Motor Corp
Original Assignee
Shin Kobe Electric Machinery Co Ltd
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Kobe Electric Machinery Co Ltd, Toyota Motor Corp filed Critical Shin Kobe Electric Machinery Co Ltd
Priority to JP2012211134A priority Critical patent/JP5859941B2/ja
Publication of JP2014067823A publication Critical patent/JP2014067823A/ja
Application granted granted Critical
Publication of JP5859941B2 publication Critical patent/JP5859941B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、例えば電力変換用の半導体装置に関する。
特許文献1には、半導体パッケージが記載されている。特許文献1に記載の半導体パッケージは、上面に半導体素子が搭載されたリードフレームと、リードフレームの底面側を被覆せずに半導体素子及びリードフレームの上面を被覆して封止する封止樹脂とを備えている。また、特許文献1に記載の半導体パッケージにおいては、リードフレームの上面のうちの封止樹脂に被覆される部位、リードフレームの側面、及びリードフレームの底面に絶縁膜が設けられている。
特開2011−49290号公報
上述した特許文献1に記載の半導体パッケージにおいては、リードフレームの各面と封止樹脂との間に絶縁膜が介在させられると共に、リードフレームの底面側において、絶縁膜と封止樹脂との界面が露出している。このため、特許文献1に記載の半導体パッケージにあっては、その露出した絶縁膜と封止樹脂との界面から水が浸入し、絶縁不良が生じるおそれがある。
本発明は、そのような事情に鑑みてなされたものであり、絶縁不良が生じることを抑制可能な半導体装置を提供することを課題とする。
上記課題を解決するために、本発明に係る半導体装置は、上面に半導体素子が実装されたリードフレームと、リードフレームの側面に沿ってリードフレームを囲う枠体と、リードフレームの底面及び側面を被覆する絶縁性の第1電着塗装被膜と、枠体の上面の一部分を露出しつつ、少なくとも枠体の底面及び側面を被覆する絶縁性の第2電着塗装被膜と、リードフレームの底面上の第1電着塗装被膜、及び枠体の底面上の第2電着塗装被膜を露出しつつ、半導体素子、リードフレーム、及び枠体を被覆して封止する封止樹脂体と、を備え、リードフレームの側面と枠体の側面とは互いに対向しており、リードフレームの側面上の第1電着塗装被膜と、枠体の側面上の第2電着塗装被膜とは互いに一体に形成されており、枠体の上面の一部分には凹部が形成されている、ことを特徴とする。
この半導体装置においては、半導体素子が実装されるリードフレームが、枠体によって囲われている。また、リードフレームの側面上の絶縁性の第1電着塗装被膜と、リードフレームの側面に対向する枠体の側面上の絶縁性の第2電着塗装被膜とが一体に形成されている。このため、リードフレームの底面側において、第1電着塗装被膜と封止樹脂体との界面が露出しない(形成されない)。したがって、第1電着塗装被膜と封止樹脂との界面からの浸水に起因した絶縁不良が生じない。
また、この半導体装置においては、枠体の上面の一部分が、第2電着塗装被膜から露出しており、その露出した一部分には凹部が形成されている。このため、例えばその凹部に封止樹脂体が充填されることにより、枠体と封止樹脂体との密着性が向上する。その結果、第2電着塗装被膜と封止樹脂体との界面からの浸水に起因した絶縁不良を抑制することができる。以上のように、この半導体装置によれば、絶縁不良が生じることを抑制することができる。
本発明に係る半導体装置においては、枠体に形成された凹部は、アンダーカット形状を呈しているものとすることができる。この場合、枠体の凹部のアンカー効果によって、枠体と封止樹脂体との密着性が一層向上される。このため、第2電着塗装被膜と封止樹脂体との界面からの浸水に起因した絶縁不良を確実に抑制することができる。
本発明によれば、絶縁不良が生じることを抑制可能な半導体装置を提供することができる。
本発明に係る半導体装置の一実施形態の構成を示す断面図である。
以下、本発明に係る半導体装置の一実施形態について、図面を参照して詳細に説明する。図1は、本発明に係る半導体装置の一実施形態の構成を示す断面図である。図1に示されるように、本実施形態に係る半導体装置1は、リードフレーム10と、半導体素子20と、枠体30と、電着塗装被膜(第1電着塗装被膜)40と、電着塗装被膜(第2電着塗装被膜)50と、封止樹脂体60とを備えている。半導体装置1は、例えば、電力変換用スイッチング半導体装置である。
リードフレーム10は、断面略長方形上の幅広の形状を呈している。リードフレーム10は、上面11と、上面11の反対側の底面12と、上面11と底面12とを接続する側面13とを有している。リードフレーム10は、例えば、銅(JIS C1100)等の金属からなる。リードフレーム10の寸法は、例えば、厚さ2mm×幅20mm×長さ20mm程度である。
半導体素子20は、例えばはんだ等の導電性接着剤Gを介してリードフレーム10の上面11に実装されている。半導体素子20は、例えば、IGBT(Insulated Gate Bipolar Transistor)等の半導体スイッチング素子である。
枠体30は、断面略正方形状を呈しており、リードフレーム10の側面13に沿ってリードフレーム10を囲っている。枠体30は、上面31と、上面31の反対側の底面32と、上面31と底面32とを接続する内側面33a及び外側面33bとを有している。枠体30内側面33aは、リードフレーム10の側面13に対向している。枠体30の上面31には、凹部34が形成されている。凹部34は、上面31と外側面33bとによって規定される枠体30の角部分35に形成されている。凹部34の寸法は、例えば、深さ1mm、幅0.5mm程度である。
枠体30は、例えば、銅(JIS C1100)等の金属からなる。枠体30の寸法は、例えば、厚さ2mm×幅2mm程度である。枠体30の内寸は、例えば、リードフレーム10の幅よりも0.12mm程度大きい。したがって、枠体30の内側面33aとリードフレーム10の側面13との間には、0.06mm程度の間隙が設けられる。
電着塗装被膜40は、リードフレーム10の底面12及び側面13上に形成されており、底面12及び側面13を被覆している。電着塗装被膜40は、リードフレーム10の上面11上には設けられていない。電着塗装被膜40の材料としては、絶縁性の高い任意の材料を用いることができるが、例えばエポキシやポリイミド等の耐熱性が高く、且つ、吸水率が比較的小さい材料を用いることが好ましい。電着塗装被膜40の厚さは、例えば30μm程度とすることができる。
電着塗装被膜50は、枠体30の上面31、底面32、内側面33a、及び、外側面33b上に形成されており、上面31の一部分、底面32、内側面33a、及び、外側面33bの一部分を被覆している。電着塗装被膜50は、枠体30の角部分35には形成されていない。したがって、枠体30は、角部分35において電着塗装被膜50から露出している。凹部34は、上述したように、その露出した角部分35に形成されている。
ここで、電着塗装被膜40と電着塗装被膜50とは一体に形成されている。特に、リードフレーム10の側面13上の電着塗装被膜40と、枠体30の内側面33a上の電着塗装被膜50とは連続して一体的に形成されている。したがって、リードフレーム10の側面13と、枠体30の内側面33aとの間の間隙は、電着塗装被膜40及び電着塗装被膜50によって充填されて埋められている。
封止樹脂体60は、リードフレーム10の底面12上の電着塗装被膜40、及び枠体30の底面32上の電着塗装被膜50を露出しつつ、リードフレーム10、半導体素子20、及び枠体30を被覆して封止している。封止樹脂体60は、リードフレーム10の上面11には直に形成されているが、枠体30の上面31及び外側面33bには電着塗装被膜50を介して形成されている。ただし、封止樹脂体60は、枠体30の角部分35においては、枠体30の上面31及び外側面33bに直に形成されている。したがって、枠体30の上面31に形成された凹部34には、封止樹脂体60が充填されている。
以上のように構成される半導体装置1は、例えば次のようにして製造することができる。すなわち、まず、リードフレーム10と枠体30とを用意する。このとき、リードフレーム10の上面11の一部と枠体30の上面31の一部とは、厚さ0.5mm程度の銅部材によって互いに連結されている。また、リードフレーム10の上面11の後に半導体素子20が実装される箇所と、凹部34を形成する箇所とには、マスキングテープが貼着されている。
続いて、互いに連結されて固定された状態のリードフレーム10及び枠体30に対して電着塗装加工を行うことにより、リードフレーム10及び枠体30のマスキングテープが貼着された箇所以外に電着塗装被膜を形成する。その後、その被膜を乾燥・硬化させることにより、電着塗装被膜40,50を形成する。これにより、リードフレーム10と枠体30の全体としては30μm程度の電着塗装被膜が形成されると共に、リードフレーム10と枠体30との間の間隙においては電着塗装被膜40と電着塗装被膜50とが一体化して60μm程度の電着塗装被膜が形成される。
続いて、リードフレーム10と枠体30とを互いに連結している銅部材を除去する。これにより、リードフレーム10と枠体30との間において絶縁が確保される。また、リードフレーム10に貼着したマスキングテープを除去し、リードフレーム10の上面11に導電性接着剤Gにより半導体素子20を実装する。さらに、枠体30の上面31に凹部34を形成する。その後、封止樹脂工程に移行する。
封止樹脂工程においては、リードフレーム10の底面12及び枠体30の底面32を所定の金型に固定することにより、リードフレーム10の底面12及び枠体30の底面32(すなわち、電着塗装被膜40,50)を封止樹脂体60のための樹脂に晒されない状態を維持しながら樹脂成形を行い、リードフレーム10、半導体素子20、及び枠体30を封止する封止樹脂体60を形成する。以上の工程により、半導体装置1が得られる。
なお、リードフレーム10と枠体30とを別離した状態で用意し、別々に電着塗装加工を実施したうえで、電着塗装被膜の乾燥・硬化の時に合わせて同時に処理することにより、電着塗装被膜40と電着塗装被膜50とを一体化させてもよい。
以上説明したように、本実施形態に係る半導体装置1においては、半導体素子20が実装されるリードフレーム10が、枠体30によって囲われている。また、リードフレーム10の側面13上の電着塗装被膜40と、リードフレーム10の側面13に対向する枠体30の内側面33a上の電着塗装被膜50とが一体に形成されている。このため、リードフレーム10の底面12側において、電着塗装被膜40と封止樹脂体60との界面が露出しない(形成されない)。したがって、電着塗装被膜40と封止樹脂60との界面からの浸水に起因した絶縁不良が生じない。
また、本実施形態に係る半導体装置1においては、枠体30の上面31の一部分(角部分35を規定する部分)が、電着塗装被膜50から露出しており、その露出した一部分には凹部34が形成されている。このため、凹部34に封止樹脂体60が充填されることにより、枠体30と封止樹脂体60との密着性が向上する。その結果、電着塗装被膜50と封止樹脂体60との界面からの浸水に起因した絶縁不良を抑制することができる(例えば、浸水が生じても凹部34でその浸水を防止できる)。よって、半導体装置1によれば、絶縁不良が生じることを抑制することができる。
また、半導体装置1においては、リードフレーム10を被覆する電着塗装被膜40と枠体30を被覆する電着塗装被膜50とが一体に形成されているので、リードフレーム10のエッジ部分において電着塗装被膜の膜厚の減少を防止することができる。
また、リードフレーム10の側面13と枠体30の内側面33aとを同時に電着塗装することにより、両者間の電着塗装被膜40,50が一体化されるので、リードフレーム10と枠体30との隙間からの浸水を防止することができる。
さらに、半導体装置1においては、枠体30の上面31に凹部34が形成されているので、封止樹脂体60でモールド後の密着状態を、超音波探傷機で容易に検査することが可能となる。その結果、品質の向上を図ることができる。
以上の実施形態は、本発明に係る半導体装置の一実施形態を説明したものである。したがって、本発明は、上述した半導体装置1に限定されず、各請求項の要旨を変更しない範囲において、半導体装置1を任意に変更したものとすることができる。
例えば、半導体装置1においては、リードフレーム10の上面11に形成された凹部34の形状を、アンダーカット形状とすることができる。この場合には、その凹部34に封止樹脂体60が入り込み硬化することにより、非常に強固なアンカー効果が奏されるので、枠体30と封止樹脂体60との密着性が一層向上する。その結果、電着塗装被膜50と封止樹脂体60との界面からの浸水が発生した際に、確実に、凹部34でその浸水を止めることができる。
また、半導体装置1においては、電着塗装被膜40,50の代わりに、溶射やスパッタ、CVD等により成膜される任意の絶縁膜を用いることができる。この場合にも、絶縁膜の表面粗さが小さく、滑らかである場合があるので、封止樹脂体60でモールドしたときの絶縁膜と封止樹脂体60との界面において、十分なアンカー効果が得られず、密着力が低下することが考えられる。したがって、そのような絶縁膜を用いる場合にも、本発明を適用することが好適である。なお、上記実施形態のように、絶縁膜を電着塗装被膜とする場合には、特に密着力が低下する可能性が高いため、本発明がより有効となる。
また、枠体30と封止樹脂体60との密着性を向上するために枠体30の上面31に凹凸部(凹部34)を形成する方法としては、例えば、ブラスト処理による表面粗さが比較的小さい方法であってもよいが、プレス加工によるディンプルのような深さ1mm程度の大きな凹部34を形成することが好ましい。
また、枠体30の凹凸部(凹部34が形成される部分)には、マスキングにより電着塗装被膜を処理しない方が、枠体30と封止樹脂体60との密着性が高まるので好ましい。さらに、封止樹脂体60でモールドする前に、リードフレーム10の表面や電着塗装被膜40,50の表面にプライマーを塗布することにより、封止樹脂体60との密着性を向上させることも好ましい。
1…半導体装置、10…リードフレーム、11…上面、12…底面、13…側面、20…半導体素子、30…枠体、31…上面、32…底面、33a…内側面(側面)、34…凹部、40…電着塗装被膜(第1電着塗装被膜)、50…電着塗装被膜(第2電着塗装被膜)、60…封止樹脂体。

Claims (2)

  1. 上面に半導体素子が実装されたリードフレームと、
    前記リードフレームの側面に沿って前記リードフレームを囲う枠体と、
    前記リードフレームの底面及び前記側面を被覆する絶縁性の第1電着塗装被膜と、
    前記枠体の上面の一部分を露出しつつ、少なくとも前記枠体の底面及び側面を被覆する絶縁性の第2電着塗装被膜と、
    前記リードフレームの前記底面上の前記第1電着塗装被膜、及び前記枠体の前記底面上の前記第2電着塗装被膜を露出しつつ、前記半導体素子、前記リードフレーム、及び前記枠体を被覆して封止する封止樹脂体と、を備え、
    前記リードフレームの前記側面と前記枠体の前記側面とは互いに対向しており、
    前記リードフレームの前記側面上の前記第1電着塗装被膜と、前記枠体の前記側面上の前記第2電着塗装被膜とは互いに一体に形成されており、
    前記枠体の前記上面の前記一部分には凹部が形成されている、
    ことを特徴とする半導体装置。
  2. 前記枠体に形成された前記凹部は、アンダーカット形状を呈している、ことを特徴とする請求項1に記載の半導体装置。
JP2012211134A 2012-09-25 2012-09-25 半導体装置 Active JP5859941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012211134A JP5859941B2 (ja) 2012-09-25 2012-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012211134A JP5859941B2 (ja) 2012-09-25 2012-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2014067823A JP2014067823A (ja) 2014-04-17
JP5859941B2 true JP5859941B2 (ja) 2016-02-16

Family

ID=50743942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012211134A Active JP5859941B2 (ja) 2012-09-25 2012-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5859941B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068430A (ja) * 1998-08-19 2000-03-03 Goto Seisakusho:Kk ヒートシンクを備えた樹脂封止型半導体装置
JP3915337B2 (ja) * 1999-09-01 2007-05-16 松下電器産業株式会社 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2006086342A (ja) * 2004-09-16 2006-03-30 Toyota Motor Corp 樹脂封入型半導体装置
JP5521438B2 (ja) * 2009-08-26 2014-06-11 株式会社デンソー 半導体パッケージの製造方法

Also Published As

Publication number Publication date
JP2014067823A (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
JP6309112B2 (ja) パワーモジュール
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
WO2015151273A1 (ja) 半導体装置
US20070007634A1 (en) Method for manufacturing semiconductor chip package
JP2013225595A5 (ja)
TW201511213A (zh) 半導體裝置及其製造方法
JP6323942B2 (ja) ヒートスプレッダを有する半導体デバイスアセンブリを形成するための方法
US20160276245A1 (en) Semiconductor device
JP2014150253A5 (ja)
US20160343630A1 (en) Semiconductor device and manufacturing method of the same
JP6057748B2 (ja) パワーモジュールおよびパワーモジュールの製造方法
JP5859941B2 (ja) 半導体装置
US20170103960A1 (en) Semiconductor device
JP2010026307A (ja) 液晶表示素子およびその製造方法
US20140291011A1 (en) Electronic device and method for fabricating the same
JP2016146458A (ja) 半導体装置
JP2014187135A (ja) 半導体装置
JP2006086342A (ja) 樹脂封入型半導体装置
WO2019146260A1 (ja) 半導体装置
JP5799857B2 (ja) 半導体装置
WO2019146259A1 (ja) 半導体装置
JP6869602B2 (ja) 半導体装置
JP2015106649A (ja) 電子装置
JP2005093635A (ja) 樹脂封止型半導体装置
TW200723468A (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151217

R151 Written notification of patent or utility model registration

Ref document number: 5859941

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250