JP5062189B2 - 半導体装置の実装構造 - Google Patents
半導体装置の実装構造 Download PDFInfo
- Publication number
- JP5062189B2 JP5062189B2 JP2009010646A JP2009010646A JP5062189B2 JP 5062189 B2 JP5062189 B2 JP 5062189B2 JP 2009010646 A JP2009010646 A JP 2009010646A JP 2009010646 A JP2009010646 A JP 2009010646A JP 5062189 B2 JP5062189 B2 JP 5062189B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- radiator
- heat
- exposed
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
本発明の一実施形態が適用された半導体装置の実装構造について説明する。図1は本実施形態にかかる半導体装置の実装構造の断面構成を示す図、図2は図1に示す半導体装置の実装構造の上面図を示しており、図1は図2中のA−A断面に相当している。これら図1および図2に基づいて、本実施形態にかかる半導体装置の実装構造について説明する。
本発明の第2実施形態について説明する。本実施形態の半導体装置の実装構造は、第1実施形態に対して溝31の形状を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。図5は本実施形態にかかる半導体装置の実装構造の断面構成を示す図であり、図6は図5に示す半導体装置の実装構造の上面図を示している。なお、図5は図6中のB−B断面に相当している。
上記各実施形態では、絶縁層として絶縁シート20を用いた例を説明したが、例えば、放熱器30がAlを用いて構成されている場合には、放熱器30をアルマイト処理することにより絶縁層を形成することもできる。
11 放熱板
12 半導体素子
13 モールド樹脂
15 端子部
16 リード部材
20 絶縁シート
30 放熱器
31 溝
Claims (3)
- 表面と、前記表面と反対側の裏面と、前記表面と前記裏面との間に配置される側面と、を有する放熱板(11)と、前記放熱板(11)の前記表面上に搭載された半導体素子(12)と、前記放熱板(11)のうち前記裏面および前記側面の一部が露出するように、前記放熱板(11)および前記半導体素子(12)を包み込んで封止するモールド樹脂(13)と、を備える半導体装置(10)と、
前記半導体装置(10)を搭載する放熱器(30)と、
前記放熱器(30)上に配置される絶縁層(20)と、を有し、
前記絶縁層(20)側に前記放熱板(11)の裏面側を向けた状態で、前記半導体装置(10)を前記放熱器(30)上に搭載する半導体装置の実装構造であって、
前記放熱器(30)のうち前記半導体装置(10)を搭載する一面には、前記放熱板(11)のうち前記モールド樹脂(13)から露出している側面と対向する位置において、所定深さの溝(31)が形成されていることを特徴とする半導体装置の実装構造。 - 前記溝(31)は、前記放熱板(11)のうち前記モールド樹脂(13)から露出している側面と対応する形状とされていることを特徴とする請求項1に記載の半導体装置の実装構造。
- 前記放熱器(30)の前記一面は、相対する二辺を有した構成とされ、
前記半導体装置(10)は、前記放熱板(11)の側面の一部が露出するように一方向に突出して前記モールド樹脂(13)に包み込まれていると共に、前記放熱板(11)の突出方向と前記相対する2辺とが平行になるように前記放熱器(30)上に搭載されており、
前記溝(31)は、前記放熱板(11)のうち前記モールド樹脂(13)から露出している側面と対向する部分を含み、前記相対する二辺のうち一方の一辺から反対側の一辺まで形成されていることを特徴とする請求項1に記載の半導体装置の実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010646A JP5062189B2 (ja) | 2009-01-21 | 2009-01-21 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010646A JP5062189B2 (ja) | 2009-01-21 | 2009-01-21 | 半導体装置の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010171104A JP2010171104A (ja) | 2010-08-05 |
JP5062189B2 true JP5062189B2 (ja) | 2012-10-31 |
Family
ID=42702970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009010646A Expired - Fee Related JP5062189B2 (ja) | 2009-01-21 | 2009-01-21 | 半導体装置の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5062189B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5898894B2 (ja) * | 2011-09-27 | 2016-04-06 | 新電元工業株式会社 | 半導体装置及び半導体システム |
DE112019001311T5 (de) * | 2018-03-12 | 2020-12-10 | Rohm Co., Ltd. | Halbleiterbauteil und montagestruktur für halbleiterbauteil |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5392383U (ja) * | 1976-12-27 | 1978-07-28 | ||
JPH05343575A (ja) * | 1992-06-10 | 1993-12-24 | Fujitsu Ltd | トランジスタの取付構造 |
-
2009
- 2009-01-21 JP JP2009010646A patent/JP5062189B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010171104A (ja) | 2010-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5881860B2 (ja) | パワーモジュール | |
JP5511621B2 (ja) | 半導体装置 | |
JP6065973B2 (ja) | 半導体モジュール | |
JP6164364B2 (ja) | 半導体装置 | |
JP7023298B2 (ja) | 電力変換装置及び電力変換装置の製造方法 | |
WO2018146933A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4254527B2 (ja) | 半導体装置 | |
JP2005123233A (ja) | 半導体装置の冷却構造 | |
JP5446302B2 (ja) | 放熱板とモジュール | |
JP2016092266A (ja) | 半導体装置 | |
JP5222838B2 (ja) | 制御装置 | |
JP6421549B2 (ja) | パワーモジュール | |
JP6150866B2 (ja) | 電力半導体装置 | |
JP2007165426A (ja) | 半導体装置 | |
JP4614107B2 (ja) | 半導体装置 | |
JP5062189B2 (ja) | 半導体装置の実装構造 | |
JP2007019125A (ja) | 電力変換装置 | |
JP4046623B2 (ja) | パワー半導体モジュールおよびその固定方法 | |
JP2015185835A (ja) | 半導体装置及びその製造方法 | |
JP2010103231A (ja) | 電子装置 | |
JP2005327791A (ja) | 半導体装置およびその実装構造 | |
JP2005033123A (ja) | 半導体パワーモジュール | |
WO2018092185A1 (ja) | 半導体モジュール及び半導体装置 | |
JP2010141034A (ja) | 半導体装置及びその製造方法 | |
CN111373527B (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |