DE102018217143B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102018217143B4
DE102018217143B4 DE102018217143.2A DE102018217143A DE102018217143B4 DE 102018217143 B4 DE102018217143 B4 DE 102018217143B4 DE 102018217143 A DE102018217143 A DE 102018217143A DE 102018217143 B4 DE102018217143 B4 DE 102018217143B4
Authority
DE
Germany
Prior art keywords
resist
semiconductor device
opening
semiconductor element
preferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018217143.2A
Other languages
English (en)
Other versions
DE102018217143A1 (de
Inventor
Takami Otsuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018217143A1 publication Critical patent/DE102018217143A1/de
Application granted granted Critical
Publication of DE102018217143B4 publication Critical patent/DE102018217143B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleitervorrichtung, gekennzeichnet, indem sie umfasst:einen Resist (4), der so vorgesehen ist, dass er eine Öffnung auf einer Metallstruktur (1) aufweist, wobei der Resist (4) einen in die Öffnung vorstehenden Vorsprungsteil aufweist;wobei die Halbleitervorrichtung ferner gekennzeichnet ist, indem sie umfasst:ein Halbleiterelement (5), das eine kleinere Außenabmessung als eine Außenabmessung der Öffnung ohne den Vorsprung aufweist; undein Lot (3), das innerhalb der Öffnung vorgesehen ist, um die Metallstruktur (1) und das Halbleiterelement (5) zu verbinden,wobei der Vorsprungsteil des Resists (4) eine Vielzahl von Vorsprüngen umfasst, die in einer Draufsicht mit dem Halbleiterelement (5) überlappen und eine Position des Halbleiterelements (5) relativ zum Resist (4) in einer Dickenrichtung regulieren.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem Aufbau, in welchem eine Metallstruktur und ein Halbleiterelement durch ein Lot miteinander verbunden sind.
  • Beschreibung des Standes der Technik
  • Herkömmlicherweise ist eine Halbleitervorrichtung mit einem Aufbau bekannt, in welchem eine Metallstruktur und ein Halbleiterelement durch ein Lot verbunden sind. In der Halbleitervorrichtung kann, wenn das direkt unter dem Halbleiterelement vorgesehene Lot schmilzt, eine Dicke des Lots nicht einheitlich gehalten werden, und es besteht ein Problem, dass das Halbleiterelement nach einem Bonden gekippt sein kann.
  • Als eine Gegenmaßnahme gegen solch ein Problem wurde ein Verfahren vorgeschlagen, in welchem vorab eine Drahtbondverbindung an einer Stelle vorgesehen wird, wo ein Halbleiterelement angeordnet wird, um eine einem Durchmesser der Drahtbondverbindung entsprechende Dicke sicherzustellen. Ferner wurde eine Halbleitervorrichtung offenbart, die einen Resist enthält, der so vorgesehen ist, dass er das Lot umgibt (siehe zum Beispiel JP 2006 - 49 777 A ).
  • In dem Verfahren zum Sicherstellen der dem Durchmesser der Drahtbondverbindung entsprechenden Dicke ist es jedoch notwendig, einen Prozess zum Vorsehen der Drahtbondverbindung hinzuzufügen, was Probleme wie etwa eine lange Produktionszeit und hohe Produktionskosten hervorruft. Außerdem kann in der JP 2006 - 49 777 A eine Neigung eines Halbleiterelements nicht unterdrückt werden.
  • US 5 271 548 A offenbart ein Verfahren zum Aufbringen von Lötmittel und Montieren von Komponenten auf gedruckten Schaltungsplatten. Das Verfahren umfasst das Aufbringen einer Lötpaste auf elektrisch leitfähige Bereiche einer gedruckten Schaltungsplatte, um Lötmittelablagerungen zu bilden, und anschließendes Schmelzen der Lötmittelablagerungen zu Lötmittelaufträgen, die mit den leitfähigen Bereichen verbunden sind. Die Verbindung der Bauelemente mit der Leiterplatte erfolgt durch einen zwischen den elektrisch leitfähigen Bereichen auf die Leiterplatte aufgebrachten Klebstoff, wobei jeder der elektrisch leitfähigen Bereiche jeweils einem der Bauelemente zugeordnet wird. Ein Flussmittel wird aufgetragen und ein Lötprozess wird durchgeführt.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung wurde gemacht, um solche Probleme zu lösen, und deren Aufgabe besteht darin, eine Halbleitervorrichtung vorzusehen, die eine Neigung eines Halbleiterelements unterdrücken kann.
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale des unabhängigen Anspruchs. Die Unteransprüche haben vorteilhafte Ausgestaltungen der Erfindung zum Inhalt.
  • Um das obige Problem zu lösen, enthält eine Halbleitervorrichtung gemäß der vorliegenden Erfindung einen Resist, der so vorgesehen ist, dass er eine Öffnung auf einer Metallstruktur aufweist, wobei der Resist ein Vorsprungsteil aufweist, der in die Öffnung vorsteht, und die Halbleitervorrichtung umfasst ferner ein Halbleiterelement, das eine kleinere Außenabmessung als eine Außenabmessung der Öffnung ohne den Vorsprung aufweist, und ein Lot, das in der Öffnung vorgesehen ist, um die Metallstruktur und das Halbleiterelement zu verbinden, wobei der Vorsprungsteil des Resists eine Vielzahl von Vorsprüngen umfasst, die in einer Draufsicht mit dem Halbleiterelement überlappen und eine Dickenrichtung des Halbleiterelements bestimmen bzw. regulieren.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung vorzusehen, die eine Neigung eines Halbleiterelements unterdrücken kann. Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung enthält einen Resist, der so vorgesehen ist, dass er eine Öffnung auf einer Metallstruktur aufweist, wobei der Resist einen in die Öffnung vorstehenden Vorsprungsteil aufweist, und die Halbleitervorrichtung umfasst ferner ein Halbleiterelement mit einer kleineren Außenabmessung als eine Außenabmessung der Öffnung ohne den Vorsprung und ein Lot, das in der Öffnung vorgesehen ist, um die Metallstruktur und das Halbleiterelement zu verbinden, wobei der Vorsprungsteil des Resists eine Vielzahl von Vorsprüngen umfasst, die mit dem Halbleiterelement in einer Draufsicht überlappen und eine Dickenrichtung des Halbleiterelements regulieren.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ist eine Schnittansicht, die ein Beispiel der Konfiguration der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 4 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt; und
    • 6 ist eine Schnittansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • BESCHREIBUNG DER BEVORZUGTGEN AUSFÜHRUNGSFORMEN
  • Unter Bezugnahme auf die Zeichnungen werden im Folgenden Ausführungsformen der vorliegenden Erfindung beschrieben.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt. 2 ist eine Schnittansicht von A1-A2 in 1.
  • Wie in 1 und 2 dargestellt ist, ist eine Metallstruktur 1 auf einer isolierenden Schicht 2 vorgesehen. Ein Resist 4 mit einer viereckigen Öffnung ist auf der Metallstruktur 1 vorgesehen. Die Dicke des Resists 4 beträgt zum Beispiel 50 µm oder weniger. Ein Halbleiterelement 5 weist vier Steuerelektrodenpads 6 auf einer Oberfläche auf, die mit einem Lot 3 verbunden werden sollen. Eine Außenabmessung des Halbleiterelements 5 ist kleiner als eine Außenabmessung einer Öffnung des Resists 4 ohne einen Vorsprung.
  • Das Lot 3 ist in der Öffnung des Resists 4 vorgesehen und verbindet die Metallstruktur 1 und das Halbleiterelement 5. Mit anderen Worten ist der Resist 4 um das Lot 3 herum vorgesehen, das direkt unter dem Halbleiterelement 5 vorgesehen ist, um so ein Ausbreiten einer Benetzung des Lots 3 zu unterdrücken.
  • Der Resist 4 weist eine Vielzahl von in die Öffnung vorstehenden Vorsprüngen auf. Konkreter weist der Resist 4 auf jeder Seite der Öffnung einen Vorsprung auf. Jeder Vorsprung überlappt in einer Draufsicht mit dem Halbleiterelement 5 und reguliert eine Dickenrichtung des Halbleiterelements 5.
  • In den Beispielen der 1 und 2 ist ein Fall dargestellt, in dem der Resist 4 auf jeder Seite der Öffnung einen Vorsprung aufweist; aber die erste bevorzugte Ausführungsform ist nicht auf solch einen Fall beschränkt. Der Resist 4 kann auf jeder Seite der Öffnung zumindest einen Vorsprung aufweisen.
  • Jeder Vorsprung des Resists 4 und das Halbleiterelement 5 können in einem direkten Kontakt miteinander stehen oder können über das Lot 3 in Kontakt stehen. Die Anzahl der Steuerelektrodenpads 6 ist nicht auf vier beschränkt, und zumindest ein Steuerelektrodenpad 6 kann vorgesehen sein.
  • Gemäß der ersten bevorzugten Ausführungsform überlappt, wie oben beschrieben wurde, der Vorsprung des Resists 4 in einer Draufsicht mit dem Halbleiterelement 5 und reguliert die Dickenrichtung des Halbleiterelements 5, und daher kann eine Distanz, um die das Halbleiterelement 5 in das Lot 3 einsinkt, begrenzt werden. Das heißt, die Distanz in Dickenrichtung zwischen der Metallstruktur 1 und dem Halbleiterelement 5 kann über die Dicke des Resists 4 gewährleistet werden, und daher kann die Neigung des Halbleiterelements 5 unterdrückt werden. Außerdem ist die Dicke des Lots 3 direkt unter dem Halbleiterelement 5 einheitlich, und daher kann eine Verschlechterung lokaler Wärmeableitungseigenschaften, wenn im Halbleiterelement 5 erzeugte Wärme abgeleitet wird, unterdrückt werden, und die lokale Rissfortpflanzung im Lot 3 aufgrund einer Langzeitnutzung und dergleichen kann ebenfalls unterdrückt werden.
  • Man beachte, dass Halbleiterelemente mit kleinen Außenabmessungen wie etwa Halbleiterelemente, die SiC nutzen, eine große Neigung aufweisen können, und daher ist die obige Konfiguration in Halbleitervorrichtungen, die solche Halbleiterelemente enthalten, effektiver.
  • <Zweite bevorzugte Ausführungsform>
  • 3 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 3 dargestellt ist, weist in der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform der Resist 4 an jeder der vier Ecken der Öffnung Vorsprünge auf. Die sonstigen Konfigurationen sind die gleichen wie jene in der ersten bevorzugten Ausführungsform, und somit wird deren Beschreibung hierin weggelassen.
  • In dem Beispiel von 3 ist ein Fall dargestellt, in dem der Resist 4 an jeder der vier Ecken der Öffnung Vorsprünge aufweist; aber die zweite bevorzugte Ausführungsform ist nicht auf solch einen Fall beschränkt. Der Resist 4 kann Vorsprünge an jeder von zumindest zwei Ecken der Öffnung aufweisen.
  • Aus dem Obigen können gemäß der zweiten bevorzugten Ausführungsform die gleichen Effekte wie jene der ersten bevorzugten Ausführungsform erhalten werden. Außerdem weist der Resist 4 an jeder von mindestens zwei Ecken der Öffnung Vorsprünge auf, und somit hat der Resist 4 einen Aufbau, in welchem in dem Halbleiterelement 5 erzeugte Wärme leicht abgeleitet wird. Das heißt, die Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform hat einen Aufbau mit einer verglichen mit der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform besseren Wärmeableitungsleistung.
  • In der obigen Beschreibung wurde der Aufbau der Halbleitervorrichtung, worin der Resist 4 an jeder von zumindest zwei Ecken der Öffnung Vorsprünge aufweist, beschrieben; aber die zweite bevorzugte Ausführungsform ist nicht auf solch ein Beispiel beschränkt. Der Aufbau der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform kann zum Beispiel ein Aufbau sein, der den Aufbau der Halbleitervorrichtung gemäß der in 1 und 2 dargestellten ersten bevorzugten Ausführungsform und den Aufbau der Halbleitervorrichtung gemäß der in 3 dargestellten zweiten bevorzugten Ausführungsform beliebig kombiniert.
  • <Dritte bevorzugte Ausführungsform>
  • 4 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 4 dargestellt ist, hat in der Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform der Vorsprung des Resists 4 eine durch Anfasen einer inneren Ecke der Öffnung gebildete Form. Die sonstigen Konfigurationen sind die gleichen wie jene der zweiten bevorzugten Ausführungsform, und somit wird deren Beschreibung hierin weggelassen.
  • Aus dem Obigen können gemäß der dritten bevorzugten Ausführungsform Effekte ähnlich jenen der ersten bevorzugten Ausführungsform erhalten werden. Da der Vorsprung des Resists 4 eine durch Anfasen der inneren Ecke der Öffnung gebildete Form aufweist, wird außerdem eine Überlappungsfläche des Vorsprungs und des Halbleiterelements 5 in einer Draufsicht klein. Dementsprechend hat die Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform einen Aufbau mit einer verglichen mit der Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform besseren Wärmeableitungsleistung.
  • <Vierte bevorzugte Ausführungsform>
  • 5 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 5 gezeigt ist, weist in der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform der Resist 4 einen in Draufsicht zumindest mit dem Steuerelektrodenpad 6 überlappenden Vorsprung auf. Die sonstigen Konfigurationen sind die gleichen wie jene in der ersten bevorzugten Ausführungsform, und somit wird deren Beschreibung hierin weggelassen.
  • In dem Beispiel von 5 ist ein Fall dargestellt, in dem der Resist 4 zwei mit dem Steuerelektrodenpad 6 in Draufsicht überlappende Vorsprünge aufweist; aber die vierte bevorzugte Ausführungsform ist nicht auf solch einen Fall beschränkt. Zumindest ein mit dem Steuerelektrodenpad 6 in Draufsicht überlappender Vorsprung kann vorgesehen sein.
  • Aus dem Obigen können gemäß der vierten bevorzugten Ausführungsform die gleichen Effekte wie jene der ersten bevorzugten Ausführungsform erhalten werden. Da der Resist 4 den Vorsprung aufweist, der mit dem Steuerelektrodenpad 6 überlappt, welches während eines Betriebs des Halbleiterelements 5 wenig Wärme erzeugt, hat der Resist 4 einen Aufbau, in welchem die im Halbleiterelement 5 erzeugte Wärme leicht abgeleitet wird. Das heißt, die Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform hat einen Aufbau mit einer verglichen mit der Halbleitervorrichtung gemäß den ersten bis dritten bevorzugten Ausführungsformen besseren Wärmeableitung.
  • In der obigen Beschreibung wurde der Aufbau der Halbleitervorrichtung beschrieben, worin der Resist 4 zumindest den in einer Draufsicht mit dem Steuerelektrodenpad 6 überlappenden Vorsprung aufweist; die vierte bevorzugte Ausführungsform ist aber nicht auf solch ein Beispiel beschränkt. Der Aufbau der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform kann zum Beispiel ein Aufbau sein, der den Aufbau der Halbleitervorrichtung gemäß der in 1 und 2 dargestellten ersten bevorzugten Ausführungsform, den Aufbau der Halbleitervorrichtung gemäß der in 3 dargestellten zweiten bevorzugten Ausführungsform und den Aufbau der in 4 dargestellten dritten bevorzugten Ausführungsform beliebig kombiniert.
  • <Fünfte bevorzugte Ausführungsform>
  • 6 ist eine Schnittansicht, die ein Beispiel einer Konfiguration einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 6 gezeigt ist, hat das Halbleiterelement 5 einen Wärmeerzeugungsbereich 7 und einen Nicht-Wärmeerzeugungsbereich 8, der den Wärmeerzeugungsbereich 7 in einer Draufsicht umgibt. Der Resist 4 weist Vorsprünge auf, die in einer Draufsicht mit dem Nicht-Wärmeerzeugungsbereich 8 des Halbleiterelements 5 überlappen. Die sonstigen Konfigurationen sind die gleichen wie jene in der ersten bevorzugten Ausführungsform, und somit wird deren Beschreibung hierin weggelassen.
  • In einer Richtung, in der der Vorsprung des Resists 4 vorsteht, ist eine Distanz T, über welche in einer Draufsicht der Vorsprung und der Nicht-Wärmeerzeugungsbereich 8 miteinander überlappen, kürzer als eine Distanz L des Nicht-Wärmeerzeugungsbereichs 8. Falls insbesondere angenommen wird, dass die im Wärmeerzeugungsbereich 7 erzeugte Wärme sich von dem Wärmeerzeugungsbereich 7 unter einem Winkel von 45° ausbreitet, erfüllt die Distanz T, über die der Vorsprung und der Nicht-Wärmeerzeugungsbereich 8 in einer Draufsicht miteinander überlappen, die Beziehung 0 < T < L - d. Hier ist d die Dicke des Lots 3 direkt unter dem Halbleiterelement 5.
  • Aus dem Obigen können gemäß der fünften bevorzugten Ausführungsform die gleichen Effekte wie jene der ersten bevorzugten Ausführungsform erhalten werden. Ferner wird, indem die Distanz, in der der Vorsprung und der Nicht-Wärmeerzeugungsbereich 8 miteinander in einer Draufsicht überlappen, in der Richtung beschränkt, in die der Vorsprung des Resists 4 vorsteht, ein Aufbau erhalten, in dem die im Halbleiterelement 5 erzeugte Wärme leicht abgeleitet wird. Das heißt, die Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform hat einen Aufbau mit einer verglichen mit der Halbleitervorrichtung gemäß den ersten bis vierten bevorzugten Ausführungsformen besseren Wärmeableitungsleistung.
  • Im Vorhergehenden wurde basierend auf der ersten bevorzugten Ausführungsform die Beschreibung geliefert; aber die fünfte bevorzugte Ausführungsform ist nicht auf solch eine Beschreibung beschränkt. Der Aufbau der Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform kann zum Beispiel ein Aufbau sein, der den Aufbau der Halbleitervorrichtung gemäß der in 1 und 2 dargestellten ersten bevorzugten Ausführungsform, den Aufbau der Halbleitervorrichtung gemäß der in 3 dargestellten zweiten bevorzugten Ausführungsform, den Aufbau der Halbleitervorrichtung gemäß der in 4 dargestellten dritten bevorzugten Ausführungsform und den Aufbau der Halbleitervorrichtung gemäß der in 5 dargestellten vierten bevorzugten Ausführungsform beliebig kombiniert.
  • Es sollte besonders erwähnt werden, dass jede bevorzugte Ausführungsform frei kombiniert werden kann.

Claims (6)

  1. Halbleitervorrichtung, gekennzeichnet, indem sie umfasst: einen Resist (4), der so vorgesehen ist, dass er eine Öffnung auf einer Metallstruktur (1) aufweist, wobei der Resist (4) einen in die Öffnung vorstehenden Vorsprungsteil aufweist; wobei die Halbleitervorrichtung ferner gekennzeichnet ist, indem sie umfasst: ein Halbleiterelement (5), das eine kleinere Außenabmessung als eine Außenabmessung der Öffnung ohne den Vorsprung aufweist; und ein Lot (3), das innerhalb der Öffnung vorgesehen ist, um die Metallstruktur (1) und das Halbleiterelement (5) zu verbinden, wobei der Vorsprungsteil des Resists (4) eine Vielzahl von Vorsprüngen umfasst, die in einer Draufsicht mit dem Halbleiterelement (5) überlappen und eine Position des Halbleiterelements (5) relativ zum Resist (4) in einer Dickenrichtung regulieren.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Öffnung eine viereckige Form aufweist, und der Resist (4) zumindest einen der Vorsprünge auf jeder Seite der Öffnung aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Öffnung eine viereckige Form aufweist, und der Resist (4) den Vorsprung an jeder von zumindest zwei Ecken der Öffnung aufweist.
  4. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass der Vorsprung eine durch Anfasen einer inneren Ecke der Öffnung gebildete Form aufweist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Halbleiterelement (5) zumindest ein Steuerelektrodenpad (6) auf einer Oberfläche aufweist, das mit dem Lot (3) verbunden werden soll, und der Resist (4) den in der Draufsicht zumindest mit dem Steuerelektrodenpad (6) überlappenden Vorsprung aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Halbleiterelement (5) einen Wärmeerzeugungsbereich (7) und einen Nicht-Wärmeerzeugungsbereich (8) aufweist, der den Wärmeerzeugungsbereich (7) umgibt, der Resist (4) den Vorsprung aufweist, der in der Draufsicht mit dem Nicht-Wärmeerzeugungsbereich (8) überlappt, und in einer Richtung, in der der Vorsprung vorsteht, eine Distanz, über die der Vorsprung und der Nicht- Wärmeerzeugungsbereich (8) in der Draufsicht miteinander überlappen, kürzer ist als eine Distanz des Nicht- Wärmeerzeugungsbereichs (8).
DE102018217143.2A 2017-10-24 2018-10-08 Halbleitervorrichtung Active DE102018217143B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017205037A JP6858688B2 (ja) 2017-10-24 2017-10-24 半導体装置
JP2017-205037 2017-10-24

Publications (2)

Publication Number Publication Date
DE102018217143A1 DE102018217143A1 (de) 2019-04-25
DE102018217143B4 true DE102018217143B4 (de) 2023-02-09

Family

ID=65996647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018217143.2A Active DE102018217143B4 (de) 2017-10-24 2018-10-08 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10615140B2 (de)
JP (1) JP6858688B2 (de)
CN (1) CN109698134B (de)
DE (1) DE102018217143B4 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271548A (en) 1991-08-14 1993-12-21 Siemens Aktiengesellschaft Method for applying solder to and mounting components on printed circuit boards
JP2006049777A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132130A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. 半導体装置、基板および半導体装置の製造方法
JP4757790B2 (ja) * 2006-12-22 2011-08-24 富士通コンポーネント株式会社 半導体素子の実装構造及びプリント回路基板
JP6120704B2 (ja) * 2013-07-03 2017-04-26 三菱電機株式会社 半導体装置
WO2015132926A1 (ja) * 2014-03-06 2015-09-11 三菱電機株式会社 半導体装置、及び、その試験方法
KR102434437B1 (ko) * 2015-09-17 2022-08-19 삼성전자주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271548A (en) 1991-08-14 1993-12-21 Siemens Aktiengesellschaft Method for applying solder to and mounting components on printed circuit boards
JP2006049777A (ja) 2004-08-09 2006-02-16 Mitsubishi Electric Corp 半導体集積装置

Also Published As

Publication number Publication date
US20190123011A1 (en) 2019-04-25
DE102018217143A1 (de) 2019-04-25
JP2019079904A (ja) 2019-05-23
JP6858688B2 (ja) 2021-04-14
CN109698134A (zh) 2019-04-30
US10615140B2 (en) 2020-04-07
CN109698134B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
DE3853413T2 (de) Verfahren und Kühlungsanordnung für ein Gehäuse einer integrierten Schaltung.
DE68920923T2 (de) Elektronische Packung mit verbesserter Wärmesenke.
DE69433543T2 (de) Halbleitervorrichtung.
DE102006058347B4 (de) Aufbau eines Leistungsmoduls und dieses verwendendes Halbleiterrelais
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE60111330T2 (de) Lötstruktur und elektronische leiterplatte
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE10256919A1 (de) Schaltungsplatinenbauelement und Befestigungsverfahren desselben
DE112015007169T5 (de) Halbleitermodul
DE112015005881B4 (de) Montagestruktur zum montieren eines shunt-widerstands und verfahren zur herstellung der montagestruktur zum montieren eines shunt-widerstands
AT516750B1 (de) Verfahren zur Voidreduktion in Lötstellen
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
DE112016006376B4 (de) Halbleitervorrichtung
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
DE112016000586B4 (de) Schaltungsanordnung
DE102017209809B4 (de) Spulenkomponente
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung
DE102018217143B4 (de) Halbleitervorrichtung
DE102018209917A1 (de) Spulenkomponente
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013203145A1 (de) Leiterplatte
DE102014118941A1 (de) Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau
DE10009042A1 (de) Bauteil aus Blech zur Doppelmuster-Leitungsverbindung und gedruckte Schaltungsplatte
DE102013223110A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102013223115A1 (de) Laserbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023160000

Ipc: H01L0021580000

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final