DE102014118941A1 - Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau - Google Patents

Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau Download PDF

Info

Publication number
DE102014118941A1
DE102014118941A1 DE102014118941.8A DE102014118941A DE102014118941A1 DE 102014118941 A1 DE102014118941 A1 DE 102014118941A1 DE 102014118941 A DE102014118941 A DE 102014118941A DE 102014118941 A1 DE102014118941 A1 DE 102014118941A1
Authority
DE
Germany
Prior art keywords
line
contacting
conductive pillar
contacting line
bal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014118941.8A
Other languages
English (en)
Inventor
Yen-Liang Lin
Chen-Shien Chen
Tin-Hao Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014118941A1 publication Critical patent/DE102014118941A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H01L2224/08053—Shape in top view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/13294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/132 - H01L2224/13291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

Eine Bump-auf-Leitung(BAL)-Verbindung in einem Package und Verfahren zur Herstellung der BAL-Verbindung werden zur Verfügung gestellt. Eine Ausführungsform der BAL-Verbindung umfasst eine Kontaktierungsleitung mit einem distalen Ende, eine leitfähige Säule, die sich zumindest bis zu dem distalen Ende der Kontaktierungsleitung erstreckt; und ein Lotelement, das die Kontaktierungsleitung und die leitfähige Säule elektrisch miteinander verbindet. In einer Ausführungsform überragt die leitfähige Säule die Endfläche der Kontaktierungsleitung. In einer anderen Ausführungsform umfasst die Kontaktierungsleitung eine oder mehrere Einbuchtungen, um das Lotelement nach einem Aufschmelzen aufzunehmen. Dadurch wird eine für das Lotelement verfügbare Benetzungsfläche vergrößert, wohingegen der Bump-Abstand des Packages gering bleiben kann.

Description

  • HINTERGRUND
  • In einem Package oder einer Baugruppe, wie einem Flip-Chip-Package in der Größenordnung eines Chips (flip chip Chip Scale Package, fcCSP), wird eine integrierte Schaltung (integrated circuit, IC) oder ein Halbleiterplättchen über eine Bump-auf-Leitung(BAL)-Verbindung auf ein Substrat (z. B. eine Platine (printed circuit board, PCB) oder andere Träger integrierter Schaltungen) montiert. Die BAL-Verbindung wird über Löten hergestellt, um den Bump oder Höcker des IC elektrisch mit der Leitung des Substrates zu verbinden.
  • Vor dem Hintergrund, dass immer kleinere Packages nachgefragt werden, werden häufig Versuche unternommen, um den Abstand zwischen benachbarten Bumps zu verringern, der auch als Bump Pitch oder Bump-Abstand bezeichnet wird. Ein Weg, den Bump-Abstand zu reduzieren, besteht darin, den Abstand zwischen benachbarten Metallleitungen zu reduzieren.
  • Bedauerlicherweise kann die Abstandsreduzierung zwischen benachbarten Metallleitungen unerwünschte oder abträgliche Folgen haben. Zum Beispiel kann sich beim Ausbilden der BAL-Verbindung während des Aufschmelzens oder Reflows eine Lötbrücke bilden, wenn die benachbarten Metallleitungen zu eng aneinander angeordnet sind.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Für ein vollständigeres Verständnis der vorliegenden Offenbarung sowie ihrer Vorteile wird nun Bezug auf die folgenden Beschreibungen zusammen mit den beigefügten Zeichnungen genommen, in denen:
  • 1 eine Draufsicht auf eine Ausführungsform eines Bump-auf-Leitung(BAL)-Aufbaus in einem Package (bei dem der Die oder das Halbleiterplättchen entfernt wurde) für eine einfachere Darstellung zeigt;
  • 2 eine Schnittansicht der Ausführungsform des BAL-Aufbaus von 1 entlang der Linie 2-2 zeigt;
  • 3 eine Schnittansicht der Ausführungsform des BAL-Aufbaus von 1 entlang der Linie 3-3 zeigt;
  • 4 bis 6 zusammen eine Ausführungsform eines Prozessablaufes zeigen, der zur Herstellung der Ausführungsform des BAL-Aufbaus der 1 bis 3 verwendet wird;
  • 7 bis 8 Einbuchtungen zeigen, die in der Kontaktierungsleitung der Ausführungsform des BAL-Aufbaus der 1 gebildet werden können;
  • 9 Abmessungen der leitfähigen Säule in Relation zu dem Kontaktierungsleitungsabschnitt unter der leitfähigen Säule zeigt;
  • 10 bis 11 einen Satz von Bildern zur Verfügung stellen, welche den vergrößerten Abstand zwischen dem Lotelement und der benachbarten Leitung in der Ausführungsform des BAL-Aufbaus der 1 gegenüber einer BAL-Verbindung zeigen; und
  • 12 bis 13 Ausführungsformen von Verfahren zur Herstellung des BAL-Aufbaus der 1 zeigen.
  • Einander entsprechende Ziffern und Symbole in unterschiedlichen Figuren beziehen sich grundsätzlich auf entsprechende Teile, sofern es nicht anders angegeben ist. Die Figuren sind so gezeichnet, dass sie die relevanten Aspekte der Ausführungsformen deutlich zeigen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
  • Herstellung und Verwendung der vorliegenden Ausführungsformen werden im Folgenden detailliert erläutert. Es sollte jedoch beachtet werden, dass die Offenbarung viele anwendbare erfinderische Konzepte zur Verfügung stellt, die in einer breiten Vielfalt konkreter Zusammenhänge ausgeführt werden können. Die erläuterten konkreten Ausführungsformen sind rein beispielhaft und beschränken nicht den Umfang der Offenbarung.
  • Die vorliegende Offenbarung wird mit Bezug auf Ausführungsformen in einem konkreten Zusammenhang beschrieben, nämlich einem Package, das eine Bump-auf-Leitung(BAL)-Verbindung beinhaltet. Die Konzepte der Offenbarung können jedoch auch auf andere Packages, Verbindungsaufbauten oder Halbleiterstrukturen angewendet werden.
  • Zusammen zeigen 1 bis 3 einen Bump-auf-Leitung(BAL)-Aufbau 10 für ein Package 12. Wie im Folgenden ausführlicher erläutert wird, bietet der BAL-Aufbau 10 zahlreiche Vergünstigungen und Vorteile gegenüber BAL-Aufbauten, die unter Verwendung anderer Ansätze gebildet sind. Beispielsweise kann mithilfe des BAL-Aufbaus 10 Lot einheitlicher über der Kontaktierungsleitung verteilt werden. Dadurch wird das Ausbilden von Lotbrücken zwischen benachbarten Leitungen in einem Bump Design mit geringen Abständen gehemmt oder verhindert. Zusätzlich bietet der BAL-Aufbau 10 eine robustere und zuverlässigere elektrische Verbindung für das Package 12.
  • Wie gezeigt ist, ist der BAL-Aufbau 10 so ausgeführt, dass er ein Halbleiterplättchen 14 (in 2 und 3) elektrisch (und in manchen Ausführungsformen strukturell) mit einem Substrat 16 verbindet. Gemäß einer Ausführungsform umfasst das Halbleiterplättchen 14 eine oder mehrere integrierte Schaltungen aus einer Vielzahl verschiedener integrierter Schaltungen, die aus einem Wafer herausgetrennt wurden. Gemäß einer Ausführungsform kann das Substrat 16 zum Beispiel eine Leiterplatte mit gedruckten Schaltungen sein. In manchen Ausführungsformen können das Halbleiterplättchen 14 und das Substrat 16 jeweils zusätzliche Komponenten, Schichten, Strukturen oder Elemente umfassen, die für eine einfachere Darstellung weggelassen wurden.
  • Wie in 1 gezeigt ist, umfasst der BAL-Aufbau 10 eine Anlege- bzw. Kontaktierungsleitung 18 (sog. landing trace), eine leitfähige Säule 20 und ein Lotelement 22. Die Kontaktierungsleitung 18 liegt auf dem Substrat 16 neben zumindest einer benachbarten Leitung 30. Wie im Folgenden erläutert wird, hat die Kontaktierungsleitung 18 eine reduzierte Länge oder kann in Bezug auf die nebenliegende benachbarte Leitung 30 gestutzt oder verkürzt sein. Mit anderen Worten kann die Kontaktierungsleitung 18 kürzer als die benachbarte Leitung 30 sein.
  • Wie in den 2 bis 3 gezeigt ist, ist die Kontaktierungsleitung 18 durch das Substrat 16 unterstützt. Gemäß einer Ausführungsform ist die Kontaktierungsleitung 18 vollständig über einer oberen Oberfläche des Substrats 16 angeordnet. Gemäß einer anderen Ausführungsform ist die Kontaktierungsleitung zumindest teilweise in das Substrat 16 eingebettet. Die Kontaktierungsleitung 18 ist aus einem leitfähigen Metall gebildet, wie zum Beispiel Kupfer (Cu), kann aber auch in geeigneter Weise aus anderen leitfähigen Metallen gebildet sein.
  • 1 zeigt weiterhin, dass die Kontaktierungsleitung 18 des BAL-Aufbaus 10 ein Ende 24 der Kontaktierungsleitung 18 umfasst. Das Ende 24 kann auch als distales Ende bezeichnet werden. Das Ende 24 weist eine Endfläche 26 auf, die sich zwischen gegenüberliegenden Seitenwänden 28 befindet. Bei Ausführungsformen, bei denen die Kontaktierungsleitung 18 kürzer als die benachbarte Leitung 30 ist, ist das distale Ende 24 der Kontaktierungsleitung 18 gegenüber dem distalen Ende 24 der benachbarten Leitung 30 versetzt. Mit anderen Worten sind die Kontaktierungsleitung 18 und die benachbarte Leitung 30 in ihrer Positionierung auf dem Substrat 16 in Bezug aufeinander fehlausgerichtet.
  • Wie in den 2 bis 3 gezeigt ist, ist die leitfähige Säule 20 mit dem Halbleiterplättchen 14 verbunden. Die leitfähige Säule 20 ist aus einem leitfähigen Metall gebildet, wie zum Beispiel Kupfer (Cu), kann aber auch in geeigneter Weise aus anderen leitfähigen Metallen gebildet sein. Die leitfähige Säule 20 kann als Bump oder Höcker oder als Unter-Bump-Metallisierung (under bump metallization, UBM) bezeichnet werden.
  • Wie in den 1 bis 2 gezeigt ist, erstreckt sich die leitfähige Säule 20 zumindest bis zum distalen Ende 24 der Kontaktierungsleitung 18 und kann sich in manchen Ausführungsformen über das distale Ende 24 hinaus erstrecken. Mit anderen Worten erstreckt sich eine Umgebung 32 der leitfähigen Säule 20 zumindest bis zur Endfläche 26 der darunter liegenden Kontaktierungsleitung 18. Gemäß einer Ausführungsform erstreckt sich die leitfähige Säule 20 bis über die darunter liegende Kontaktierungsleitung 18, sodass die Umgebung 32 der leitfähigen Säule 20 über die Endfläche 26 der darunter liegenden Kontaktierungsleitung 18 vorsteht. Gemäß einer Ausführungsform hat die leitfähige Säule 20 eine Breite 34, die größer als eine Breite 26 der darunter liegenden Kontaktierungsleitung 18 ist.
  • Gemäß einer Ausführungsform können die Kontaktierungsleitung 18 und die leitfähige Säule 20 eine Vielzahl geeigneter Formen aufweisen. Mit anderen Worten sind die Kontaktierungsleitung 18 und die leitfähige Säule 20 nicht auf die in den 1 bis 3 dargestellten Formen beschränkt. Zum Beispiel kann die Kontaktierungsleitung 18 anstatt einer rechteckigen Form eine quadratische Form, eine runde Form, eine ovale Form usw. aufweisen. Zusätzlich kann auch die leitfähige Säule 20 anstatt einer ovalen Form eine rechteckige Form, eine quadratische Form, eine runde Form und so weiter aufweisen.
  • Wie in den 1 bis 3 gezeigt ist, befindet sich das Lotelement 22 (z. B. eine Lötverbindung) zwischen der leitfähigen Säule 20 und der Kontaktierungsleitung 18 und um diese herum. Das Lotelement 22 ist geeignet, die leitfähige Säule 20, die sich von dem Halbleiterplättchen 14 erstreckt, mit der Kontaktierungsleitung 18, die sich auf dem Substrat 16 befindet, elektrisch zu verbinden.
  • In einer Ausführungsform kontaktiert das Lotelement 22 beide Seitenwände 28 der Kontaktierungsleitung 18 und liegt an beiden Seitenwänden 28 der Kontaktierungsleitung 18 an. In einer Ausführungsform kontaktiert das Lotelement 22 auch die Endfläche 26 der Kontaktierungsleitung 18 und liegt an der Endfläche 26 der Kontaktierungsleitung 18 an. Das Lötelement 22 kann eine Lötpaste, eine Lötkugel oder eine andere geeignete Schmelzmetalllegierung sein, die zum Verbinden von Komponenten verwendet wird und die einen niedrigeren Schmelzpunkt als die Komponenten hat.
  • Weil die leitfähige Säule 20 sich zumindest bis zu dem distalen Ende 24 der Kontaktierungsleitung 18 erstreckt und dieses überragen kann, wie in den 1 bis 2 gezeigt ist, ist es möglich, dass sich das Lotelement 22 gleichmäßig auf beiden Seitenwänden 28 der Kontaktierungsleitung 18 verteilt. Indem sich das Lotelement 22 entlang beider Seitenwände 28 verteilt, wird das Volumen des Lots – im Vergleich zu einer Benetzung mit Lot von nur einer der beiden Seitenwände 28 – auf jeder Seite der Kontaktierungsleitung 18 reduziert. Mit anderen Worten wird das Volumen des Lots auf die zwei Seitenwände 28 verteilt, anstatt dass es sich entlang nur einer der Seitenwände 28 anhäuft.
  • Weil das Volumen des Lots auf die zwei Seitenwände 28 der Kontaktierungsleitung 18 aufgeteilt wird, wird der Abstand zwischen dem Lotelement 22 und der benachbarten Leitung 30 im Vergleich zu dem Fall verringert, in dem sich das gesamte Lotelement 22 oder der größte Teil davon nur entlang der Seitenwand 28 der Kontaktierungsleitung 18 ansammelt, welche der benachbarten Leitung 30 zugewandt ist. Dadurch kann der Abstand zwischen der Kontaktierungsleitung 18 und der benachbarten Leitung 30 reduziert werden, um beispielsweise ein kleineres Gesamtpackage 10 zur Verfügung zu stellen.
  • Gemäß einer Ausführungsform ist das Volumen des Lots auf die zwei Seitenwände 28 und die Endfläche 26 der Kontaktierungsleitung 18 aufgeteilt. In dieser Ausführungsform kann der Abstand zwischen dem Lotelement 22 und der benachbarten Leitung 30 im Vergleich zu dem Fall, in dem sich das Lotelement 22 entlang nur derjenigen Seitenwand 28 der Kontaktierungsleitung 18 ansammelt, welche der benachbarten Leitung 30 zugewandt ist, sogar noch weiter verringert werden.
  • In einer Ausführungsform kann die Kontaktierungsleitung 18 von Anfang an kleiner als die benachbarte Leitung 30 sein. Unter solchen Umständen ist der Abschnitt 38 der Kontaktierungsleitung 18, der in 4 durch gestrichelte Linien gezeichnet ist, nicht hergestellt worden. In einer anderen Ausführungsform können die Kontaktierungsleitung 18 und die benachbarte Kontaktierungsleitung 18 etwa die gleiche Länge aufweisen, wenn am distalen Ende 24 der Kontaktierungsleitung 18 ausreichend Platz zur Verfügung steht, damit sich die leitfähige Säule bis zu dem distalen Ende 24 erstrecken kann oder über dieses hinausragen kann. Mit anderen Worten, falls das distale Ende 24 der Kontaktierungsleitung 18 von einer Umgebung des Substrats 16 so beabstandet ist, dass eine Lötverbindung möglich ist, dann können die Kontaktierungsleitung 18 und die benachbarte Kontaktierungsleitung 18 etwa die gleiche Länge aufweisen.
  • Die 4 bis 6 zeigen schematisch eine Ausführungsform eines Prozessablaufs, der zur Herstellung des BAL-Aufbaus 10 der 1 bis 3 verwendet wird. Wie in 4 gezeigt ist, sind die Kontaktierungsleitung 18 und die benachbarte Leitung 30 auf dem Substrat 16 gebildet. In einer Ausführungsform wird der Abschnitt 38 (der durch gestrichelte Linien dargestellt ist) der Kontaktierungsleitung 18 während des Herstellungsprozesses weggelassen, sodass die Kontaktierungsleitung 18 eine geringere Länge als die benachbarte Leitung 30 aufweist.
  • In einer Ausführungsform werden die Kontaktierungsleitung 18 und die benachbarte Leitung 30 anfänglich mit der gleichen Länge ausgebildet und anschließend kann der Abschnitt 38 entfernt werden, um eine Kontaktierungsleitung 18 mit einer geringeren Länge zur Verfügung zu stellen. Der Abschnitt 38 der Kontaktierungsleitung 18 kann beispielsweise durch Ätzen entfernt werden. Der Abschnitt 38 der Kontaktierungsleitung kann auch auf geeignete Weise durch Laserschneiden, Laserbrennen, einen selektiven Ätzprozess, mechanisches Schneiden, etc. entfernt werden.
  • 5 zeigt, dass, wenn die Kontaktierungsleitung 18 kürzer als die benachbarte Leitung 30 hergestellt wird oder wenn der Abschnitt 38 der Kontaktierungsleitung 18 entfernt wird, eine vergrößerte Benetzungsfläche 40 (in 5 in gestrichelten Linien gezeigt) erzeugt oder hergestellt wird. In einer Ausführungsform umfasst die vergrößerte Benetzungsfläche 40 eine Endfläche 26 der Kontaktierungsleitung 18. In einer Ausführungsform umfasst die vergrößerte Benetzungsfläche 40 die Endfläche 26 und zumindest einen Teil von beiden Seitenwänden 28 der Kontaktierungsleitung 18. Die vergrößerte Benetzungsfläche 40 bietet mehr Fläche oder zusätzliche Oberflächen für das Lotelement 22, um sich über diese und um diese herum zu verteilen.
  • 5 zeigt, dass die leitfähige Säule 20 über der Kontaktierungsleitung 18 angeordnet ist. In einer Ausführungsform erstreckt sich die leitfähige Säule zumindest bis an das distale Ende 24 der Kontaktierungsleitung 18. In einer Ausführungsform überragt die leitfähige Säule 20 das distale Ende 24 der Kontaktierungsleitung 18. Mit anderen Worten steht die Umgebung 32 der leitfähigen Säule 20 über die Endfläche 26 der darunter liegenden Kontaktierungsleitung 18 hinaus vor, wie in 5 gezeigt ist.
  • Bezugnehmend auf 6 wird das anfänglich zwischen der Kontaktierungsleitung 18 und der leitfähigen Säule 20 vorgesehene Lotelement 22 aufgeschmolzen, nachdem die leitfähige Säule 20 positioniert wurde. Sobald das Lotelement 22 abkühlt, ist die Kontaktierungsleitung 18 elektrisch mit der leitfähigen Säule 20 verbunden. In 6 erstreckt sich das Lotelement 22 entlang beider Seitenwände 28 und der Endfläche 26 der Kontaktierungsleitung 18. Dadurch wird das Extrudieren des Lotelements 22 in Richtung der nebenliegenden benachbarten Leitung 30 im Vergleich zu anderen BAL-Verbindungen reduziert.
  • Wie in den 7 bis 8 gezeigt ist, können in einer Ausführungsform eine oder mehrere Einbuchtungen 42 in der Kontaktierungsleitung 18 gebildet werden, um die vergrößerte Benetzungsfläche 40 (in gestrichelten Linien gezeigt) der Kontaktierungsleitung 18 zu erzeugen oder zu dieser beizutragen. Mit anderen Worten können die Einbuchtungen 42 anstatt des Entfernens oder zusätzlich zu dem Entfernen des Abschnitts 38 der Kontaktierungsleitung 18, der in 4 gezeigt ist, in der Kontaktierungsleitung 18 gebildet werden. Die Einbuchtungen 42 in der Kontaktierungsleitung 18 stellen für das Lotelement 22 eine beim Aufschmelzen zu besetzende bzw. besetzbare Fläche zur Verfügung. Dadurch wird das Extrudieren des Lotelements 22 in Richtung der nebenliegenden benachbarten Leitung 30 im Vergleich zu anderen BAL-Verbindungen reduziert.
  • Wie in 7 gezeigt ist, können die Einbuchtungen 42 in einem „Fischgräten”-Muster bzw. Struktur ausgebildet sein. Wie in 8 gezeigt ist, können die Einbuchtungen 42 auch in einem „Kamm”-Muster ausgebildet sein. Die Einbuchtungen 42 können auch in einer Vielzahl anderer geeigneter Muster ausgebildet sein. Beispielsweise können die Einbuchtungen in symmetrischen oder asymmetrischen Muster ausgebildet sein, in Muster mit gleichmäßigen oder ungleichmäßigen Abständen zwischen den Einbuchtungen 42 ausgebildet sein usw. Ferner können die Einbuchtungen 42 eine Vielzahl von geeigneten Formen aufweisen. Zum Beispiel können die Einbuchtungen eine quadratische Form, eine rechteckige Form, eine Halbkreisform, eine ovale Form usw. aufweisen.
  • 9 zeigt die benachbarte Leitung 30 seitlich neben der Kontaktierungsleitung 18. Wie zu sehen ist, sind das Lotelement 22 und die leitfähige Säule 20 über der Kontaktierungsleitung 18 dargestellt. Die leitfähige Säule 20 hat einen Durchmesser R. Die Kontaktierungsleitung 18 hat eine Länge L, welche denjenigen Abschnitt der Kontaktierungsleitung 18 entspricht, welcher sich innerhalb der Umgebung 32 der leitfähigen Säule 20 befindet.
  • In einer Ausführungsform beträgt die Länge L der Kontaktierungsleitung 18 innerhalb der Umgebung 32 der leitfähigen Säule 20 etwa 20% bis 100% des Durchmessers R der leitfähigen Säule 20. Die untere Grenze von 20% wurde gewählt, weil die Prozessvariation für den Gesamtaufbau etwa 20% des Durchmessers R der leitfähigen Säule 20 beträgt. Deshalb wird vorgeschlagen, dass die Länge L der Kontaktierungsleitung 18 20% oder mehr des Durchmesser R der leitfähigen Säule 20 beträgt, um sicherzustellen, dass die leitfähige Säule eine geeignete Verbindung auf die Kontaktierungsleitung 18 aufweist. Andernfalls könnte nach dem Zusammenbauprozess eine elektrische Unterbrechung vorgefunden werden, weil die leitfähige Säule 20 die Kontaktierungsleitung 18 nicht kontaktiert. In einer Ausführungsform ist die leitfähige Säule 20 so positioniert, dass die Länge L der Kontaktierungsleitung 18 innerhalb der Umgebung 32 der leitfähigen Säule 20 weniger als 100% des Durchmessers R der leitfähigen Säule 20 beträgt. Mit anderen Worten ist die Gleichung 1/5 R ≤ L ≤ R erfüllt.
  • 10 bis 11 zeigen ein erstes Bild 44 und ein zweites Bild 46, welche den vergrößerten Abstand zwischen dem Lotelement und der benachbarten Leitung darstellen, wenn der vorliegend beschriebene Prozess verwendet wird. Tatsächlich, wie in 10 gezeigt, ist ein Abstand D1 zwischen dem Lotelement und der benachbarten Leitung in der BAL-Verbindung 52 kleiner als ein Abstand D2 zwischen dem Lotelement und der benachbarten Leitung, wenn die Ausführungsform des BAL-Aufbaus 10 verwendet wird. Mit anderen Worten ist der Abstand D2 in 11 weit größer als der Abstand D1 in 10, weil in dem BAL-Aufbau 10 von 11 die Benetzung mit dem Lotelement 22 entlang beider Seitenwände gefördert wird.
  • In 12 ist ein Verfahren 60 zum Ausbilden des BAL-Aufbaus 10 dargestellt. In Block 62 wird die Kontaktierungsleitung 18 auf dem Substrat 16 gebildet. In Block 64 wird die leitfähige Säule 20 so über der Kontaktierungsleitung 18 positioniert, dass sich die leitfähige Säule 20 zumindest bis zu dem Ende 24 der Kontaktierungsleitung 18 erstreckt. In Block 66 wird das Lotelement 22 zwischen der Kontaktierungsleitung 18 und der leitfähigen Säule 20 aufgeschmolzen, um die Kontaktierungsleitung 18 elektrisch mit der leitfähigen Säule 20 zu verbinden.
  • In 13 ist ein Verfahren 70 zum Ausbilden des BAL-Aufbaus 10 dargestellt. In Block 72 wird die Kontaktierungsleitung 18 auf dem Substrat 16 gebildet. In Block 74 wird ein Abschnitt der Kontaktierungsleitung 18 entfernt, um eine vergrößerte Benetzungsfläche 40 zu erzeugen. In Block 76 wird Lot über der vergrößerten Benetzungsfläche 40 der Kontaktierungsleitung 18 aufgebracht, um die Kontaktierungsleitung elektrisch mit der leitfähigen Säule 20 zu verbinden.
  • Anhand der vorhergehenden Ausführungen erkennt der Fachmann, dass der BAL-Aufbau 10 das Extrudieren von Lot steuert oder minimiert. Zudem ermöglicht der BAL-Aufbau 10 eine gleichmäßigere Verteilung von Lot über der Kontaktierungsleitung. Dadurch wird das Risiko für das Ausbilden einer Lotbrücke in Packages mit geringem Bump-Abstand reduziert. Mit anderen Worten wird in einem (I/O)-Design mit geringem Bump-Abstand das unerwünschte Ausbilden von Lotbrücken zwischen nebeneinander liegenden Leitungen gehemmt oder verhindert. Zusätzlich stellt der BAL-Aufbau 10 eine robustere und zuverlässigere elektrische Verbindung für das Package 12 zur Verfügung, indem ein bestehendes Design für Leitungsmuster bzw. -Strukturen ohne erhebliche zusätzliche Prozesskosten geändert wird.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Ausbildung eines Bump-auf-Leitung(BAL)-Aufbaus ein Ausbilden einer Kontaktierungsleitung auf einem Substrat, Positionieren einer leitfähigen Säule über der Kontaktierungsleitung, sodass sich die leitfähige Säule zumindest bis zu einem Ende der Kontaktierungsleitung erstreckt, und Aufschmelzen eines Lotelements zwischen der Kontaktierungsleitung und der leitfähigen Säule, um die Kontaktierungsleitung elektrisch mit der leitfähigen Säule zu verbinden.
  • Eine Ausführungsform des Verfahrens zur Ausbildung eines Bump-auf-Leitung(BAL)-Aufbaus umfasst ein Ausbilden einer Kontaktierungsleitung auf einem Substrat, Entfernen eines Abschnitts der Kontaktierungsleitung, um eine vergrößerte Benetzungsfläche zu erzeugen, und Aufbringen von Lot über die vergrößerte Benetzungsfläche der Kontaktierungsleitung, um die Kontaktierungsleitung elektrisch mit einer leitfähigen Säule zu verbinden.
  • Eine Ausführungsform einer Bump-auf-Leitung(BAL)-Verbindung für ein Package umfasst eine Kontaktierungsleitung mit einem distalen Ende, eine leitfähige Säule, die sich zumindest bis zu dem distalen Ende der Kontaktierungsleitung erstreckt, und ein Lotelement, das die Kontaktierungsleitung und die leitfähige Säule elektrisch miteinander verbindet.
  • Auch wenn die Offenbarung beispielhafte Ausführungsformen zur Verfügung stellt, ist nicht beabsichtigt, dass die Beschreibung in einer einschränkenden Weise ausgelegt wird. Verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen sowie andere Ausführungsformen sind für den Fachmann anhand der Beschreibung offensichtlich. Es ist daher beabsichtigt, dass die beigefügten Ansprüche jede solcher Modifikationen oder Ausführungsformen einschließen.

Claims (20)

  1. Verfahren zur Ausbildung eines Bump-auf-Leitung(BAL)-Aufbaus umfassend: Ausbilden einer Kontaktierungsleitung (18) auf einem Substrat (16); Positionieren einer leitfähigen Säule (20) über der Kontaktierungsleitung, sodass die leitfähige Säule sich zumindest bis zu einem Ende (24) der Kontaktierungsleitung (18) erschreckt; und Aufschmelzen eines Lotelements (22) zwischen der Kontaktierungsleitung und der leitfähigen Säule, um die Kontaktierungsleitung elektrisch mit der leitfähigen Säule zu verbinden.
  2. Verfahren nach Anspruch 1, das weiterhin ein Positionieren der leitfähigen Säule über der Kontaktierungsleitung umfasst, sodass die leitfähige Säule das Ende (24) der Kontaktierungsleitung überragt.
  3. Verfahren nach Anspruch 1, das weiterhin ein Positionieren der leitfähigen Säule umfasst, sodass eine Länge (L) der Kontaktierungsleitung innerhalb einer Umgebung (32) der leitfähigen Säule etwa 20% bis etwa 100% eines Durchmessers (R) der leitfähigen Säule beträgt.
  4. Verfahren nach Anspruch 1, das weiterhin ein Positionieren der leitfähigen Säule umfasst, sodass eine Länge (L) der Kontaktierungsleitung innerhalb einer Umgebung (32) der leitfähigen Säule weniger als ein Durchmesser (R) der leitfähigen Säule beträgt.
  5. Verfahren nach Anspruch 1, das weiterhin ein Verringern einer Länge der Kontaktierungsleitung relativ zu einer Länge einer benachbarten Leitung umfasst, bevor die leitfähige Säule positioniert wird.
  6. Verfahren nach Anspruch 1, das weiterhin ein Entfernen eines Abschnitts (38) der Kontaktierungsleitung umfasst, um eine vergrößerte Benetzungsfläche (40) zu erzeugen, bevor die leitfähige Säule positioniert wird.
  7. Verfahren nach Anspruch 1, bei dem das Lotelement (22) an einer Endfläche (26) und an beiden Seitenwänden (28) der Kontaktierungsleitung anliegt, nachdem das Lotelement aufgeschmolzen wurde.
  8. Verfahren zur Ausbildung eines Bump-auf-Leitung(BAL)-Aufbaus umfassend: Ausbilden einer Kontaktierungsleitung (18) auf einem Substrat (16); Erzeugen einer vergrößerten Benetzungsfläche (40); und Aufbringen von Lot über der vergrößerten Benetzungsfläche der Kontaktierungsleitung, um die Kontaktierungsleitung elektrisch mit einer leitfähigen Säule (20) zu verbinden.
  9. Verfahren nach Anspruch 8, bei dem die vergrößerte Benetzungsfläche eine Endfläche (26) der Kontaktierungsleitung umfasst.
  10. Verfahren nach Anspruch 8, bei dem die vergrößerte Benetzungsfläche (40) eine Endfläche (26) der Kontaktierungsleitung (18) und einen Abschnitt von beiden gegenüberliegenden Seitenwänden (28) der Kontaktierungsleitung (18) umfasst.
  11. Verfahren nach Anspruch 8, bei dem die vergrößerte Benetzungsfläche zumindest eine Einbuchtung (42) in der Kontaktierungsleitung umfasst.
  12. Verfahren nach Anspruch 8, bei dem die vergrößerte Benetzungsfläche (40) mehrere Einbuchtungen (42) in der Kontaktierungsleitung umfasst.
  13. Verfahren nach Anspruch 8, das weiterhin ein Entfernen eines Abschnitts (38) der Kontaktierungsleitung (18) umfasst, um eine vergrößerte Benetzungsfläche (40) zu erzeugen.
  14. Verfahren nach Anspruch 8, das weiterhin ein Entfernen eines Abschnitts (38) der Kontaktierungsleitung (18) umfasst, sodass eine Länge (L) der Kontaktierungsleitung innerhalb einer Umgebung (32) der leitfähigen Säule etwa 20% bis etwa 100% eines Durchmessers (R) der leitfähigen Säule beträgt.
  15. Verfahren nach Anspruch 8, das weiterhin ein Ausrichten der leitfähigen Säule umfasst, sodass sich eine Umgebung (32) der leitfähigen Säule zumindest bis zu einem Ende (24) der Kontaktierungsleitung erstreckt.
  16. Verfahren nach Anspruch 8, das weiterhin ein Ausrichten der leitfähigen Säule umfasst, sodass eine Umgebung (32) der leitfähigen Säule ein Ende (24) der Kontaktierungsleitung überragt.
  17. Bump-auf-Leitung(BAL)-Verbindung für ein Package umfassend: eine Kontaktierungsleitung (18) mit einem distalen Ende (24); eine leitfähige Säule (20), die sich zumindest bis zu dem distalen Ende der Kontaktierungsleitung erschreckt; und ein Lotelement (22), das die Kontaktierungsleitung und die leitfähige Säule elektrisch miteinander verbindet.
  18. BAL-Verbindung nach Anspruch 17, bei der die leitfähige Säule das distale Ende der Kontaktierungsleitung überragt.
  19. BAL-Verbindung nach Anspruch 17, bei der die Kontaktierungsleitung eine geringere Länge als eine benachbarte Leitung (30) in dem Package (12) hat.
  20. BAL-Verbindung nach Anspruch 17, bei der das Lotelement (22) eine Endfläche (26) und gegenüberliegende Seitenwände (28) der Kontaktierungsleitung (18) kontaktiert.
DE102014118941.8A 2013-12-30 2014-12-18 Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau Pending DE102014118941A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/143,648 US20150187719A1 (en) 2013-12-30 2013-12-30 Trace Design for Bump-on-Trace (BOT) Assembly
US14/143,648 2013-12-30

Publications (1)

Publication Number Publication Date
DE102014118941A1 true DE102014118941A1 (de) 2015-07-02

Family

ID=53372197

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118941.8A Pending DE102014118941A1 (de) 2013-12-30 2014-12-18 Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau

Country Status (4)

Country Link
US (3) US20150187719A1 (de)
CN (2) CN104752336A (de)
DE (1) DE102014118941A1 (de)
TW (1) TWI550767B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187719A1 (en) * 2013-12-30 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trace Design for Bump-on-Trace (BOT) Assembly
TWI708333B (zh) * 2018-06-21 2020-10-21 矽創電子股份有限公司 凸塊結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
US6664483B2 (en) * 2001-05-15 2003-12-16 Intel Corporation Electronic package with high density interconnect and associated methods
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US8841779B2 (en) * 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
JP2008186876A (ja) * 2007-01-29 2008-08-14 Alps Electric Co Ltd 電子部品及びその製造方法
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8198186B2 (en) * 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US9129955B2 (en) * 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
US8390119B2 (en) * 2010-08-06 2013-03-05 Mediatek Inc. Flip chip package utilizing trace bump trace interconnection
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
US8441127B2 (en) 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
TW201306203A (zh) * 2011-07-22 2013-02-01 Powertech Technology Inc 避免銲料橋接金屬柱之半導體封裝構造
US8952529B2 (en) * 2011-11-22 2015-02-10 Stats Chippac, Ltd. Semiconductor device with conductive layer over substrate with vents to channel bump material and reduce interconnect voids
US8664041B2 (en) * 2012-04-12 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for designing a package and substrate layout
US20150187719A1 (en) * 2013-12-30 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Trace Design for Bump-on-Trace (BOT) Assembly

Also Published As

Publication number Publication date
US20190252347A1 (en) 2019-08-15
CN104752336A (zh) 2015-07-01
CN111403304B (zh) 2023-05-05
US20150187719A1 (en) 2015-07-02
US10269759B2 (en) 2019-04-23
CN111403304A (zh) 2020-07-10
US20170186723A1 (en) 2017-06-29
TW201546956A (zh) 2015-12-16
TWI550767B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE112005002899B4 (de) Halbleiterbauelement mit einem Chip, der zwischen einer becherförmigen Leiterplatte und einer Leiterplatte mit Mesas und Tälern angeordnet ist, und Verfahren zur dessen Herstellung
DE10312642A1 (de) Halbleitereinrichtung und Herstellungsverfahren von Kontakthöcker auf Halbleiterchips
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE60118907T2 (de) Modularer elektrischer Verbinder
DE102017207192A1 (de) Halbleitervorrichtung, Herstellungsverfahren und leitfähiges Säulenelement
DE102017207727B4 (de) Halbleiteranordnung
DE102016110640B4 (de) Halbleiterbauelement mit einer Struktur zum Steuern eines Unterfüllmaterialflusses und Verfahren zu seiner Herstellung
EP0867932A2 (de) Verfahren zur Herstellung von Bonddrahtverbindungen
DE102018102744B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung von dieser
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE102014118941A1 (de) Leitungsdesign für einen Bump-auf-Leitung (BAL)-Aufbau
DE10148460A1 (de) Verfahren und Vorrichtung zur Herstellung eines metallischen Bondhügels mit vergrößerter Höhe
DE102007046329A1 (de) Substrat zum Befestigen eines Flip-Chips und Herstellungsverfahren desselben
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE102016124862A1 (de) Halbleitervorrichtung mit einer Lötmittelsperre
DE602005005444T2 (de) Kontaktstellenstruktur, Leiterplatte und elektronische Vorrichtung
DE10009042A1 (de) Bauteil aus Blech zur Doppelmuster-Leitungsverbindung und gedruckte Schaltungsplatte
DE10223203B4 (de) Elektronisches Bauelement-Modul und Verfahren zu dessen Herstellung
DE112020002865T5 (de) Halbleitermodul-herstellungsverfahren, herstellungsverfahren für ein elektronisches gerät, halbleitermodul und elektronisches gerät
DE102019103355A1 (de) Halbleitervorrichtung mit einer Kupfersäule-Zwischenverbindungsstruktur
DE102011018851B4 (de) Anschlussloser Baustein und Anordnung davon, Verfahren zur Herstellung eines anschlusslosen Bausteins
DE10352349B4 (de) Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication