DE102015102528B4 - Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package - Google Patents

Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package Download PDF

Info

Publication number
DE102015102528B4
DE102015102528B4 DE102015102528.0A DE102015102528A DE102015102528B4 DE 102015102528 B4 DE102015102528 B4 DE 102015102528B4 DE 102015102528 A DE102015102528 A DE 102015102528A DE 102015102528 B4 DE102015102528 B4 DE 102015102528B4
Authority
DE
Germany
Prior art keywords
specific
solder balls
semiconductor package
contact areas
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015102528.0A
Other languages
English (en)
Other versions
DE102015102528A1 (de
Inventor
Carlo Marbella
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015102528A1 publication Critical patent/DE102015102528A1/de
Application granted granted Critical
Publication of DE102015102528B4 publication Critical patent/DE102015102528B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13105—Gallium [Ga] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/17106—Disposition relative to the bonding areas, e.g. bond pads the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01008—Oxygen [O]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine, wobei das Verfahren Folgendes umfasst:Bereitstellen einer Platine, wobei die Platine mehrere Kontaktgebiete umfasst;Bereitstellen eines Halbleiter-Package, wobei das Halbleiter-Package mehrere Kontaktbereiche umfasst, wobei unter den mehreren Kontaktbereichen spezifische Kontaktbereiche vorgesehen sind;Wählen eines spezifischen Kontaktbereichs unter den mehreren Kontaktbereichen;Aufbringen von Lotkugeln auf den Kontaktbereichen und darin Aufbringen von zwei oder mehr spezifischen Lotkugeln auf dem spezifischen Kontaktbereich; undVerbinden des Halbleiter-Package mit der Platine auf derartige Weise, dass die zwei oder mehr spezifischen Lotkugeln miteinander und mit einem Kontaktgebiet der mehreren Kontaktgebiet der Platine verbunden werden, wobeidas Verbinden des Halbleiter-Package mit der Platine Folgendes umfasst:Kontaktieren der zwei oder mehr spezifischen Lotkugeln mit dem Kontaktgebiet oder einer auf dem Kontaktgebiet aufgebrachten Lötpaste; undErhitzen auf einer Aufschmelztemperatur; und wobei das Verbinden des Halbleiter-Package mit der Platine Folgendes umfasst:Aufbringen von ungehärtetem Polymermaterial auf den Lotkugeln vor dem Erhitzen.

Description

  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Fabrikation von Halbleiterbauelementen beginnt normalerweise mit dem Strukturieren verschiedener Merkmale auf und in Halbleiterwafern. Danach werden die verarbeiteten Halbleiterwafer zu Halbleiter-Dies vereinzelt. Um das Anbringen dieser Halbleiter-Dies an Platinen wie Leiterplatten (PCB - Printed Circuit Board) zu erleichtern und um die Halbleiter-Dies zu schützen, werden die Halbleiter-Dies typischerweise zu Packages zusammengebaut, bevor sie mit einer PCB verbunden werden. Bisher wurden verschiedene Arten von Halbleiter-Packages entwickelt, von denen eine das BGA-Package (Ball Grid Array) ist. Ein BGA-Package ist mit einer PCB durch ein Array aus Lotkugeln verbunden, die an die Stelle der Pins von Lotpin-Grid-Array-Packages treten.
  • Halbleiter-Packages werden oftmals Zuverlässigkeitsstresstests unterzogen, bei denen beispielsweise PCB-montierte BGA-Packages typischerweise einem Temperaturwechselbelastungstest unterzogen werden, insbesondere dem sogenannten TCOB (Temperature-Cycle-on-Board). Diese Tests liefern eine Anzeige darüber, wie das Halbleiterbauelement in der Wirklichkeit arbeiten wird. Spezielle Halbleiter-Packages, insbesondere bei Kraftfahrzeuganwendungen, sind mit ständig steigenden TCOB-Anforderungen konfrontiert. Ein wichtiger Versagungspunkt für BGA-Packages beim TCOB-Testen sind die Lotkugelverbindungen. Um die Zuverlässigkeit von Package-Platinen-Verbindungen zu verbessern, ist es deshalb wichtig, die Bedingung und Zuverlässigkeit von Lotkugelverbindungen zu verbessern.
  • Die Druckschrift US 6 927 491 B1 beschreibt ein elektronisches Bauteil vom Rückelektroden-Typ, welches einen Hauptkörper mit einer Schaltung und Elektroden enthält, die für Lötpunkte auf einem hinteren Oberflächenabschnitt des elektronischen Bauteils angeordnet und mit der Schaltung verbunden sind. Jede der Gruppen von Elektroden in Abschnitten der Elektrodenanordnung ist für einen einzelnen ersten Lötstopp vorgesehen, der größer ist als zweite Lötstopps für die Elektroden, die anders als die Eckbereiche angeordnet sind.
  • Die Druckschrift US 6 118 182 A beschreibt ein integriertes Schaltungsgehäuse mit einem Substrat, das eine Vielzahl von rechteckigen Kontaktflächen aufweist. An den Kontaktpads des Substrats sind Lötkugeln angebracht. Die Lötkugeln werden aufgeschmolzen, um Lötstellen zu erzeugen, die das Substrat mit einer gedruckten Schaltung verbinden. Die rechteckige Form der Kontaktpads führt zu einer rechteckigen Form der Lötstellen.
  • Die Druckschrift US 6 346 679 B1 beschreibt ein Substrat, auf dem eine Kugelgitteranordnung montiert ist und welches einen Substratkörper, eine normale Kontaktfläche, eine integrierte Kontaktfläche und einen Verbindungsverstärkungsabschnitt aufweist. Auf der normalen Kontaktfläche ist eine normale Elektrode der Kugelgitteranordnung angeschlossen. Auf der integrierten Kontaktfläche ist eine Vielzahl von integrierten Elektroden der Kugelgitteranordnung angeschlossen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beiliegenden Zeichnungen sind enthalten, um ein weiteres Verständnis von Ausführungsformen zu vermitteln, und sind in diese Patentschrift aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen ergeben sich ohne Weiteres, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
    • Die 1a-c zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine gemäß einem Beispiel, wobei der dargestellte Schnitt des Halbleiter-Package zwei Lotkugeln umfasst und der dargestellte Schnitt der Platine ein Kontaktgebiet umfasst.
    • Die 2a-c zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine gemäß einem Beispiel, wobei der dargestellte Schnitt des Halbleiter-Package drei Lotkugeln umfasst und der dargestellte Schnitt der Platine zwei Kontaktgebiete umfasst.
    • Die 3a-c zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine gemäß einem Beispiel, wobei der dargestellte Schnitt des Halbleiter-Package zwei Lotkugeln umfasst und der dargestellte Schnitt der Platine ein Kontaktgebiet umfasst und jede einzelne der Lotkugeln auf einem Kontaktpad aufgebracht ist und ungehärtetes Polymermaterial auf den Lotkugeln aufgebracht ist.
    • Die 4a-e zeigen in der linken Spalte schematische Bodenansichtsdarstellungen unterschiedlicher Beispiele von Halbleiter-Packages und in der rechten Spalte die entsprechenden Draufsichtdarstellungen verschiedener Beispiele von Leiterplatten mit ihren jeweiligen Konfigurationen von Kontaktgebieten.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die Aspekte und Ausführungsformen werden nun unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszahlen allgemein verwendet werden, um durchweg auf gleiche Elemente Bezug zu nehmen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekte der Ausführungsformen zu vermitteln. Es kann jedoch für einen Fachmann evident sein, dass ein oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad der spezifischen Details praktiziert werden können. In anderen Fällen sind bekannte Strukturen und Elemente in schematischer Form gezeigt, um das Beschreiben eines oder mehrerer Aspekte der Ausführungsformen zu erleichtern. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Erfindung abzuweichen. Es sei weiter angemerkt, dass die Zeichnungen nicht maßstabsgetreu oder nicht notwendigerweise maßstabsgetreu sind.
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Aspekte gezeigt werden, wie die Erfindung praktiziert werden kann. In dieser Hinsicht kann Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“ usw. unter Bezugnahme auf die Orientierung der beschriebenen Figuren verwendet werden. Da Komponenten von beschriebenen Einrichtungen in einer Reihe unterschiedlicher Orientierungen positioniert sein können, kann die Richtungsterminologie zu Veranschaulichungszwecken verwendet werden und ist auf keinerlei Weise beschränkend.
  • Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform möglicherweise nur bezüglich einer von mehreren Implementierungen offenbart worden ist, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie dies für eine beliebige gegebene oder bestimmte Anwendung gewünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, dass die Ausdrücke „enthalten“, „haben“, „mit“ oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen“ inklusiv sein. Die Ausdrücke „gekoppelt“ und „verbunden“ können zusammen mit Ableitungen verwendet werden. Es versteht sich, dass diese Ausdrücke verwendet werden können, um anzuzeigen, dass zwei Elemente miteinander ungeachtet dessen zusammenarbeiten oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Außerdem ist der Ausdruck „beispielhaft“ lediglich als ein Beispiel statt als das Beste oder Optimale gemeint.
  • Die Beispiele eines Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine und eines Halbleiter-Package können verschiedene Arten von Halbleiterchips verwenden, die in das Halbleiter-Package eingebaut sind. Die Beispiele können Logikchips wie beispielsweise Mikrocontroller- oder Mikroprozessorchips sowie Speicherchips oder Chips beinhalten, die bestimmte Bauelemente enthalten wie Transistoren oder Dioden. Das Halbleiter-Package kann auch ein Kapselungsmittel oder ein kapselndes Material mit dem darin eingebetteten Halbleiterchip umfassen. Das kapselnde Material kann ein beliebiges elektrisch isolierendes Material wie beispielsweise eine beliebige Art von Ausformmaterial, Harzmaterial, Epoxidmaterial, Polymermaterial, Polyimidmaterial, thermoplastischem Material, Silikonmaterial, Keramikmaterial und Glasmaterial sein.
  • Die Beispiele eines Halbleiter-Package können ein Ball-Grid-Array auf einer Hauptfläche des Halbleiter-Package beinhalten. Das Ball-Grid-Array kann Lotkugeln mit einer beliebigen gewünschten und angemessenen Materialzusammensetzung umfassen. Die Lotkugeln können eine Aufschmelztemperatur unter 300°C, insbesondere unter 260°C, besitzen. Zu Lotkugelzusammensetzungen können Sn-Pb-Lot und bleifreie Lote wie etwa Legierungen aus Sn mit einem oder mehreren von Ag, Cu, Sb, In, Zn, Ni, Cr, Co, Fe, O, Ge und Ga zählen.
  • Die 1a-c zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines erfindungsgemäßen Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine. Die Figuren zeigen einen Schnitt eines Halbleiter-Package 10, der ein Package-Substrat 11, eine Lotresistschicht 12 und an dem Package-Substrat 11 innerhalb Öffnungen der Lotresistschicht 12 angebrachte Lotkugeln 13 umfasst. Gezeigt wird auch ein Schnitt einer Leiterplatte (PCB) 20, die ein Kontaktgebiet 21 umfasst, das aus einem Pad 21.1 und einer auf dem Pad 21.1 aufgebrachten Lötpaste 21.2 besteht.
  • 1a zeigt eine erste Stufe des Verfahrens, bei dem das Halbleiter-Package 10 in eine Position über der Leiterplatte 20 gebracht wird, so dass sich die Lotkugeln 13 über dem Kontaktgebiet 21 befinden. Die Pfeile zeigen an, dass das Halbleiter-Package 10 nach unten bewegt wird, so dass die Lotkugeln 13 in mechanischem Kontakt mit der oberen Oberfläche des Kontaktgebiets 21 kommen, insbesondere der oberen Oberfläche der Lötpaste 21.2.
  • 1b zeigt eine zweite Stufe des Verfahrens, bei dem die Lotkugeln 13 in Kontakt mit dem Kontaktgebiet 21, d.h. mit der oberen Oberfläche der Lötpaste 21.2, gebracht wurden und danach wird eine Temperatur derart eingestellt, dass ein Aufschmelzprozess initiiert wird. Je nach dem Material der Lotkugeln 13 und der Lötpaste 21.2 kann die Aufschmelztemperatur in einem Bereich zwischen Raumtemperatur und 300°C liegen, insbesondere zwischen Raumtemperatur und 260°C. Der Aufschmelzprozess beinhaltet einen Fluss von Material zwischen den Lotkugeln 13 und zwischen jeder einzelnen der Lotkugeln 13 und der Lötpaste 21.2, wie durch die verschiedenen Pfeile in 1b angegeben ist.
  • 1c zeigt, dass infolge des Aufschmelzprozesses ein großer Verbindungsbereich 25 („Verbindung-Lot-Verbindung“) zwischen dem Package-Substrat 11 und dem Pad 21.1 generiert wird. Mit diesem Verfahren kann eine breitere Lötverbindung erzeugt werden, als mit standardmäßigen individuellen Verbindungen erhalten werden kann. Die breitere Lötverbindung würde zu einer längeren TCOB-Lebensdauer führen, weil die TCOB-induzierten Lotmikrorisse innerhalb der Verbindung-Lot-Verbindung einen größeren Weg durchqueren müssen, um ein vollständiges Rissversagen zu bewirken. Der Verbindungsbereich 25 umfasst eine Lötverbindung mit einer größeren planaren Fläche sowohl auf der Package-Seite als auch auf der Platinenseite als eine standardmäßige individuelle Verbindung. Die Lötverbindung ist normalerweise durch das Ausmaß an Stress oder Beanspruchung beschränkt, den/die die Lotgröße aushalten kann. Da die Größe des Verbindungsbereichs 25 etwa doppelt so groß ist wie die Größe einer standardmäßigen individuellen Lötverbindung, kann der Stress oder die Beanspruchung signifikant reduziert werden. Das Verfahren kann eine standardmäßige Package-PCB-Platzierung und einen Aufschmelzprozess ohne irgendeinen zusätzlichen Prozessschritt verwenden. Auch die Kugel-Coplanarität kann auf der Package-Ebene beibehalten werden, was bedeutet, dass es keine Auswirkung auf den Kontakt der Package-Lotkugeln 13 zu den Pads 21.1 der PCB 20 einschließlich der Lötpaste 21.2 gibt. Der Prozess kann an einer Standard-PCB 20 ausgeführt werden, wobei das Halbleiter-Package 10 entweder eine Lotresistöffnung, die SMD (Solder Mask Defined) ist, oder eine Lotresistöffnung, die NSMD (Non-Solder Mask Defined) ist, besitzt.
  • Nach dem erfindungsgemäßen Verfahren von 1 umfasst das Halbleiter-Package 10 mehrere Kontaktbereiche, und der Bereich, in dem die Lotkugeln 13 auf das Halbleiter-Package 10 aufgebracht werden, wird als ein spezifischer Kontaktbereich unter den mehreren Kontaktbereichen gewählt. Die Lotkugeln 13, wie in 1a-c gezeigt, können auch als „spezifische Lotkugeln“ bezeichnet werden, da sie auf dem spezifischen Kontaktbereich aufgebracht werden. Es ist auch möglich, nicht nur zwei, sondern auch mehr als zwei spezifische Lotkugeln auf dem spezifischen Kontaktbereich aufzubringen. Es ist weiterhin möglich, nicht nur einen spezifischen Kontaktbereich unter den mehreren Kontaktbereichen zu wählen, sondern zwei oder mehr spezifische Kontaktbereiche unter den mehreren Kontaktbereichen. Insbesondere im Fall eines Halbleiter-Package, das eine rechteckige oder quadratische Hauptfläche umfasst, können vier spezifische Kontaktbereiche unter den mehreren Kontaktbereichen gewählt werden, wobei sich jeder einzelne der vier spezifischen Kontaktbereiche bei einer der vier Ecken der Hauptfläche oder bei einer der Mitten der vier Seitenkanten der Hauptfläche befindet. Beispiele dafür werden unten gezeigt.
  • Gemäß einem Beispiel des Verfahrens von 1 wird ein Mindestabstand zwischen den spezifischen Lotkugeln derart eingestellt, dass er kleiner ist als ein Mindestabstand zwischen allen anderen Lotkugeln. Insbesondere kann ein Mindestabstand zwischen den spezifischen Lotkugeln derart eingestellt werden, dass in einem Aufschmelzprozess mit einer darunterliegenden Lötpaste eines Kontaktgebiets einer Platine die Lotkugeln ineinander verschmelzen.
  • Gemäß einem Beispiel des Verfahrens von 1 umfasst das Halbleiter-Package 10 eine Hauptfläche, wobei die Kontaktbereiche an der Hauptfläche angeordnet sind, und eine Lotresistschicht 12 wird auf der Hauptfläche aufgebracht, wobei Öffnungen in der Lotresistschicht 12 über den Kontaktbereichen ausgebildet werden, wobei eine Anzahl von Öffnungen in der Lotresistschicht 12 über dem spezifischen Kontaktbereich ausgebildet wird, wobei die Anzahl von Öffnungen der Anzahl von danach aufzubringenden spezifischen Lotkugeln entspricht.
  • Gemäß einem Beispiel des Verfahrens von 1 können die Kontaktgebiete 21 der Platine 20 als homogene und zusammenhängende Gebiete ausgebildet werden. Die Kontaktgebiete 21 können auch ein Pad 21.1 und eine auf dem Pad aufgebrachte Lötpaste 21.2 umfassen. Es ist auch möglich, dass die Kontaktgebiete 21 nur aus einem flachen Gebiet aus Lötpaste bestehen, die auf der oberen Oberfläche der PCB 20 aufgebracht ist.
  • Nach dem erfindungsgemäßen Verfahren von 1 werden die spezifischen Lotkugeln zuerst mit dem Kontaktgebiet kontaktiert und dann wird ein Erhitzen auf eine Aufschmelztemperatur ausgeführt. Die Aufschmelztemperatur kann je nach dem Material der Lotkugeln in einem Bereich von Raumtemperatur bis 300°C liegen. Weiterhin wird vor dem Erhitzen ungehärtetes Polymermaterial auf den Lotkugeln aufgebracht. Das Polymermaterial kann in der Form eines Polymerkragens auf den Lotkugeln aufgebracht werden. Das Polymermaterial kann die Funktion eines Erzwingungsflusses auf den Lotkugeln erfüllen, was die Package-Seite der Verbindung verstärkt, was zu einer noch robusteren Lötverbindung führt.
  • Gemäß einem Beispiel des Verfahrens von 1 kann das Material der spezifischen Lotkugeln gleich dem Material aller anderen (nicht-spezifischen) Lotkugeln sein. Es ist jedoch auch möglich, ein anderes Material der spezifischen Lotkugeln im Vergleich zu den nicht-spezifischen Lotkugeln zu wählen.
  • Gemäß einem Beispiel des Verfahrens von 1 besitzen die spezifischen Lotkugeln keine elektrische Funktionalität in dem Sinne, dass sie nicht mit der elektrischen Schaltungsanordnung des in das Halbleiter-Package 10 eingebetteten Halbleiterchips verbunden sind. Dementsprechend besteht der einzige Zweck der spezifischen Lotkugeln darin, die mechanischen Gesamteigenschaften der Lötstellenverbindung zwischen dem Halbleiter-Package 10 und der PCB 20 zu verbessern. Dementsprechend ist es möglich, dass es in dem spezifischen Kontaktbereich keine elektrischen Kontaktpads auf der Hauptfläche des Halbleiter-Package gibt oder auf der Hauptfläche des Halbleiter-Package nur Dummy-Pads aufgebracht sind, wobei die Dummy-Pads nicht elektrisch mit dem Halbleiterchip verbunden sind und die spezifischen Lotkugeln mit den Dummy-Pads verbunden sind.
  • Gemäß einem weiteren Beispiel des Verfahrens von 1 besitzen die spezifischen Lotkugeln eine elektrische Funktionalität, was bedeutet, dass sie elektrisch mit dem Halbleiterchip verbunden sind, d.h., die spezifischen Lotkugeln sind mit innerhalb des spezifischen Kontaktbereichs angeordneten elektrischen Kontaktpads verbunden, wobei die elektrischen Kontaktpads elektrisch mit dem Halbleiterchip verbunden sind. Es ist auch möglich, dass einige einzelne der spezifischen Lotkugeln eine elektrische Funktionalität besitzen und einige andere einzelne der spezifischen Lotkugeln keine elektrische Funktionalität besitzen.
  • Gemäß einem Beispiel des Verfahrens von 1 können zwei, drei oder vier spezifische Lotkugeln auf dem spezifischen Kontaktbereich aufgebracht werden. Im Fall von beispielsweise drei oder vier spezifischen Lotkugeln können sie auf regelmäßige Weise angeordnet werden. Im Fall von drei spezifischen Lotkugeln können sie auf den Ecken eines Dreiecks angeordnet werden, und im Fall von vier spezifischen Lotkugeln können sie auf den Ecken eines Quadrats angeordnet werden. Beispiele dafür werden unten gezeigt.
  • Gemäß einem Beispiel des Verfahrens von 1 können die Grö-ße und/oder der Durchmesser der spezifischen Lotkugeln gleich der Größe oder dem Durchmesser der anderen, nicht-spezifischen Lotkugeln sein. Es ist jedoch auch möglich, dass die Größe und/oder der Durchmesser der spezifischen Lotkugeln von der Größe und dem Durchmesser der anderen, nicht-spezifischen Lotkugeln verschieden sein können. Insbesondere können die Größe und/oder der Durchmesser der spezifischen Lotkugeln kleiner oder größer sein als die Größe oder der Durchmesser der anderen, nicht-spezifischen Lotkugeln.
  • Gemäß einem Beispiel des Verfahrens von 1 ist ein Verhältnis des kleinsten Mitte-Mitte-Abstands zwischen zwei spezifischen Lotkugeln zu dem Durchmesser der Lotkugeln kleiner als 2,5, insbesondere kleiner als 2,0, insbesondere kleiner als 1,5.
  • Die 2a-c zeigen schematische Querschnittsseitenansichtsdarstellungen zum Veranschaulichen eines Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine gemäß einem Beispiel. Im Vergleich zu 1a-c wird ein größerer Schnitt des Halbleiter-Package 10 und der Leiterplatte 20 gezeigt, wobei auf der rechten Seite ein weiterer Kontaktbereich des Halbleiter-Package 10 gezeigt ist, der eine weitere, nicht-spezifische Lotkugel 23 umfasst. Alle anderen Details der 2a-c sind ähnlich jenen der 1a-c und tragen deshalb die gleichen Bezugszahlen. Die 2a-c zeigen im Wesentlichen, dass die spezifischen Lotkugeln 13 einen kleinsten Mitte-Mitte-Abstand (Abstand A) besitzen, der kleiner ist als ein nächstliegender Mitte-Mitte-Abstand (Abstand B) zwischen einer der spezifischen Lotkugeln 13 und einer nicht-spezifischen Lotkugel 23 oder auch zwischen zwei beliebigen anderen der nicht-spezifischen Lotkugeln. Die 2a-c zeigen auch, dass die spezifischen Lotkugeln 13 auf ein Kontaktgebiet 21 aufgebracht werden, das eine Lötpaste 21.2 mit einem Volumen A umfasst, und die nicht-spezifische Lotkugel 23 auf einem anderen Kontaktgebiet 31 aufgebracht wird, das ein Pad 31.1 und eine Lötpaste 31.2 mit einem Volumen B umfasst, wobei A größer als B ist. Die gestrichelte Linie in 2a zeigt die Koplanarität unterster Oberflächen der spezifischen Lotkugeln 13 und der nicht-spezifischen Lotkugel 23 an. Infolgedessen wird ein großer Verbindungsbereich 25 zwischen dem linken spezifischen Kontaktbereich und der PCB 20 generiert, und ein normalgroßer Verbindungsbereich 26 wird zwischen dem rechten nicht-spezifischen Kontaktbereich und der PCB generiert.
  • Die 3a-c zeigen schematische Querschnittsansichtsdarstellungen zum Veranschaulichen eines erfindungsgemäßen Verfahrens zum Verbinden eines Halbleiter-Package mit einer Platine. Das Beispiel der 3a-c ist ähnlich dem der 1a-c und verdeutlicht nochmals, dass ungehärtetes Polymermaterial 35 auf den spezifischen Lotkugeln 13 aufgebracht wird. Das Polymermaterial 35 wird in Form eines Polymerkragens auf den Lotkugeln 13 aufgebracht. Die Lotkugeln 13 werden in diesem Fall auf auf der Hauptfläche des Halbleiter-Package 10 angeordneten Kontaktpads 14 aufgebracht. Die Kontaktpads 14 können Dummy-Pads sein, was bedeutet, dass zwischen den Dummy-Pads 14 und dem im Halbleiter-Package 10 eingebetteten Halbleiterchip keine elektrische Verbindung besteht. Alternativ können die Pads 14 auch mit dem Halbleiterchip verbunden werden, was bedeutet, dass die Pads 14 elektrisch miteinander verbunden sind. Das Polymermaterial 35 kann auch zwischen den Lotkugeln 13 aufgebracht werden, so dass es die Lotresistschicht ersetzt, die in den Beispielen von 1a-c und 2a-c zwischen den Lotkugeln 13 aufgebracht wird.
  • Das Material 35 erfüllt die Funktion eines Erzwingungsflusses. Der Zweck des Erzwingungsflusses an den Package-Lotkugeln ist, den Lötstellenstress zu verteilen, was zu einer längeren Lebensdauer der Verbindung auf der Package-Seite führt. Ein Erzwingungsfluss könnte auch an größeren Lotkugeln mit engem Abstand und im Fall von NSMD-Lotresistöffnungen verwendet werden. Die Lotkugeln 13 können einen Durchmesser von 500 µm besitzen, wobei der Mitte-Mitte-Abstand zwischen den Lotkugeln 13 etwa 800 µm betragen kann, so dass das Verhältnis des Mindestabstands zum Durchmesser kleiner ist als 2.
  • Die Kombination aus Erzwingungsfluss in der Form von dem Polymermaterial 35 auf der Package-Seite der Verbindung und dem breiten Stellenbereich erzeugt eine hochrobuste Stelle für eine hohe TCOB-Wechselbelastungslebensdauer.
  • Die 4a-e zeigen verschiedene nicht zur Erfindung gehörige Beispiele von Halbleiter-Packages (linke Spalte) und entsprechenden PCB-Pad-Designkonfigurationen (rechte Spalte). In den Halbleiter-Packages bezeichnen die schraffierten Bereiche spezifische Lotkugeln, und in den PCB-Designs bezeichnen die schraffierten Bereiche Kontaktgebiete, die mit den spezifischen Lotkugeln der Halbleiter-Packages verbunden werden sollen. Die Halbleiter-Packages werden so gezeigt, dass sie eine quadratische Gestalt besitzen.
  • 4a zeigt ein Halbleiter-Package, das vier Gruppen von spezifischen Lotkugeln umfasst, wobei jede einzelne der vier Gruppen in oder bei einer der vier Ecken des quadratischen Layouts angeordnet ist. Jede Gruppe besteht aus zwei spezifischen Lotkugeln, die in einer vertikalen Richtung ausgerichtet sind. Es werden auch Pfeile gezeigt, die zwischen spezifischen Lotkugeln gezeichnet sind, die einen Abstand A anzeigen, wobei zwischen nicht-spezifischen Lotkugeln gezeichnete Pfeile den Abstand B anzeigen. Der Mitte-Mitte-Abstand (Abstand A) zwischen den beiden spezifischen Lotkugeln jeder Gruppe ist kleiner als der kleinste Mitte-Mitte-Abstand (Abstand B) zwischen anderen, nicht-spezifischen Lotkugeln des Ball-Grid-Arrays.
  • 4b zeigt ein Halbleiter-Package, das ähnlich dem Halbleiter-Package von 4a ist, wobei jede Gruppe spezifischer Lotkugeln vier in einer quadratischen Form angeordnete spezifische Lotkugeln enthält.
  • 4c zeigt ein Halbleiter-Package, das nur einen spezifischen Kontaktbereich umfasst, der in der Mitte des Package angeordnet ist und vier in einer quadratischen Form angeordnete spezifische Lotkugeln enthält.
  • 4d zeigt ein Halbleiter-Package, das wieder vier Gruppen spezifischer Lotkugeln umfasst, wobei jede einzelne der Gruppen zwei spezifische Lotkugeln enthält, wobei die Gruppen von Lotkugeln in oder bei den Mitten der vier Seitenkanten des quadratischen Halbleiter-Package angeordnet sind.
  • 4e zeigt ein Halbleiter-Package, das vier Gruppen spezifischer Lotkugeln umfasst, wobei jede einzelne der Gruppen spezifischer Lotkugeln zwei spezifische Lotkugeln enthält, wobei jede einzelne der Gruppen in oder bei den vier Ecken des quadratischen Halbleiter-Package angeordnet ist. Die spezifischen Lotkugeln in jeder Gruppe sind derart ausgerichtet, dass eine die Mitten der spezifischen Lotkugeln verbindende Linie im Wesentlichen zur Mitte des quadratischen Halbleiter-Package zeigt.

Claims (17)

  1. Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine, wobei das Verfahren Folgendes umfasst: Bereitstellen einer Platine, wobei die Platine mehrere Kontaktgebiete umfasst; Bereitstellen eines Halbleiter-Package, wobei das Halbleiter-Package mehrere Kontaktbereiche umfasst, wobei unter den mehreren Kontaktbereichen spezifische Kontaktbereiche vorgesehen sind; Wählen eines spezifischen Kontaktbereichs unter den mehreren Kontaktbereichen; Aufbringen von Lotkugeln auf den Kontaktbereichen und darin Aufbringen von zwei oder mehr spezifischen Lotkugeln auf dem spezifischen Kontaktbereich; und Verbinden des Halbleiter-Package mit der Platine auf derartige Weise, dass die zwei oder mehr spezifischen Lotkugeln miteinander und mit einem Kontaktgebiet der mehreren Kontaktgebiet der Platine verbunden werden, wobei das Verbinden des Halbleiter-Package mit der Platine Folgendes umfasst: Kontaktieren der zwei oder mehr spezifischen Lotkugeln mit dem Kontaktgebiet oder einer auf dem Kontaktgebiet aufgebrachten Lötpaste; und Erhitzen auf einer Aufschmelztemperatur; und wobei das Verbinden des Halbleiter-Package mit der Platine Folgendes umfasst: Aufbringen von ungehärtetem Polymermaterial auf den Lotkugeln vor dem Erhitzen.
  2. Verfahren nach Anspruch 1, das weiterhin Folgendes umfasst: Wählen von zwei oder mehr spezifischen Kontaktbereichen unter den mehreren Kontaktbereichen.
  3. Verfahren nach Anspruch 2, wobei das Halbleiter-Package eine rechteckige oder quadratische Hauptfläche umfasst, wobei das Verfahren weiterhin Folgendes umfasst: Wählen von vier spezifischen Kontaktbereichen, wobei jeder einzelne der vier spezifischen Kontaktbereiche sich bei einer der vier Ecken der Hauptfläche oder bei einer der Mitten der vier Seitenkanten der Hauptfläche befindet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Mindestabstand zwischen den zwei oder mehr spezifischen Lotkugeln kleiner ist als ein Mindestabstand zwischen allen anderen Lotkugeln.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Package eine Hauptfläche umfasst und Kontaktbereiche an der Hauptfläche angeordnet sind, wobei das Verfahren weiterhin Folgendes umfasst: Aufbringen einer Lotresistschicht auf der Hauptfläche, wobei Öffnungen in der Lotresistschicht über den Kontaktbereichen ausgebildet werden, wobei eine Anzahl von Öffnungen in der Lotresistschicht über dem spezifischen Kontaktbereich ausgebildet wird, wobei die Anzahl an Öffnungen der Anzahl von danach aufzubringenden spezifischen Lotkugeln entspricht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Aufbringen einer Lötpaste auf den Kontaktgebieten der Platine.
  7. Verfahren nach einem der vorherigen Ansprüche, das weiterhin Folgendes umfasst: Erhitzen auf eine Aufschmelztemperatur in einem Bereich von Raumtemperatur bis 300°C.
  8. Halbleiter-Package, das Folgendes umfasst: mehrere Kontaktbereiche, die spezifische Kontaktbereiche umfassen; mehrere auf den Kontaktbereichen aufgebrachte Lotkugeln, wobei zwei oder mehr spezifische Lotkugeln auf den spezifischen Kontaktbereichen aufgebracht sind und wobei ein Mindestabstand zwischen den beiden spezifischen Lotkugeln derart eingestellt ist, dass die zwei oder mehr spezifischen Lotkugeln ineinander verschmelzen, wenn sie in einem Aufschmelzprozess mit einem Substrat verbunden werden; und ein ungehärtetes Polymermaterial, das auf der Gruppe spezifischer Lotkugeln aufgebracht ist.
  9. Halbleiter-Package nach Anspruch 8, das weiterhin Folgendes umfasst: zwei oder mehr spezifische Kontaktbereiche und zwei oder mehr, auf jedem einzelnen der spezifischen Kontaktbereiche aufgebrachte Lotkugeln.
  10. Halbleiter-Package nach Anspruch 9, wobei das Halbleiter-Package eine rechteckige oder quadratische Hauptfläche umfasst, wobei das Halbleiter-Package weiterhin Folgendes umfasst: vier spezifische Kontaktbereiche, wobei sich jeder einzelne der vier spezifischen Kontaktbereiche bei einer der vier Ecken der Hauptfläche oder bei einer der Mitten der vier Seitenkanten der Hauptfläche befindet.
  11. Halbleiter-Package nach einem der Ansprüche 8 bis 10, wobei die zwei oder mehr spezifischen Lotkugeln keine elektrische Funktionalität besitzen.
  12. Halbleiter-Package nach einem der Ansprüche 8 bis 11, wobei die zwei oder mehr spezifischen Lotkugeln auf Dummy-Pads innerhalb des spezifischen Kontaktbereichs aufgebracht werden.
  13. Halbleiter-Package nach einem der Ansprüche 8 bis 12, das weiterhin Folgendes umfasst: eine Lotresistschicht, die mehrere über dem spezifischen Kontaktbereich angeordnete Öffnungen umfasst, wobei die Anzahl an Öffnungen der Anzahl an spezifischen Lotkugeln entspricht und die spezifischen Lotkugeln in den Öffnungen angeordnet sind.
  14. Halbleiter-Package, das Folgendes umfasst: einen Halbleiterchip; eine Hauptfläche und mehrere auf der Hauptfläche angeordnete Lotkugeln, wobei die mehreren Lotkugeln eine Gruppe spezifischer Lotkugeln umfassen, wobei die Gruppe spezifischer Lotkugeln elektrisch vom Halbleiterchip getrennt ist; und ein ungehärtetes Polymermaterial, das auf der Gruppe spezifischer Lotkugeln aufgebracht ist.
  15. Halbleiter-Package nach Anspruch 14, wobei die Gruppe spezifischer Lotkugeln aus zwei, drei oder vier spezifischen Lotkugeln besteht.
  16. Halbleiter-Package nach Anspruch 14 oder 15, wobei die spezifischen Lotkugeln der Gruppe der spezifischen Lotkugeln auf regelmäßige Weise angeordnet sind.
  17. Halbleiter-Package nach Anspruch 16, wobei der Mindestabstand zwischen zweien der spezifischen Lotkugeln in einem Bereich von 0,2 mm bis 1,5 mm liegt.
DE102015102528.0A 2014-02-27 2015-02-23 Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package Active DE102015102528B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/191,494 2014-02-27
US14/191,494 US9343397B2 (en) 2014-02-27 2014-02-27 Method of connecting a semiconductor package to a board

Publications (2)

Publication Number Publication Date
DE102015102528A1 DE102015102528A1 (de) 2015-08-27
DE102015102528B4 true DE102015102528B4 (de) 2024-01-11

Family

ID=53782621

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015102528.0A Active DE102015102528B4 (de) 2014-02-27 2015-02-23 Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package

Country Status (3)

Country Link
US (2) US9343397B2 (de)
CN (1) CN104952746B (de)
DE (1) DE102015102528B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691686B2 (en) 2014-05-28 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Contact pad for semiconductor device
US10090251B2 (en) 2015-07-24 2018-10-02 Infineon Technologies Ag Semiconductor chip having a dense arrangement of contact terminals
JP2018157098A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置
CN107621710A (zh) * 2017-11-10 2018-01-23 京东方科技集团股份有限公司 驱动芯片、显示基板、显示装置及显示装置的制作方法
DE102017128568A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Halbleiterchip mit einer vielzahl von externen kontakten, chip-anordnung und verfahren zum überprüfen einer ausrichtung einer position eines halbleiterchips
EP4120326A1 (de) * 2021-07-14 2023-01-18 Avago Technologies International Sales Pte. Limited Struktur für verbesserte mechanische, elektrische und/oder thermische leistung
CN114189988A (zh) * 2021-12-29 2022-03-15 维沃移动通信有限公司 一种印刷电路板组件和电子设备
CN116705740A (zh) * 2022-09-05 2023-09-05 荣耀终端有限公司 一种芯片、芯片封装结构、芯片封装方法及电子设备
CN117766504A (zh) * 2022-09-16 2024-03-26 华为技术有限公司 基板、封装结构及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118182A (en) 1998-06-25 2000-09-12 Intel Corporation Integrated circuit package with rectangular contact pads
US6346679B1 (en) 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010058A (en) * 1995-10-19 2000-01-04 Lg Semicon Co., Ltd. BGA package using a dummy ball and a repairing method thereof
JPH11297872A (ja) * 1998-04-13 1999-10-29 Mitsubishi Electric Corp 半導体装置
US6578755B1 (en) * 2000-09-22 2003-06-17 Flip Chip Technologies, L.L.C. Polymer collar for solder bumps
US6622905B2 (en) * 2000-12-29 2003-09-23 Intel Corporation Design and assembly methodology for reducing bridging in bonding electronic components to pads connected to vias
KR20020065045A (ko) * 2001-02-05 2002-08-13 삼성전자 주식회사 확장 패드들을 포함하는 반도체 칩 패키지
TWI233682B (en) * 2003-08-22 2005-06-01 Advanced Semiconductor Eng Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps
KR100702969B1 (ko) * 2005-04-19 2007-04-03 삼성전자주식회사 더미 솔더 볼을 갖는 ｂｇａ형 반도체 칩 패키지의 기판 실장 구조
US20070023910A1 (en) 2005-07-29 2007-02-01 Texas Instruments Incorporated Dual BGA alloy structure for improved board-level reliability performance
TWI327369B (en) * 2006-08-07 2010-07-11 Chipmos Technologies Inc Multichip stack package
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
KR20140070057A (ko) * 2012-11-30 2014-06-10 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN103219310B (zh) * 2013-03-18 2016-07-13 三星半导体(中国)研究开发有限公司 混合焊球布置及其形成方法
US9196549B2 (en) * 2013-12-04 2015-11-24 United Microelectronics Corp. Method for generating die identification by measuring whether circuit is established in a package structure
US9806047B2 (en) * 2014-03-31 2017-10-31 Maxim Integrated Products, Inc. Wafer level device and method with cantilever pillar structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118182A (en) 1998-06-25 2000-09-12 Intel Corporation Integrated circuit package with rectangular contact pads
US6927491B1 (en) 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
US6346679B1 (en) 1999-08-27 2002-02-12 Nec Corporation Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate

Also Published As

Publication number Publication date
US9343397B2 (en) 2016-05-17
US20160329292A1 (en) 2016-11-10
CN104952746A (zh) 2015-09-30
DE102015102528A1 (de) 2015-08-27
CN104952746B (zh) 2018-03-30
US20150243593A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE102014019418B4 (de) Design einer Kontaktstellenstruktur in einem Fan-out-Gehäuse
DE69819216T2 (de) Freitragende Kugelverbindung für integrierte Schaltungschippackung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE10295972T5 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung
DE102004055215A1 (de) Versetzt gebondete Mehrchip-Halbleitervorrichtung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102012107760A1 (de) Verfahren und Bauelement für Lötverbindungen
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102016218867A1 (de) Elektronische Schaltungsvorrichtung
DE69737320T2 (de) Halbleitervorrichtung
DE112007003208T5 (de) Ein Halbleitergehäuse
DE102017202005B4 (de) Elektronische vorrichtung und herstellungsverfahren für dieselbe
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE112006001732T5 (de) Bleifreies Halbleitergehäuse
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
EP3850924A1 (de) Verfahren zur herstellung einer leiterplattenanordnung und leiterplattenanordnung
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE10297785T5 (de) Elektronikbaugruppe mit einer dichteren Kontaktanordnung, die eine Zuleitungsführung zu den Kontakten erlaubt
AT516750A4 (de) Verfahren zur Voidreduktion in Lötstellen
DE102021120183A1 (de) Chipbaugruppen
DE602005005444T2 (de) Kontaktstellenstruktur, Leiterplatte und elektronische Vorrichtung
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division