CN116705740A - 一种芯片、芯片封装结构、芯片封装方法及电子设备 - Google Patents

一种芯片、芯片封装结构、芯片封装方法及电子设备 Download PDF

Info

Publication number
CN116705740A
CN116705740A CN202211079266.0A CN202211079266A CN116705740A CN 116705740 A CN116705740 A CN 116705740A CN 202211079266 A CN202211079266 A CN 202211079266A CN 116705740 A CN116705740 A CN 116705740A
Authority
CN
China
Prior art keywords
solder ball
bonding pad
center
implanted
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211079266.0A
Other languages
English (en)
Inventor
杨帆
曾玮健
李俊
郭飞
王晓岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honor Device Co Ltd
Original Assignee
Honor Device Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honor Device Co Ltd filed Critical Honor Device Co Ltd
Priority to CN202211079266.0A priority Critical patent/CN116705740A/zh
Publication of CN116705740A publication Critical patent/CN116705740A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本申请实施例提供一种芯片、芯片封装结构、芯片封装方法及电子设备。其中，芯片包括用于与基板焊接连接的第一表面；第一表面设置有至少一个第一焊盘和至少一个第二焊盘，第二焊盘的尺寸大于第一焊盘的尺寸，多个第二焊盘具有一种或多种不同的尺寸；每个第一焊盘用于通过一个焊球与基板焊接连接，形成一个第一焊点；每个第二焊盘用于通过并列植入的至少两个焊球与基板焊接连接，其中，并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点、并且与第一焊点的高度差在第一预设偏差范围内的第二焊点。本申请的技术方案，可以在兼容现有植球工艺的基础上，提升焊点的热疲劳寿命和抗机械应力能力。

Description

一种芯片、芯片封装结构、芯片封装方法及电子设备
技术领域
本申请实施例涉及芯片封装领域，尤其涉及一种芯片、芯片封装结构、芯片封装方法及电子设备。
背景技术
电子设备使用过程中，芯片温度周期性变化会导致焊点热疲劳失效。焊点热疲劳失效是电子设备中长期存在的问题，由于不同材料的热膨胀系数不同，焊点受热后不均匀变形使得焊点产生内应力和蠕变变形，周期性的应力作用导致焊点内部产生裂纹和扩展失效，焊点热疲劳可能导致电子设备内部的器件脱落。
传统方案中通常采用提高防护胶水的适配性、将印制电路板通过合理的布局以实现降低应力等方式用于改善焊点热疲劳失效的问题。
然而，传统方案中提高防护胶水的适配性的方式可能导致芯片枝晶腐蚀以及开裂，将印制电路板通过合理的布局以实现降低应力在器件高密度集成中难以实现。
发明内容
本申请实施例提供了一种芯片、芯片封装结构、芯片封装方法及电子设备，能够提升焊点的热疲劳寿命和抗机械应力能力。
为达到上述目的，本申请实施例提供了以下技术方案：
第一方面，本申请实施例提供了一种芯片，其中，芯片包括用于与基板焊接连接的第一表面；第一表面设置有至少一个第一焊盘和至少一个第二焊盘，第二焊盘的尺寸大于第一焊盘的尺寸，其中，当第二焊盘的数量为多个时，多个第二焊盘具有一种或多种不同的尺寸；每个第一焊盘用于通过一个焊球与基板焊接连接，形成一个第一焊点；每个第二焊盘用于通过并列植入的至少两个焊球与基板焊接连接，其中，并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点、并且与第一焊点的高度差在第一预设偏差范围内的第二焊点。
由以上技术方案可知，本申请实施例可以在芯片的第一表面同时设置两种以上不同尺寸的焊盘，以形成两种尺寸的等高焊点，这样，本申请实施例可以在兼容现有的植球工艺的基础上，提供更大尺寸的焊点，以实现增强高应力区域的焊点强度，提升焊点的热疲劳寿命和抗机械应力能力。
在一种实现方式中，至少一个第一焊盘和至少一个第二焊盘在第一表面呈矩形阵列分布，矩形阵列的相邻两行或者相邻两列之间具有第一间距；其中，第一焊盘为圆形，每个第一焊盘占据矩形阵列的一行和一列；每个第二焊盘占据矩形阵列的一行或者相邻的多行，以及，一列或者相邻的多列。采用本实施方式，第二焊盘上可以在第一焊盘的尺寸上加以改进，能够兼容现有的植球工艺。
在一种实现方式中，每个第二焊盘对应的第二焊点的边缘在第二焊盘的正投影区域的第二预设偏差范围内。采用本实施方式，能够通过第二焊点的边缘所在的位置进一步保证第二焊点能够与第一焊点等高，避免虚焊。
在一种实现方式中，第二焊盘为椭圆形焊盘或者直边椭圆形焊盘；第二焊盘的长度大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第二焊盘的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第一预设倍数，第一预设倍数大于1。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为椭圆形焊盘或者直边椭圆形焊盘时，一个第二焊盘在长度方向占据矩形阵列的相邻两列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为L形焊盘，包括相互垂直的第一边和第二边，第一边的一端与第二边的一端连接；第一边的长度大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第一边的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第二预设倍数，第二预设倍数大于1；第二边的长度大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第二边的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第二预设倍数。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为L形焊盘时，一个第二焊盘的第一边在长度方向上占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列；一个第二焊盘的第二边在长度方向上占据矩形阵列的相邻两列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为十字形焊盘，包括相互垂直且交叉设置的第三边和第四边，第三边与第四边相互对称分布；第三边的长度大于或者等于三倍第一焊盘的直径，且小于或者等于第一焊盘的直径与二倍所述第一间距之和；第三边的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第三预设倍数，第三预设倍数大于1；第四边的长度大于或者等于三倍第一焊盘的直径，且小于或者等于第一焊盘的直径与二倍所述第一间距之和；第四边的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第三预设倍数。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为十字形焊盘时，一个第二焊盘的第三边在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一行；一个第二焊盘的第四边在长度方向占据矩形阵列的相邻三行，在宽度方向占据矩形阵列的一列。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为T形焊盘，包括相互垂直设置的第五边以及第六边，第六边的一端与第五边的中心连接，另一端向第五边的一侧延伸，第五边的长度大于第六边的长度；第五边的长度大于或者等于三倍第一焊盘的直径，且小于或者等于第一焊盘的直径与二倍所述第一间距之和；第五边的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第四预设倍数，第四预设倍数大于1；第六边的长度大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第六边的宽度大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第四预设倍数。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为T形焊盘时，一个第二焊盘的第五边在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一行；一个第二焊盘的第六边在长度方向占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为圆形焊盘；圆形焊盘的直径大于或者等于第一焊盘的直径的第五预设倍数，且小于或者等于第一焊盘的直径的第六预设倍数；其中，第五预设倍数大于1，第六预设倍数大于第五预设倍数且小于2。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为圆形焊盘时，一个第二焊盘在长度方向占据矩形阵列的一列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为椭圆形焊盘或者直边椭圆形焊盘时，每个第二焊盘用于通过并列植入的三个焊球与基板焊接连接，其中，第一个焊球植入在第二焊盘在长度方向的一端，第二个焊球植入在第二焊盘在长度方向的另一端，第三个焊球植入在第一个焊球和第二个焊球之间，且第三个焊球的球心位于第一个焊球的球心与第二个焊球的球心连线的一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为L形焊盘时，每个第二焊盘用于通过并列植入的五个焊球与基板焊接连接，其中，第一个焊球植入在第一边在长度方向的一端，第二个焊球植入在第一边在长度方向的另一端，第三个焊球植入在第二边的长度方向远离第二个焊球的一端，第四个焊球植入在第一个焊球与第二个焊球之间，且第四个焊球的球心位于第一个焊球的球心与第二个焊球的球心连线的远离第三个焊球的一侧；第五个焊球植入在第二个焊球与第三个焊球之间，且第五个焊球的球心位于第二个焊球的球心与第三个焊球的球心连线的远离第一个焊球的一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为十字形焊盘时，每个第二焊盘用于通过并列植入的九个焊球与基板焊接连接；其中：第一个焊球植入在第三边在长度方向上的一端；第二个焊球植入在第三边在长度方向的另一端；第三个焊球植入在第四边在长度方向上的一端；第四个焊球植入在第四边在长度方向上的另一端；第五个焊球植入在第三边与第四边的交叉位置处；第六个焊球植入在第一个焊球与第四个焊球之间，第六个焊球的球心位于第一个焊球的球心与第五个焊球的球心连线的靠近第四个焊球的一侧以及位于第四个焊球的球心与第五个焊球的球心连线的靠近第一个焊球的一侧；第七个焊球植入在第一个焊球与第三个焊球之间，第七个焊球的球心位于第一个焊球的球心与第五个焊球的球心连线的靠近第三个焊球的一侧以及位于第三个焊球的球心与第五个焊球的球心连线的靠近第一个焊球的一侧；第八个焊球植入在第二个焊球与第四个焊球之间，第八个焊球的球心位于第二个焊球的球心与第五个焊球的球心连线的靠近第四个焊球的一侧，以及位于第四个焊球的球心与第五个焊球的球心连线的靠近第二个焊球的一侧；第九个焊球植入在第二个焊球与第三个焊球之间，第九个焊球的球心位于第二个焊球的球心与第五个焊球的球心连线的靠近第三个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心连线的靠近第二个焊球的一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为T形焊盘时，每个第二焊盘用于通过并列植入的七个焊球与基板焊接连接；其中：第一个焊球植入在第五边在长度方向上的一端，第二个焊球植入在第五边在长度方向上的另一端，第三个焊球以及第四个焊球植入在第一个焊球与第二个焊球之间，第五个焊球植入在第六边在长度方向上远离第一个焊球的一端；第三个焊球的球心以及第四个焊球的球心位于第一个焊球的球心于第二个焊球的球心连线的远离第五个焊球的一侧，以及分别位于第五边所在的相邻三列的中心线的两侧；第六个焊球植入在第一个焊球与第五个焊球之间，第六个焊球的球心位于第一个焊球的球心与第三个焊球的球心连线的靠近第五个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心l连线的靠近第一个焊球的一侧第七个焊球植入在第二个焊球与第五个焊球之间，第七个焊球的球心位于第二个焊球的球心与第四个焊球的球心连线靠近第五个焊球的一侧，以及位于第四个焊球的球心与第五个焊球的球心连线靠近第五个焊球的一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，当第二焊盘为圆形焊盘时，每个第二焊盘用于通过并列植入的两个焊球与基板焊接连接，其中，第一个焊球的球心与第二个焊球的球心的连线的中点在第二焊盘内。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，至少一个第二焊盘在第一表面呈轴对称，和/或者，中心对称分布。采用本实施方式，第二焊盘可以设置在高应力区，均匀分散应力，提升焊点的热疲劳寿命和抗机械应力能力，避免器件脱落。
第二方面，本申请实施例提供了一种芯片封装结构，包括：基板，以及设置在基板上的如上述第一方面及其各种实现方式的芯片；基板包括面向芯片的第二表面；第二表面设置有与至少一个第一焊盘一一对应设置的至少一个第三焊盘，以及与至少一个第二焊盘一一对应设置的至少一个第四焊盘，其中，具有对应关系的第一焊盘和第三焊盘的形状和尺寸相同，具有对应关系的第二焊盘和第四焊盘的形状和尺寸相同；每个第一焊盘用于通过一个焊球与其对应的第三焊盘焊接连接，形成一个第一焊点；每个第二焊盘用于通过并列植入的至少两个焊球与其对应的第四焊盘焊接连接，其中，并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点、并且与第一焊点之间的高度差在第一预设偏差范围内第二焊点。
由以上技术方案可知，本申请实施例可以在芯片的第一表面同时设置两种以上不同尺寸的焊盘，以形成两种尺寸的等高焊点，这样，本申请实施例可以在兼容现有的植球工艺的基础上，提供更大尺寸的焊点，以实现增强高应力区域的焊点强度，提升焊点的热疲劳寿命和抗机械应力能力。
第三方面，本申请实施例提供了一种芯片封装方法，应用于如上述第二方面所示的芯片封装结构，方法包括：在芯片用于与基板焊接连接的第一表面制备至少一个第一焊盘和至少一个第二焊盘，第二焊盘的尺寸大于第一焊盘的尺寸，其中，当第二焊盘的数量为多个时，多个第二焊盘具有一种或多种不同的尺寸；同时，在基板用于与芯片焊接连接的第二表面制备与至少一个第一焊盘一一对应的至少一个第三焊盘，以及与至少一个第二焊盘一一对应的至少一个第四焊盘，其中，具有对应关系的第一焊盘和第三焊盘的形状和尺寸相同，具有对应关系的第二焊盘和第四焊盘的形状和尺寸相同；在第一表面放置第一固定网，第一固定网包括与至少一个第一焊盘一一对应制备的至少一个第一通孔，以及与至少一个第二焊盘一一对应制备的至少一个第二通孔，其中，第一通孔的形状和尺寸是根据其对应的第一焊盘上植入的焊球数量确定的，第二通孔的形状和尺寸是根据其对应的第二焊盘上植入的焊球数量确定的；在第一固定网的第一通孔与第二通孔处印制锡膏；在第一固定网表面植球，以使每个第一通孔植入一个焊球，粘接于与第一通孔对应的第一焊盘上，以及每个第二通孔并列植入至少两个焊球，粘接于第二通孔对应的第二焊盘上；将第一固定网更换为第二固定网，第二固定网包括与至少一个第一焊盘一一对应制备的至少一个第三通孔，以及与至少一个第二焊盘一一对应制备的至少一个第四通孔，其中，第三通孔的形状和尺寸是根据其对应的第一焊盘上植入的焊球数量确定的，第四通孔的形状和尺寸是根据其对应的第二焊盘上植入的焊球数量确定的，第二固定网的高度大于焊球的半径，以使每个第三通孔中的一个焊球固定于其对应的第一焊盘，以及每个第四通孔中的至少两个焊球固定于其对应的第二焊盘；当每个第三通孔中的一个焊球固定于其对应的第一焊盘，以及每个第四通孔中的至少两个焊球固定于其对应的第二焊盘后，移除第二固定网；将每个第一焊盘通过一个焊球与其对应的第三焊盘焊接连接，形成一个第一焊点，以及将每个第二焊盘通过并列植入的至少两个焊球与其对应的第四焊盘焊接连接，其中，并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点、并且与第一焊点之间的高度差在第一预设偏差范围内第二焊点。
由以上技术方案可知，本申请实施例可以在芯片的第一表面同时设置两种以上不同尺寸的焊盘，以形成两种尺寸的等高焊点，这样，本申请实施例可以在兼容现有的植球工艺的基础上，提供更大尺寸的焊点，以实现增强高应力区域的焊点强度，提升焊点的热疲劳寿命和抗机械应力能力。
在一种实现方式中，在第一表面以矩形阵列制备至少一个第一焊盘和至少一个第二焊盘矩形阵列的相邻两行或者相邻两列之间具有第一间距；其中，第一焊盘为圆形，每个第一焊盘占据矩形阵列的一行和一列；每个第二焊盘占据矩形阵列的一行或者相邻的多行，以及，一列或者相邻的多列。采用本实施方式，第二焊盘上可以在第一焊盘的尺寸上加以改进，能够兼容现有的植球工艺。
在一种实现方式中，每个第二焊盘对应的第二焊点的边缘在第二焊盘的正投影的第二预设偏差范围内制备。采用本实施方式，能够通过第二焊点的边缘所在的位置进一步保证第二焊点能够与第一焊点等高，避免虚焊。
在一种实现方式中，将第二焊盘制备为椭圆形焊盘或者直边椭圆形焊盘；第二焊盘的长度制备为大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第二焊盘的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第一预设倍数，第一预设倍数大于1。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为椭圆形焊盘或者直边椭圆形焊盘时，一个第二焊盘在长度方向占据矩形阵列的相邻两列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，将第二焊盘制备为L形焊盘，L形焊盘包括相互垂直的第一边和第二边，第一边的一端与第二边的一端连接；第一边的长度制备为大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第一边的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第二预设倍数，第二预设倍数大于1；第二边的长度制备为大于或者等于二倍第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第二边的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第二预设倍数。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为L形焊盘时，一个第二焊盘的第一边在长度方向上占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列；一个第二焊盘的第二边在长度方向上占据矩形阵列的相邻两列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，将第二焊盘制备为十字形焊盘，十字形焊盘包括相互垂直且交叉设置的第三边和第四边，第三边与第四边相互对称分布；第三边的长度制备为大于或者等于三倍第一焊盘的直径，且小于或者等于第一焊盘的直径与二倍所述第一间距之和；第三边的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第三预设倍数，第三预设倍数大于1；第四边的长度制备为大于或者等于三倍第一焊盘的直径，且小于或者等于第一焊盘的直径与二倍所述第一间距之和；第四边的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第三预设倍数。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为十字形焊盘时，一个第二焊盘的第三边在长度方向占据矩形阵列的相邻三行，在宽度方向占据矩形阵列的一列；一个第二焊盘的第四边在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，将第二焊盘制备为T形焊盘，T形焊盘包括相互垂直设置的第五边以及第六边，第六边的一端与第五边的中心连接，另一端向第五边的一侧延伸，第五边的长度大于第六边的长度；第五边的长度制备为大于或者等于三倍第一焊盘的直径，且小于或者等于第一焊盘的直径与二倍所述第一间距之和；第五边的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第四预设倍数，第四预设倍数大于1；第六边的长度制备为大于或者等于第一焊盘的直径，且小于或者等于第一间距与第一焊盘的直径之和；第六边的宽度制备为大于或者等于第一焊盘的直径，且小于或者等于第一焊盘的直径的第四预设倍数。采用本实施方式，第二焊盘能够在该尺寸兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为T形焊盘时，一个第二焊盘的第五边在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一行；一个第二焊盘的第六边在长度方向占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，将第二焊盘制备为圆形焊盘；圆形焊盘的直径制备为大于或者等于第一焊盘的直径的第五预设倍数，且小于或者等于第一焊盘的直径的第六预设倍数；其中，第五预设倍数大于1，第六预设倍数大于第五预设倍数且小于2。采用本实施方式，第二焊盘能够在该尺寸现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为圆形焊盘时，一个第二焊盘在长度方向占据矩形阵列的一列，在宽度方向占据矩形阵列的一行。采用本实施方式，第二焊盘能够在该位置兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为椭圆形焊盘或者直边椭圆形焊盘时，在每个第二焊盘上并列植入三个焊球，以用于与基板焊接连接，其中，第一个焊球植入在第二焊盘在长度方向的一端，第二个焊球植入在第二焊盘在长度方向的另一端，第三个焊球植入在第一个焊球和第二个焊球之间，且第三个焊球的球心位于第一个焊球的球心与第二个焊球的球心连线的同一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为L形焊盘时，在每个第二焊盘并列植入五个焊球，以用于与基板焊接连接；其中：第一个焊球植入在第一边在长度方向的一端，第二个焊球植入在第一边在长度方向的另一端，第三个焊球植入在第二边的长度方向远离第二个焊球的一端，第四个焊球植入在第一个焊球与第二个焊球之间，且第四个焊球的球心位于第一个焊球的球心与第二个焊球的球心连线的远离第三个焊球的一侧，第五个焊球植入在第二个焊球与第三个焊球之间，且第五个焊球的球心位于第二个焊球的球心与第三个焊球的球心连线的远离第一个焊球的一侧。
采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘制备为十字形焊盘时，在每个第二焊盘并列植入九个焊球，以用于与基板焊接连接；其中：第一个焊球植入在第三边在长度方向上的一端，第二个焊球植入在第三边在长度方向的另一端，第三个焊球植入在第四边在长度方向上的一端，第四个焊球植入在第四边在长度方向上的另一端，第五个焊球植入在第三边与第四边的交叉位置处；第六个焊球植入在第一个焊球与第四个焊球之间，第六个焊球的球心位于第一个焊球的球心与第五个焊球的球心连线的靠近第四个焊球的一侧，以及位于第四个焊球的球心与第五个焊球的球心连线的靠近第一个焊球的一侧；第七个焊球植入在第一个焊球与第三个焊球之间，第七个焊球的球心位于第一个焊球的球心与第五个焊球的球心连线的靠近第三个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心连线的靠近第一个焊球的一侧；第八个焊球植入在第二个焊球与第四个焊球之间，第八个焊球的球心位于第二个焊球的球心与第五个焊球的球心连线的靠近第四个焊球的一侧，以及位于第四个焊球的球心与第五个焊球的球心连线的靠近第二个焊球的一侧；第九个焊球植入在第二个焊球与第三个焊球之间，第九个焊球的球心位于第二个焊球的球心与第五个焊球的球心连线的靠近第三个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心连线的靠近第二个焊球的一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为T形焊盘时，在每个第二焊盘并列植入的七个焊球，以用于与基板焊接连接；其中：第一个焊球植入在第五边在长度方向上的一端，第二个焊球植入在第五边在长度方向上的另一端，第三个焊球以及第四个焊球植入在第一个焊球与第二个焊球之间，第五个焊球植入在第六边在长度方向上远离第一个焊球的一端；第三个焊球的球心以及第四个焊球的球心位于第一个焊球的球心于第二个焊球的球心连线的远离第五个焊球的一侧，以及分别位于第五边所在的相邻三列的中心线的两侧；第六个焊球植入在第一个焊球与第五个焊球之间，第六个焊球的球心位于第一个焊球的球心与第三个焊球的球心连线的靠近第五个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心l连线的靠近第一个焊球的一侧第七个焊球植入在第二个焊球与第五个焊球之间，第七个焊球的球心位于第二个焊球的球心与第四个焊球的球心连线靠近第五个焊球的一侧，以及位于，第四个焊球的球心与第五个焊球的球心连线靠近第五个焊球的一侧。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
在一种实现方式中，第二焊盘为圆形焊盘时，在每个第二焊盘并列植入两个焊球，以用于与基板焊接连接，其中，第一个焊球的球心与第二个焊球的球心的连线的中点在第二焊盘内。采用本实施方式，第二焊盘能够在该焊球数量时兼容现有的植球工艺，与第一焊盘等高，在提升焊点的热疲劳寿命和抗机械应力能力时，避免虚焊。
第四方面，本申请实施例提供了一种电子设备，包括如上述第二方面所示的芯片封装结构。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例示出的BGA封装技术的封装过程示意图；
图2是本申请实施例示出的PBGA封装体的结构的焊点区域示意图；
图3是本申请实施例示出的BGA封装技术的焊盘分布方式示意图；
图4是本申请实施例示出的焊点热疲劳失效示意图；
图5是本申请实施例示出的芯片的第一种结构示意图；
图6是本申请实施例示出的第一焊点与第二焊点截面示意图；
图7是本申请实施例示出的矩形阵列分布示意图；
图8是本申请实施例示出的焊球分布方式示意图；
图9是本申请实施例示出的第二焊盘分布方式示意图；
图10是本申请实施例示出的第二焊盘正投影区域示意图；
图11是本申请实施例示出的热焊过程焊球形成过程示意图；
图12是本申请实施例示出的热焊完成后焊点的2D截面示意图；
图13是本申请实施例示出的芯片的第二种结构示意图；
图14是本申请实施例示出的焊球分布方式示意图；
图15是本申请实施例示出的第二焊盘分布方式示意图；
图16是本申请实施例示出的芯片的第三种结构示意图；
图17是本申请实施例示出的焊球分布方式示意图；
图18是本申请实施例示出的第二焊盘分布方式示意图；
图19是本申请实施例示出的芯片的第四种结构示意图；
图20是本申请实施例示出的焊球分布方式示意图；
图21是本申请实施例示出的第二焊盘分布方式示意图；
图22是本申请实施例示出的芯片的第五种结构示意图；
图23是本申请实施例示出的焊球分布方式示意图；
图24是本申请实施例示出的第二焊盘分布方式示意图；
图25是本申请实施例示出的热焊过程焊球形成过程示意图；
图26是本申请实施例示出的热焊完成后焊点的2D截面示意图；
图27是本申请实施例提供的一种芯片封装结构示意图；
图28是本申请实施例提供的一种芯片封装方法流程示意图；
图29是本申请实施例示出的第一固定网设置方式示意图；
图30是本申请实施例示出的植球方式示意图；
图31是本申请实施例示出的植球方式示意图；
图32是本申请实施例示出的植球方式示意图；
图33是本申请实施例示出的植球方式示意图；
图34是本申请实施例示出的植球方式示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例的技术方案进行清楚地描述。
在本申请的描述中，除非另有说明，“/”表示“或”的意思，例如，A/B可以表示A或B。本文中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。此外，“至少一个”是指一个或多个，“多个”是指两个或两个以上。“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
为了便于技术人员理解本申请实施例的技术方案，下面先对本申请实施例涉及的技术术语进行解释说明。
1、球状引脚栅格阵列(Ball Grid Array)封装技术，是一种高密度表面装配封装技术，其是在封装体基板的底部制作阵列焊球作为电路的输入(Input)/输出(Output)端与印制电路板(Printed circuit boards，PCB)互接。BGA封装技术具有更好的散热性能和电性能。
下面首先结合附图对本申请实施例的应用场景进行说明。
图1是一种BGA封装技术的封装过程示意图。如图1所示，BGA封装技术根据基板的不同主要分为塑料焊球阵列(Plastic Ball Grid Array，PBGA)封装、陶瓷焊球阵列(Ceramic Ball Grid Array，CBGA)封装、陶瓷柱栅阵列(Ceramrc column grid array，CCGA)封装等多种封装方式。
以PBGA封装技术为例，首先制备芯片01，芯片01包括芯片基板011和裸芯片012。PBGA封装技术中，芯片基板011可以采用BT树脂/玻璃芯板，在芯片基板011的两面层压极薄的铜箔，进行钻孔和金属化，再采用充银环氧粘结剂将裸芯片012粘接在芯片基板011上，通过金线键合实现芯片基板011和裸芯片012的连接，再通过模塑包封或者液态胶灌封以保护芯片01。芯片01中，芯片基板011未粘接裸芯片012的表面为第一表面0111，可以用于与基板02焊接，基板02可以为印制电路板(Printed Circuit Board、PCB)，第一表面0111上可以设置有多个焊盘03，每个焊盘03上可以设置有一个焊球04，每个焊盘03可以通过一个焊球04与基板02焊接连接，形成一个焊点05，以实现芯片01与基板02的电连接。图2示出了PBGA封装体的结构的焊点区域示意图。
图3是一种BGA封装技术的焊盘分布方式示意图。如图3所示，BGA封装技术根据焊盘03的分布方式可分为如图3中A所示的周边型、如图3中B所示的交错型以及如图3中C所示的全阵列型，在图3中示出的各种焊盘分布方式中，均分布了多个同尺寸焊盘03，且每个焊盘03上仅能设置一个焊球04。焊球04的分布方式与焊盘03的分布方式相对应。
传统封装技术中的焊盘及焊球的分布方式容易出现焊点热疲劳失效的问题。
图4是焊点热疲劳失效示意图。如图4所示，芯片01工作时发热产生热量，焊点05受热后不均匀变形使焊点05内部产生内应力和蠕变变形，宏观上可以表现为热疲劳损伤导致焊点05与芯片基板011过渡区(即高应力区)产生初始裂纹，然后逐渐沿界面扩展至整个焊点05长度；微观上表现为热疲劳断口表面有微空洞和蠕变沿晶界断裂的痕迹。焊点热疲劳失效可能导致电子设备断路。
目前解决焊点热疲劳失效的问题主要包括以下几种方案。
第一种方案是通过提高防护胶水材料的适配性来改善焊点热疲劳失效的问题，然而，防护胶水材料可能会吸收潮湿环境中的湿气，将密封焊料中的催化剂残留萃取出来，形成副产物进入芯片粘接的金属底座，半导体材料以及各种界面，可能导致芯片枝晶腐蚀以及开裂。
第二种方案是将印制电路板通过合理的布局以实现降低应力，然而，由于器件设置偏向于高密度发展的趋势，通过改变印制电路板的布局降低应力的方式难以实现。
第三种方案是提升焊点本身的强度，例如采用强度更高的焊点，然而，受限于现有材料的限制，通过更改材料以采用强度更高的焊点的方式难以实现。
为了解决上述技术问题，本申请实施例示出了一种芯片。
本申请实施例提供的芯片，可以应用至电子设备中。电子设备包括但不限于智能手机、平板电脑、个人电脑、工作站设备、大屏设备(例如：智慧屏、智能电视等)、可穿戴设备(例如：智能手环、智能手表)掌上游戏机、家用游戏机、虚拟现实设备、增强现实设备、混合现实设备等、车载智能终端、数码照相机、摄像机、运动相机、记录仪、监控摄像机等。
图5是本申请实施例示出的芯片的第一种结构示意图。如图5所示，芯片1可以包括用于与基板2焊接连接的第一表面11，第一表面11设置有至少一个第一焊盘12和至少一个第二焊盘13，第二焊盘13的尺寸大于第一焊盘12的尺寸，其中，当第二焊盘13的数量为多个时，多个第二焊盘13具有一种或多种不同的尺寸。每个第一焊盘12用于通过一个焊球3与基板2焊接连接，形成一个第一焊点4。每个第二焊盘13用于通过并列植入的至少两个焊球3与基板2焊接连接，其中，并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点4，并且与第一焊点4的高度差在第一预设偏差范围内的第二焊点5。
图6是本申请实施例示出的第一焊点与第二焊点截面示意图。如图6中A所示，第一焊点4的焊点热疲劳失效路径包括a路径、b路径以及c路径。如图6中B所示，第二焊点5的焊点热疲劳失效路径包括d路径、e路径以及f路径，比较如图6中A以及B示出的焊点热疲劳失效路径，可以明显看出，第二焊点5的热疲劳失效路径更长，能够具有更长的焊点热疲劳寿命和抗机械应力能力。
第一预设偏差范围用于确定第二焊点5与第一焊点4近似等高的范围，理想状态下，第一焊点4与第二焊点5高度完全相等，但是由于第二焊点5是由至少两个焊球3通过回流作用而相互融合形成的，因此，第二焊点5的高度实际状态下可能会与第一焊点4有部分偏差。当偏差在第一预设偏差范围内，第二焊点5能够与第一焊点4在同等高度与基板2焊接连接，且能够避免虚焊。
这里需要说明的是，焊点的几何形状、焊点的高度、焊点的材料属性以及工况环境均影响焊点的热疲劳寿命和抗机械应力能力，本申请实施例仅更改了第二焊点5的几何形状，并未对第二焊点5的高度以及材料属性进行更改，以使第二焊点5能够与第一焊点4同等高度与基板2焊接连接，这样，本申请实施例才能够在兼容现有植球工艺的基础上，提升焊点的热疲劳寿命和抗机械应力能力。
具体实现中，本申请实施例所述的兼容现有的植球工艺，是指不改变现有植球工艺的焊球大小、焊球材质、回流焊接工艺的条件下，将第二焊点5制备为与第一焊点4近似等高，能够在避免虚焊的情况下提升焊点的热疲劳寿命和抗机械应力能力。
在一些实施例中，BGA封装技术具有多种封装方式，不同的封装方式中第一表面11的材质不同，PBGA封装中，第一表面11的材质可以为BT树脂、玻璃层压板等。CBGA封装中，第一表面11的材质可以为陶瓷。本申请实施例示出的芯片可以应用于不同的BGA封装方式中，本申请实施例对芯片采用的具体封装方式不做具体限定。
在一些实施例中，芯片1可以为逻辑芯片或者存储芯片的至少一种。本申请实施例对芯片1的种类不做具体限定。
在一些实施例中，至少一个第一焊盘12和至少一个第二焊盘13在第一表面11呈矩形阵列分布，矩形阵列的相邻两行或者相邻两列之间具有第一间距。
图7是本申请实施例示出的矩形阵列分布示意图。如图7中A所示，至少一个第一焊盘12和至少一个第二焊盘13可以在第一表面11的整个表面呈矩形阵列分布，也可以如图7中B所示，至少一个第一焊盘12和至少一个第二焊盘13可以在第一表面11的局部呈矩形阵列分布。本申请实施例中焊盘的矩形阵列分布方式，可以全部或部分替换应用于如图3中所示的传统方案中的周边型、交错型以及全阵列型焊盘分布方式。
其中，矩形阵列的相邻两行或者相邻两列之间具有第一间距P。第一间距P可以为如图7中所示的矩形阵列的相邻两行之间的间距P1或者相邻两列之间的间距P2。这里需要说明的是，P1可以与P2相等，也可以与P2不相等，实际应用中，当P1与P2不相等时，P1与P2的差值较小，在不同方向设置第二焊盘13时，仅需要根据P1以及P2的值对第二焊盘13长度以及宽度进行适当的调整。本申请实施例中，当指代矩形阵列的相邻两行之间的第一间距时，即为P1，当指代矩形阵列的相邻两列之间的第一间距时，即为P2。
在一些实施例中，第一焊盘12为圆形，每个第一焊盘12占据矩形阵列的一行和一列，每个第二焊盘13占据矩形阵列的一行或者相邻的多行，以及，一列或者相邻的多列。
在一些实施例中，第二焊盘13可以为如图5中A区域所示的椭圆形焊盘或者如图5中B区域所示的直边椭圆形焊盘，其中，第二焊盘13的长度大于或者等于二倍第一焊盘12的直径D，且小于或者等于第一间距P与第一焊盘12的直径D之和，即，第二焊盘13的长度在[2D，D+P]范围内，此时，一个第二焊盘13在长度方向占据矩形阵列的相邻两列。第二焊盘13的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D的第一预设倍数，第一预设倍数大于1，示例的，第一预设倍数可以为1.2，即，第二焊盘13的宽度在[D，1.2D]范围内此时，一个第二焊盘13在宽度方向占据矩形阵列的一行。其中，第二焊盘13的长度中心位于其所在的相邻两列的中心线上，宽度中心位于其所在行的中心线上。
在一些实施例中，当第二焊盘13的长度为D+P，且宽度为1.2D时，第二焊点5能够达到较好的焊接效果。第一预设倍数可以根据实际情况进行调节，即，第二焊盘13的宽度可以根据实际情况进行调节，以保证第二焊点5在体积固定的条件下，第二焊点5的高度与第一焊点4的高度差在第一预设范围内。
这里需要说明的是，本申请实施例仅以第二焊盘13在如图5所示的N方向进行说明，第二焊盘13还可以设置在其他方向，如设置在如图5所示的E方向、S方向以及W方向。即，第二焊盘13在长度方向还可以占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列。
具体实现中，第二焊盘13可以占据第i行，第j列以及第i行，第j+1列，或者，第二焊盘13可以占据第i行，第j列以及第i+1行，第j列；其中，i大于或者等于1，j大于或者等于1。
当第二焊盘13为椭圆形焊盘或者直边椭圆形焊盘时，每个第二焊盘13可以通过并列植入的三个焊球3与基板2焊接连接。
这里需要说明的是，由于第二焊盘13上需要设置三个焊球3，因此，第二焊盘13的长度、宽度以及相应的位置设置能够保证三个焊球3通过回流作用相互融合时能够根据表面张力进行融合，以使第二焊点5与第一焊点4的高度差在第一预设偏差范围内，这样，第二焊点5可以兼容现有的植球工艺进行制备。本申请实施例中的第二焊盘13的长度、宽度，以及设置的焊球数量均需要经过设计以及仿真实验进行验证，才能达到第二焊点5与第一焊点4近似等高的效果。
图8是本申请实施例示出的焊球分布方式示意图。如图8所示，第一个焊球R1植入在第二焊盘13在长度方向的一端，第二个焊球R2植入在第二焊盘13在长度方向的另一端，第三个焊球R3植入在第一个焊球R1和第二个焊球R2之间，且第三个焊球R3的球心O3位于第一个焊球R1的球心O1与第二个焊球R2的球心O2连线的同一侧。
具体实现中，第一个焊球R1可以植入在第二焊盘13占据的第i行，第j列上，第二个焊球R2可以植入在第二焊盘13占据的第i行，第j+1列上，第三个焊球R3可以植入在第一个焊球R1和第二个焊球R2的同一侧，且第三个焊球R3的球心O3位于第j列和第j+1列之间。
这里需要说明的是，本申请实施例仅以第二焊盘13在如图8所示的N方向设置三个焊球3的方式进行说明，当第二焊盘13设置在其他方向时，三个焊球3需要根据第二焊盘13所在的位置进行对应设置。即，当第二焊盘13占据第i行，第j列以及第i+1行，第j列时，第一个焊球R1可以植入在第二焊盘13占据的第i行，第j列上，第二个焊球R2可以植入在第二焊盘13占据的第i+1行，第j列上，第三个焊球R3可以植入在第一个焊球R1和第二个焊球R2的同一侧，且第三个焊球R3的球心O3位于第i行和第i+1行之间。本申请实施例对其他方向的焊球分布方式不做赘述。
进一步如图8中A区域所示，在第二焊盘13通过并列植入的三个焊球3与基板2焊接连接的过程中，三个焊球3需要通过回流作用而相互融合。基于第三个焊球R3的位置设置方式，当第三个焊球R3同时与第一个焊球R1以及第二个焊球R2相切时，三个焊球3之间的表面张力最优，能够达到更好的回流效果。如图8中B区域所示，第三个焊球R3的位置包括但不限于同时与第一个焊球R1以及第二个焊球R2相切，也可以仅与第一个焊球R1以及第二个焊球R2的其中一个相切。如图8中C区域所示，第三个焊球R3也可以与第一个焊球R1以及第二个焊球R2均不相切。
图9是本申请实施例示出的第二焊盘分布方式示意图。由于第二焊盘13是用于增加第二焊点5的焊接尺寸以增强高应力区域的焊点强度的，且高应力区域通常位于第一表面11的中心区域以及四周的边缘区域处，因此，至少一个第二焊盘13可以在第一表面11为如图9中A所示的呈轴对称分布，和/或者，为如图9中B所示的呈中心对称分布以提升芯片的抗机械应力能力。此时，三个焊球3对应设置于第二焊盘13上，以用于形成第二焊点5。本申请实施例对第二焊盘13的分布方式不做限制。
图10是本申请实施例示出的第二焊盘的正投影区域示意图。如图10所示，在一些实施例中，每个第二焊盘13对应的第二焊点5的边缘在第二焊盘13的正投影区域的第二预设偏差范围内。具体实现中，在三个焊球3通过回流作用相互融合的过程中，三个焊球3通过表面张力在第二焊盘13上形成第二焊点5，为了保证第二焊点5的高度差在第一焊点4的第一预设偏差范围内，需要进一步确定第二焊点5的体积，此时，第二焊点5的边缘需要在第二焊盘13的正投影区域的第二预设偏差范围内。
以下是本申请实施例中第一焊点4和第二焊点5的仿真结果。
图11是本申请实施例示出的热焊过程焊球形成过程示意图。以焊球3的直径为200微米，第一焊盘12的直径为200微米，第一间距为350微米，第一焊盘12以及第二焊盘13的材质为铜为例，如图11中的A示出了第一焊盘12在热焊过程中焊球流动动画以及热焊完成的焊点3D示意图。经过热焊过程后，第一焊点4为如图11中A所示的形状。如图11中的B示出了第二焊盘13在热焊过程中焊球流动动画以及热焊完成的焊球3D示意图。经过热焊过程后，第二焊点5为如图11中B所示的形状。
图12是本申请实施例示出的热焊完成后焊点的2D截面示意图。如图12所示，第一焊点4的2D截面示意图以及第二焊点5的2D截面示意图相对比，可以证明三个焊球3通过表面张力的作用形成第二焊点5以后，第二焊点5与第一焊点4的高度差第一预设偏差范围内，因此，第二焊点5与第一焊点4近似等高，进一步证明了本申请实施例可以在兼容现有植球工艺的基础上，提升焊点的热疲劳寿命和抗机械应力能力。
图13是本申请实施例示出的芯片的第二种结构示意图。如图13所示，在一些实施例中，第二焊盘13可以为如图13中A区域所示的L形焊盘，其中，第二焊盘13包括相互垂直的第一边L1和第二边L2，第一边L1的一端与第二边L2的一端连接；第一边L1的长度大于或者等于二倍第一焊盘12的直径D，且小于或者等于第一间距P与第一焊盘12的直径D之和，即，第一边L1的长度在[2D，D+P]的范围内，此时，一个第二焊盘13的第一边L1在长度方向上占据矩形阵列的相邻两行，第一边L1的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘的直径的第二预设倍数，第二预设倍数大于1；示例的，第二预设倍数可以为1.2，即，第一边L1的宽度在[D，1.2D]的范围内，此时，第一边L1在宽度方向占据矩形阵列的一列。第二边L2的长度大于或者等于二倍第一焊盘12的直径D，且小于或者等于第一间距P与第一焊盘12的直径D之和；即，第二边L2的长度在[2D，D+P]的范围内，此时，一个第二焊盘13的第二边L2在长度方向上占据矩形阵列的相邻两列。第二边L2的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D的第二预设倍数。即，第二边L2的宽度在[D，1.2D]的范围内，此时，第二边L2在宽度方向占据矩形阵列的一行。其中，第一边L1的长度中心位于其所在的相邻两行的中心线上，宽度中心位于其所在列的中心线上，第二边L2的长度中心位于其所在的相邻两列的中心线上，宽度中心位于其所在行的中心线上。
在一些实施例中，第二预设倍数可以设置为1.2。当第一边L1的长度为D+P，且宽度为1.2D，且第二边L2的长度为D+P，且宽度为1.2D时，第二焊点5能够达到较好的焊接效果。第二预设倍数可以根据实际情况进行调节，以保证第二焊点5与第一焊点4的高度差在第一预设偏差范围内。
这里需要说明的是，本申请实施例仅以第二焊盘13在如图13所示的N方向进行说明，第二焊盘13还可以设置在其他方向，如设置在如图13所示的E方向、S方向以及W方向。
具体实现中，第二焊盘13的第一边L1可以占据第i行，第j列、第i+1行，第j列，以及第i+1行，第j+1列，其中，i大于或者等于1，j大于或者等于1。
当第二焊盘13为L形焊盘时，每个第二焊盘13可以通过并列植入的五个焊球3与基板2焊接连接。
这里需要说明的是，由于第二焊盘13上需要设置五个焊球3，因此，第二焊盘13的长度、宽度以及相应的位置设置能够保证五个焊球3通过回流作用相互融合时能够根据表面张力进行融合，以使第二焊点5与第一焊点4的高度差在第一预设偏差范围内，这样，第二焊点5可以兼容现有的植球工艺进行制备。本申请实施例中的第二焊盘13的长度、宽度以及设置的焊球数量均需要经过设计以及仿真实验进行验证，才能达到第二焊点5与第一焊点4近似等高的效果。
图14是本申请实施例示出的焊球分布方式示意图。如图14所示，第一个焊球R1植入在第一边L1在长度方向的一端，第二个焊球R2植入在第一边L1在长度方向的另一端，第三个焊球R3植入在第二边L2的长度方向远离第二个焊球R2的一端，第四个焊球R4植入在第一个焊球R1与第二个焊球R2之间，且第四个焊球R4的球心O4位于第一个焊球R1的球心O1与第二个焊球R2的球心O2连线的远离第三个焊球的一侧，第五个焊球R5植入在第二个焊球R2与第三个焊球R3之间，且第五个焊球R5的球心O5位于第二个焊球R2的球心O2与第三个焊球R3的球心O3连线的远离第一个焊球的一侧。
具体实现中，第一个焊球R1可以植入在第一边L1占据的第i行，第j列上，第二个焊球R2可以植入在第一边L1占据的第i+1行，第j列上，第三个焊球R3可以植入在第二边L2占据的第i+1行，第j+1列上，第四个焊球R4可以植入在第一个焊球R1的球心O1和第二个焊球R2的球心O2连线的远离第三个焊球R3的一侧，且第四个焊球R4的球心O4位于第i行和第i+1行之间，第五个焊球R5植入在第二个焊球R2的球心O2与第三个焊球R3的球心O3连线的远离第一个焊球R1的一侧，且第五个焊球R5的球心O5位于第j列和第j+1列之间。本申请实施例对其他方向的焊球分布方式不做赘述。
进一步如图14中的A区域所示，在第二焊盘13通过并列植入的五个焊球3与基板2焊接连接的过程中，五个焊球3需要通过回流作用而相互融合。基于第四个焊球R4的位置设置方式，当第四个焊球R4同时与第一个焊球R1以及第二个焊球R2相切时，以及第五个焊球R5同时与第二个焊球R2以及第三个焊球R3相切时，五个焊球3之间的表面张力最优，能够达到更好的回流效果。如图14中B区域所示，第四个焊球R4的位置包括但不限于同时与第一个焊球R1以及第二个焊球R2相切，也可以仅与第一个焊球R1以及第二个焊球R2的其中一个相切，第五个焊球R5的位置包括但不限于同时与第二个焊球R2以及第三个焊球R3相切，也可以仅与第二个焊球R2以及第三个焊球R3的其中一个相切。如图14中C区域所示，第四个焊球R4可以与第一个焊球R1以及第二个焊球R2均不相切，以及第五个焊球R5可以与第二个焊球R2以及第三个焊球R3均不相切。
图15是本申请实施例示出的第二焊盘分布方式示意图。由于第二焊盘13是用于增加第二焊点5的焊接尺寸以增强高应力区域的焊点强度的，且高应力区域通常位于第一表面11的中心区域以及四周的边缘区域处，因此，至少一个第二焊盘13可以在第一表面11为如图15中A所示的呈轴对称分布，和/或者，为如图15中B所示的呈中心对称分布以提升芯片的抗机械应力能力。此时，五个焊球3对应设置于第二焊盘13上，以用于形成第二焊点5。
在一些实施例中，本申请实施例所示的L形焊盘对应的第二焊点5的边缘在L形焊盘的正投影区域的第二预设偏差范围内，其具体实施方式可以参见椭圆形焊盘或者直边椭圆形焊盘，本申请实施例在此不予赘述。
图16是本申请实施例示出的芯片的第三种结构示意图。如图16所示，第二焊盘13可以为如图16中A区域所示的十字形焊盘，其中，第二焊盘13包括相互垂直且交叉设置的第三边L3和第四边L4，第三边L3与第四边L4相互对称分布；第三边L3的长度大于或者等于三倍第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D与二倍第一间距P之和，即，第三边L3的长度在[3D，D+2P]的范围内，此时，一个第二焊盘13的第三边L3在长度方向占据矩形阵列的相邻三列，第三边L3的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D的第三预设倍数，第三预设倍数大于1；示例的，第三预设倍数可以为1.2，即，第三边L3的宽度在[D，1.2D]的范围内，此时，第三边L3在宽度方向占据矩形阵列的一行。第四边L4的长度大于或者等于三倍第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D与二倍第一间距P之和，即，第四边L4的长度在[3D，D+2P]的范围内，此时，一个第二焊盘13的第四边L4在长度方向占据矩形阵列的相邻三行，第四边L4的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D的第三预设倍数。即，第四边L4的宽度在[D，1.2D]的范围内，此时，一个第二焊盘13的第四边L4在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一列。其中，第二焊盘13的中心点在第三边L3的相邻三行的中心线上，且在第四边L4的相邻三列的中心线上。
在一些实施例中，第三预设倍数可以设置为1.2。当第三边L3的长度为D+2P，且宽度为1.2D，且第四边L4的长度为D+2P，且宽度为1.2D时，第二焊点5能够达到较好的焊接效果。第三预设倍数可以根据实际情况进行调节，以保证第二焊点5与第一焊点4的高度差在第一预设偏差范围内。
这里需要说明的是，本申请实施例仅以第二焊盘13在如图16所示的N方向进行说明，第二焊盘13还可以设置在其他方向，如设置在如图16所示的E方向、S方向以及W方向。
具体实现中，第二焊盘13的第三边L3可以占据第i行，第j列、第i行，第j+1列、以及第i行，第j+2列，第二焊盘13的第四边L4可以占据第i-1行，第j+1列、第i行，第j+1列以及第i+1行，第j+1列，其中，i大于或者等于1，j大于或者等于1。
当第二焊盘13为十字形焊盘时，每个第二焊盘13可以通过并列植入的九个焊球与基板2焊接连接。
这里需要说明的是，由于第二焊盘13上需要设置九个焊球3，因此，第二焊盘13的长度、宽度以及相应的位置设置能够保证九个焊球3通过回流作用相互融合时能够根据表面张力进行融合，以使第二焊点5与第一焊点4的高度差在第一预设偏差范围内，这样，第二焊点5可以兼容现有的植球工艺进行制备。本申请实施例中的第二焊盘13的长度、宽度以及设置的焊球数量均需要经过设计以及仿真实验进行验证，才能达到第二焊点5与第一焊点4近似等高的效果。
图17是本申请实施例示出的焊球分布方式示意图。如图17所示，第一个焊球R1植入在第三边L3在长度方向上的一端，第二个焊球R2植入在第三边L3在长度方向的另一端，第三个焊球R3植入在第四边L4在长度方向上的一端，第四个焊球R4植入在第四边L4在长度方向上的另一端，第五个焊球R5植入在第三边L3与第四边L4的交叉位置处，第六个焊球R6植入在第一个焊球R1与第四个焊球R4之间，且第六个焊球R6的球心O6位于第一个焊球R1的球心O1与第五个焊球R5的球心O5连线的靠近第四个焊球R4的一侧，以及位于第四个焊球R4的球心O4与第五个焊球R5的球心O5连线的靠近第一个焊球R1的一侧，第七个焊球R7植入在第一个焊球R1与第三个焊球R3之间，第七个焊球R7的球心O7位于第一个焊球R1的球心O1与第五个焊球R5的球心O5连线的靠近第三个焊球R3的一侧，以及位于第三个焊球R3的球心O3与第五个焊球R5的球心O5连线的靠近第一个焊球R1的一侧第八个焊球R8植入在第二个焊球R2与第四个焊球R5之间且第八个焊球R8的球心O8位于第二个焊球R2的球心O2与第五个焊球R5的球心O5连线的靠近第四个焊球R4的一侧，以及位于第四个焊球R4的球心O4与第五个焊球R5的球心O5连线的靠近第二个焊球R2的一侧，第九个焊球R9植入在第二个焊球R2与第三个焊球R5之间，第九个焊球R9的球心O9位于第二个焊球R2的球心O2与第五个焊球R5的球心O5连线的靠近第三个焊球R3的一侧，以及位于第三个焊球R3的球心O3与第五个焊球R5的球心O5连线的靠近第二个焊球R2的一侧。
具体实现中，第一个焊球R1可以植入在第三边L3占据的第i行，第j列上，第二个焊球R2可以植入在第三边L3占据的第i行，第j+2列上，第三个焊球R3可以植入在第四边L4占据的第i-1行，第j+1列上，第四个焊球R4可以植入在第四边L4占据的第i+1行，第j+1列上，第五个焊球R5可以植入在第三边L3以及第四边L4共同占据的第i行，第j+1列上，第六个焊球R6可以植入在第一个焊球R1的球心O1与第五个焊球R5的球心O5连线远离第三个焊球R3的一侧，第六个焊球R6的球心O6位于第j列和第j+1列之间，以及位于第i行和第i+1行之间，第七个焊球R7可以植入在第一个焊球R1的球心O1与第五个焊球R5的球心O5连线远离第四个焊球R4的一侧，第七个焊球R7的球心O7位于第j列和第j+1列之间，以及位于第i行和第i-1行之间，第八个焊球R8植入在第二个焊球R2的球心O2与第五个焊球R5的球心O5远离第三个焊球R3的一侧，第八个焊球的球心O8位于第j+1列和第j+2列之间，以及位于第i行和第i+1行之间，第九个焊球R9植入在第二个焊球R2的球心O2与第五个焊球R5的球心O5的连线远离第四个焊球R4的一侧，第九个焊球的球心O9位于第j+1列和第j+2列之间，以及位于第i行和第i-1行之间。本申请实施例对其他方向的焊球分布方式不做赘述。
进一步如图17中的A区域所示，在第二焊盘13通过并列植入的九个焊球3与基板2焊接连接的过程中，九个焊球3需要通过回流作用而相互融合。基于第六个焊球R6的位置设置方式，当第六个焊球R6同时与第一个焊球R1以及第五个焊球R5相切时，或者第六个焊球R6同时与第四个焊球R4以及第五个焊球R5相切时；且当第七个焊球R7同时与第一个焊球R1以及第五个焊球R5相切时，或者第七个焊球R7同时与第三个焊球R3以及第四个焊球R4相切时；且当第八个焊球R8同时与第二个焊球R2以及第五个焊球R5相切时，或者第八个焊球R8同时与第四个焊球R4以及第五个焊球R5相切时；且当第九个焊球R9同时与第二个焊球R2以及第五个焊球R5相切时，或者第九个焊球R9同时与第三个焊球R3以及第五个焊球R5相切时，九个焊球3之间的表面张力最优，能够达到更好的回流效果。其中，第六个焊球R6、第七个焊球R7、第八个焊球R8以及第九个焊球R9均包括但不限于与两个相邻焊球同时相切，也可以仅与一个相邻焊球相切，或者不与相邻焊球相切。本申请实施例对此不做赘述。
图18是本申请实施例示出的第二焊盘分布方式示意图。由于第二焊盘13是用于增加第二焊点5的焊接尺寸以增强高应力区域的焊点强度的，且高应力区域通常位于第一表面11的中心区域以及四周的边缘区域处，因此，至少一个第二焊盘13可以在第一表面11为呈轴对称分布，和/或者，呈中心对称分布以提升芯片的抗机械应力能力。由于十字形焊盘的稳定性，本申请实施例仅示出十字形焊盘在中心区域分布的示意图。此时，九个焊球3对应设置于第二焊盘13上，以用于形成第二焊点5。
在一些实施例中，本申请实施例所示的十字形焊盘对应的第二焊点5的边缘在十字形焊盘的正投影区域的第二预设偏差范围内，其具体实施方式可以参见椭圆形焊盘或者直边椭圆形焊盘，本申请实施例在此不予赘述。
图19是本申请实施例示出的芯片的第四种结构示意图。如图19所示，第二焊盘13可以为如图19所示的T形焊盘，其中，第二焊盘13包括相互垂直设置的第五边L5以及第六边L6，第六边L6的一端与第五边L5的中心连接，另一端向第五边L5的一侧延伸，第五边L5的长度大于第六边L6的长度；第五边L5的长度大于或者等于三倍第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D与二倍第一间距P之和；即，第五边L5的长度在[3D，D+2P]的范围内，此时，一个第二焊盘13的第五边L5在长度方向占据矩形阵列的相邻三列，第五边L5的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D的第四预设倍数，第四预设倍数大于1；示例的，第四预设倍数可以为1.2，即，第五边L5的宽度在[D，1.2D]的范围内，此时，第五边L5在宽度方向占据矩形阵列的一行。第六边L6的长度大于或者等于二倍第一焊盘12的直径D，且小于或者等于第一间距P与第一焊盘12的直径D之和；即，第六边L6的长度在[2D，D+P]的范围内，此时，一个第二焊盘13的第六边L6在长度方向占据矩形阵列的相邻两行，第六边L6的宽度大于或者等于第一焊盘12的直径D，且小于或者等于第一焊盘12的直径D的第四预设倍数，即，第六边L6的宽度在[D，1.2D]的范围内，在宽度方向占据矩形阵列的一列。其中，第五边L5的长度中心位于其所在相邻三列的中心线上，第五边L5的宽度中心位于其所在行的中心线上，第六边L6的长度中心位于其所在相邻两行的中心线上，第六边L6的宽度中心位于其所在列的中心线上。
在一些实施例中，第四预设倍数可以设置为1.2。当第五边L5的长度为D+2P，且宽度为1.2D，且第六边L6的长度为D+P，且宽度为1.2D时，第二焊点5能够达到较好的焊接结果。第四预设倍数可以根据实际情况进行调节，以保证第二焊点5与第一焊点4的高度差在第一预设偏差范围内。
这里需要说明的是，本申请实施例仅以第二焊盘13在如图19所示的N方向进行说明，第二焊盘19还可以设置在其他方向，如设置在如图19所示的E方向、S方向以及W方向。
具体实现中，第二焊盘13的第五边L5可以占据第i行，第j列、第i行，第j+1列、第i行、第j+2列，第六边L6可以占据第i行，第j+1列以及第i+1行，第j+1列，其中，i大于或者等于1，j大于或者等于1。
当第二焊盘13为T形焊盘时，每个第二焊盘13可以通过并列植入的七个焊球与基板2焊接连接。
这里需要说明的是，由于第二焊盘13上需要设置七个焊球3，因此，第二焊盘13的长度、宽度以及相应的位置设置能够保证七个焊球3通过回流作用相互融合时能够根据表面张力进行融合，以使第二焊点5与第一焊点4的高度差在第一预设偏差范围内，这样，第二焊点5可以兼容现有的植球工艺进行制备。本申请实施例中的第二焊盘13的长度、宽度以及设置的焊球数量均需要经过设计以及仿真实验进行验证，才能达到第二焊点5与第一焊点4近似等高的效果。
图20是本申请实施例示出的焊球分布方式示意图。如图20所示，第一个焊球R1植入在第五边L5在长度方向上的一端，第二个焊球R2植入在第五边L5在长度方向上的另一端，第三个焊球R3以及第四个焊球R4植入在第一个焊球R1与第二个焊球R2之间，第五个焊球R5植入在第六边L6在长度方向上远离第一个焊球R1的一端；其中，第三个焊球R3的球心O3以及第四个焊球R4的球心O4位于第一个焊球R1的球心O1于第二个焊球R2的球心O2连线的远离第五个焊球R5的一侧，以及分别位于第五边L5所在的相邻三列的中心线的两侧，第六个焊球R6植入在第一个焊球R1与第五个焊球R5之间，第六个焊球R6的球心O6位于第一个焊球R1的球心O1与第三个焊球R3的球心O3连线的靠近第五个焊球R5的一侧，以及位于第三个焊球R3的球心O3与第五个焊球R5的球心O5的靠近第一个焊球R1的一侧，第七个焊球R7植入在第二个焊球R2与第五个焊球R5之间，第七个焊球R7的球心O7位于第二个焊球R2的球心O2与第五个焊球R5的球心O5连线的靠近第五个焊球R5的一侧，以及位于第二个焊球R2的球心O2与第四个焊球R5的球心O5连线的靠近第二个焊球R2的一侧。
具体实现中，第一个焊球R1可以植入在第五边L5占据的第i行、第j列上，第二个焊球R2可以植入在第五边L5占据的第i行、第j+2列上，第三个焊球R3以及第四个焊球R4可以植入在第一个焊球R1的球心O1与第二个焊球R2的球心O2连线的远离第五个焊球的一侧，第三个焊球R3的球心O3在第j列以及第j+1列之间，第四个焊球R4的球心O4在第j+1列以及第j+2列之间，第五个焊球R5可以植入在第六边L6占据的第i+1行、第j+1列，第六个焊球R6可以植入在第一个焊球R1的球心O1与第三个焊球R3的球心O3连线靠近第五个焊球R5的一侧，第六个焊球R6的球心O6位于第j列以及第j+1列之间，且第六个焊球R6的球心O6位于第i行以及第i+1行之间，第七个焊球R7可以植入在第二个焊球R2的球心O2与第四个焊球R4的球心O4连线靠近第五个焊球R5的一侧，第七个焊球R7的球心O7位于第j+1列以及第j+2列之间，且第六个焊球R6的球心O6位于第i行以及第i+1行之间。本申请实施例对其他方向的焊球分布方式不做赘述。
进一步如图20中的A区域所示，在第二焊盘13通过并列植入的七个焊球3与基板2焊接连接的过程中，七个焊球3需要通过回流作用而相互融合。基于第三个焊球R3的位置设置方式，当第三个焊球R3同时与第一个焊球R1以及第四个焊球R4相切时，且当第四个焊球R4同时与第三个焊球R3以及第二个焊球R2相切时，且当第六个焊球R6同时与第一个焊球R1以及第三个焊球R3相切时，或者第六个焊球R6同时与第三个焊球R3或者第五个焊球R5相切时，且当第七个焊球R7同时与第二个焊球R2或者第四个焊球R4相切时，或者第七个焊球R7同时与第四个焊球R4以及第五个焊球R5相切时，七个焊球3之间的表面张力最优，能够达到更好的回流效果。其中，第三个焊球R3、第四个焊球R4、第六个焊球R6以及第七个焊球R7均包括但不限于与两个相邻焊球同时相切，也可以仅与一个相邻焊球相切，或者不与相邻焊球相切。本申请实施例对此不做赘述。
图21是本申请实施例示出的第二焊盘分布方式示意图。由于第二焊盘13是用于增加第二焊点5的焊接尺寸以增强高应力区域的焊点强度的，且高应力区域通常位于第一表面11的中心区域以及四周的边缘区域处，因此，至少一个第二焊盘13可以在第一表面11为呈轴对称分布，和/或者，呈中心对称分布以提升芯片的抗机械应力能力。本申请实施例仅示出T形焊盘在中心区域分布的示意图。此时，七个焊球3对应设置于第二焊盘13上，以用于形成第二焊点5。
在一些实施例中，本申请实施例所示的T形焊盘对应的第二焊点5的边缘在T形焊盘的正投影区域的第二预设偏差范围内，其具体实施方式可以参见椭圆形焊盘或者直边椭圆形焊盘，本申请实施例在此不予赘述。
图22是本申请实施例示出的芯片的第五种结构示意图。如图22所示，第二焊盘13可以为如图22所示的圆形焊盘；其中，第二焊盘13的直径大于或者等于第一焊盘12的直径D的第五预设倍数，且小于或者等于第一焊盘12的直径D的第六预设倍数；其中，第五预设倍数大于1，第六预设倍数大于第五预设倍数且小于2。示例的，第五预设倍数为1.4，第六预设倍数为1.6，即，第二焊盘13的直径在[1.4D，1.6D]范围内，此时，一个第二焊盘13在长度方向占据矩形阵列的一列，在宽度方向占据矩形阵列的一行。
具体实现中，第二焊盘13可以占据第i行，第j列以及第i行，第j列与第i行，第j+1列之间的间隙，其中，i大于或者等于1，j大于或者等于1。
这里需要说明的是，本申请实施例仅以第二焊盘13在如图22所示的N方向进行说明，第二焊盘13还可以设置在任意方向。
当第二焊盘13为圆形焊盘时，每个第二焊盘13可以通过并列植入的两个焊球3与基板2焊接连接。
这里需要说明的是，由于第二焊盘13上需要设置两个焊球3，因此，第二焊盘13的直径以及相应的位置设置能够保证九个焊球3通过回流作用相互融合时能够根据表面张力进行融合，以使第二焊点5与第一焊点4的高度差在第一预设偏差范围内，这样，第二焊点5可以兼容现有的植球工艺进行制备。本申请实施例中的第二焊盘13的直径以及设置的焊球数量均需要经过设计以及仿真实验进行验证，才能达到第二焊点5与第一焊点4近似等高的效果。
图23是本申请实施例示出的焊球分布方式示意图。如图23所示，第一个焊球R1的球心O1与第二个焊球R2的球心O2的连线的中点在第二焊盘13内。
进一步如图23中的A区域所示，在第二焊盘13中，第一个焊球R1可以与第二个焊球R2相切，此时，两个焊球3之间的表面张力最优，能够达到更好的回流效果。第一个焊球R1也可以与第二个焊球R2不相切，本申请实施例对此不做限制。
图24是本申请实施例示出的第二焊盘分布方式示意图。由于第二焊盘13是用于增加第二焊点5的焊接尺寸以增强高应力区域的焊点强度的，且高应力区域通常位于第一表面11的中心区域以及四周的边缘区域处，因此，至少一个第二焊盘13可以在第一表面11为呈轴对称分布，和/或者，呈中心对称分布以提升芯片的抗机械应力能力。此时，两个焊球3对应设置于第二焊盘13上，以用于形成第二焊点5。
在一些实施例中，本申请实施例所示的圆形焊盘对应的第二焊点5的边缘在圆形焊盘的正投影区域的第二预设偏差范围内，其具体实施方式可以参见椭圆形焊盘或者直边椭圆形焊盘，本申请实施例在此不予赘述。
以下是本申请实施例中第一焊点4和第二焊点5的仿真结果。
图25是本申请实施例示出的热焊过程焊球形成过程示意图。以焊球3的直径为200微米，第一焊盘12的直径为200微米，第二焊盘13的直径为280微米，第一焊盘12以及第二焊盘13的材质为铜为例，如图25中的A示出了第一焊盘12在热焊过程中焊球流动动画以及热焊完成的焊点3D示意图。经过热焊过程后，第一焊点4为如图25中A所示的形状。如图25中的B示出了第二焊盘13在热焊过程中焊球流动动画以及热焊完成的焊球3D示意图。经过热焊过程后，第二焊点5为如图25中B所示的形状。
以焊球3的直径为200微米，第一焊盘12的直径为200微米，第二焊盘13的直径为300微米，第一焊盘12以及第二焊盘13的材质为铜为例，如图25中的C示出了第二焊盘13在热焊过程中焊球流动动画以及热焊完成的焊球3D示意图。经过热焊过程后，第二焊点5为如图25中C所示的形状。
图26是本申请实施例示出的热焊完成后焊点的2D截面示意图。如图26中A所示的第一焊点4的2D截面示意图分别与如图26中B所示的第二焊点5的2D截面示意图以及如图26中C所示的第二焊点5的2D截面示意图相对比，可以发现五个焊球3通过表面张力的作用形成第二焊点5以后，如图26中C所示的第二焊点5第二焊点5与如图26中A所示的第一焊点4的高度差在第一预设偏差范围内(以第一焊盘12的直径为200微米时，第一预设偏差范围为200微米±0.02毫米为例)内，因此，第二焊点5与第一焊点4近似等高，而如图26中B所示的第二焊点5第二焊点5与如图26中A所示的第一焊点4的高度差不在第一预设偏差范围内，进一步证明了通过调节焊盘尺寸可以使本申请实施例可以在兼容现有植球工艺的基础上，提升焊点的热疲劳寿命和抗机械应力能力。
本申请实施例包括但不限于在第一表面11上设置上述芯片结构，还可以为上述一种或多种结构的结合，本申请实施例对此不作限制。
由以上技术方案可知，本申请实施例提供的芯片可以在芯片的第一表面同时设置两种以上不同尺寸的焊盘，以形成两种尺寸的等高焊点，这样，本申请实施例可以在兼容现有的植球工艺的基础上，提供更大尺寸的焊点，以实现增强高应力区域的焊点强度，提升焊点的热疲劳寿命和抗机械应力能力。
本申请实施例还提供一种芯片封装结构。
图27是本申请实施例提供的一种芯片封装结构示意图。如图27所示，该芯片封装结构包括：基板2，以及设置在基板2上的如本申请任意实施例提供的芯片1。本申请实施例仅以其中一个实施例提供的芯片1进行说明。
其中，基板2包括面向芯片1的第二表面21，第二表面21设置有与至少一个第一焊盘12一一对应设置的至少一个第三焊盘22，以及与至少一个第二焊盘13一一对应设置的至少一个第四焊盘23，其中，第一焊盘12和其对应的第三焊盘22的形状和尺寸相同，第二焊盘13和其对应的第四焊盘23的形状和尺寸相同。
每个第一焊盘12用于通过一个焊球3与其对应的第三焊盘22焊接连接，形成一个第一焊点4。每个第二焊盘13用于通过并列植入的至少两个焊球3与其对应的第四焊盘23焊接连接，其中，并列植入的至少两个焊球3用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点4、并且与第一焊点之间的高度差在第一预设偏差范围内第二焊点5。
本申请实施例中的各具体实现方式参阅上述实施例，本申请在此不予赘述。
由以上技术方案可知，本申请实施例提供的芯片封装结构可以在芯片的第一表面同时设置两种以上不同尺寸的焊盘，以形成两种尺寸的等高焊点，这样，本申请实施例可以在兼容现有的植球工艺的基础上，提供更大尺寸的焊点，以实现增强高应力区域的焊点强度，提升焊点的热疲劳寿命和抗机械应力能力。
本申请实施例还提供一种芯片封装方法。
图28是本申请实施例提供的一种芯片封装方法流程示意图。如图28所示，本申请实施例提供的芯片封装方法可以应用于上述实施例的芯片1封装结构。该芯片封装方法包括以下步骤S101-S107。
步骤S101，在芯片1用于与基板2焊接连接的第一表面11制备至少一个第一焊盘12和至少一个第二焊盘13，第二焊盘13的尺寸大于第一焊盘12的尺寸，其中，当第二焊盘13的数量为多个时，多个第二焊盘13具有一种或多种不同的尺寸；同时，在基板2用于与芯片1焊接连接的第二表面21制备与至少一个第一焊盘12一一对应的至少一个第三焊盘22，以及与至少一个第二焊盘13一一对应的至少一个第四焊盘23，其中，第一焊盘12和与其对应的第三焊盘22的形状和尺寸相同，第二焊盘13和与其对应的第四焊盘23的形状和尺寸相同。
在一些实施例中，在第一表面11以矩形阵列制备至少一个第一焊盘12和至少一个第二焊盘13矩形阵列的相邻两行或者相邻两列之间具有第一间距；其中，第一焊盘12为圆形，每个第一焊盘12占据矩形阵列的一行和一列；每个第二焊盘13占据矩形阵列的一行或者相邻的多行，以及，一列或者相邻的多列。
在一些实施例中，将第二焊盘13制备为椭圆形焊盘或者直边椭圆形焊盘；第二焊盘13的长度制备为大于或者等于二倍第一焊盘12的直径，且小于或者等于第一间距与第一焊盘12的直径之和；第二焊盘13的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第一预设倍数，第一预设倍数大于1。第二焊盘13制备为椭圆形焊盘或者直边椭圆形焊盘时，一个第二焊盘13在长度方向占据矩形阵列的相邻两列，在宽度方向占据矩形阵列的一行。
在一些实施例中，将第二焊盘13制备为L形焊盘，L形焊盘包括相互垂直的第一边和第二边，第一边的一端与第二边的一端连接；第一边的长度制备为大于或者等于二倍第一焊盘12的直径，且小于或者等于第一间距与第一焊盘12的直径之和；第一边的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第二预设倍数，第二预设倍数大于1；第二边的长度制备为大于或者等于二倍第一焊盘12的直径，且小于或者等于第一间距与第一焊盘12的直径之和；第二边的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第二预设倍数。第二焊盘13制备为L形焊盘时，一个第二焊盘13的第一边在长度方向上占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列；一个第二焊盘13的第二边在长度方向上占据矩形阵列的相邻两列，在宽度方向占据矩形阵列的一行。
在一些实施例中，将第二焊盘13制备为十字形焊盘，十字形焊盘包括相互垂直且交叉设置的第三边和第四边，第三边与第四边相互对称分布；第三边的长度制备为大于或者等于三倍第一焊盘12的直径，且小于或者等于第一焊盘12的直径与二倍所述第一间距之和；第三边的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第三预设倍数，第三预设倍数大于1；第四边的长度制备为大于或者等于三倍第一焊盘12的直径，且小于或者等于第一焊盘12的直径与二倍所述第一间距之和；第四边的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第三预设倍数。第二焊盘13制备为十字形焊盘时，一个第二焊盘13的第三边在长度方向占据矩形阵列的相邻三行，在宽度方向占据矩形阵列的一列；一个第二焊盘13的第四边在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一行。
在一些实施例中，将第二焊盘13制备为T形焊盘，T形焊盘包括相互垂直设置的第五边以及第六边，第六边的一端与第五边的中心连接，另一端向第五边的一侧延伸，第五边的长度大于第六边的长度；第五边的长度制备为大于或者等于三倍第一焊盘12的直径，且小于或者等于第一焊盘12的直径与二倍所述第一间距之和；第五边的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第四预设倍数，第四预设倍数大于1；第六边的长度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一间距与第一焊盘12的直径之和；第六边的宽度制备为大于或者等于第一焊盘12的直径，且小于或者等于第一焊盘12的直径的第四预设倍数。第二焊盘13为T形焊盘时，一个第二焊盘13的第五边在长度方向占据矩形阵列的相邻三列，在宽度方向占据矩形阵列的一行；一个第二焊盘13的第六边在长度方向占据矩形阵列的相邻两行，在宽度方向占据矩形阵列的一列。
在一些实施例中，将第二焊盘13制备为圆形焊盘；圆形焊盘的直径制备为大于或者等于第一焊盘12的直径的第五预设倍数，且小于或者等于第一焊盘12的直径的第六预设倍数；其中，第五预设倍数大于1，第六预设倍数大于第五预设倍数且小于2。第二焊盘13制备为圆形焊盘时，一个第二焊盘13在长度方向占据矩形阵列的一列，在宽度方向占据矩形阵列的一行。
步骤S102，在第一表面11放置第一固定网6，第一固定网6包括与至少一个第一焊盘12一一对应制备的至少一个第一通孔61，以及与至少一个第二焊盘13一一对应制备的至少一个第二通孔62，其中，第一通孔61的形状和尺寸是根据其对应的第一焊盘12上植入的焊球3数量确定的，第二通孔62的形状和尺寸是根据其对应的第二焊盘13上植入的焊球3数量确定的。
图29是本申请实施例示出的第一固定网设置方式示意图。如图29所示，当第二焊盘13制备为椭圆形焊盘或者直边椭圆形焊盘时，第一固定网6设置方式如图29中的A所示。当第二焊盘13制备为L形焊盘时，第一固定网6设置方式如图29中的B所示。当第二焊盘13制备为十字形焊盘时，第一固定网6设置方式如图29中的C所示。当第二焊盘13制备为T形焊盘时，第一固定网6设置方式如图29中的D所示。当第二焊盘13制备为圆形焊盘时，第一固定网6设置方式如图29中的E所示。
步骤S103，在第一固定网6的第一通孔61与第二通孔62处印制锡膏。锡膏可以使第一通孔61对应的第一焊盘12的表面可用于粘接焊球，以及第二通孔62对应的第二焊盘13的表面可用于粘接焊球。
步骤S104，在第一固定网6表面植球，以使每个第一通孔61植入一个焊球，粘接于与第一通孔61对应的第一焊盘12上，以及每个第二通孔62并列植入至少两个焊球，粘接于第二通孔62对应的第二焊盘13上。
图30是本申请实施例示出的植球方式示意图。如图30所示，第二焊盘13制备为椭圆形焊盘或者直边椭圆形焊盘时，在每个第二焊盘13上并列植入的三个焊球，以用于与基板2焊接连接，其中，第一个焊球植入在第二焊盘13在长度方向的一端，第二个焊球植入在第二焊盘13在长度方向的另一端，第三个焊球植入在第一个焊球和第二个焊球之间，且第三个焊球的球心位于第一个焊球的球心与第二个焊球的球心连线的同一侧。
图31是本申请实施例示出的植球方式示意图。如图31所示，第二焊盘13制备为L形焊盘时，在每个第二焊盘13并列植入的五个焊球，以用于与基板2焊接连接。
其中，第一个焊球植入在第一边在长度方向的一端，第二个焊球植入在第一边在长度方向的另一端，第三个焊球植入在第二边的长度方向远离第二个焊球的一端，第四个焊球植入在第一个焊球与第二个焊球之间，且第四个焊球的球心位于第一个焊球的球心与第二个焊球的球心连线的远离第三个焊球的一侧，第五个焊球植入在第二个焊球与第三个焊球之间，且第五个焊球的球心位于第二个焊球的球心与第三个焊球的球心连线的远离第一个焊球的一侧。
图32是本申请实施例示出的植球方式示意图。如图32所示，第二焊盘13制备为十字形焊盘时，在每个第二焊盘13并列植入的九个焊球，以用于与基板2焊接连接。
其中：第一个焊球植入在第三边在长度方向上的一端，第二个焊球植入在第三边在长度方向的另一端，第三个焊球植入在第四边在长度方向上的一端，第四个焊球植入在第四边在长度方向上的另一端，第五个焊球植入在第三边与第四边的交叉位置处。
第六个焊球植入在第一个焊球与第四个焊球之间，第六个焊球的球心位于第一个焊球的球心与第五个焊球的球心连线的靠近第四个焊球的一侧，以及位于第四个焊球的球心与第五个焊球的球心连线的靠近第一个焊球的一侧。
第七个焊球植入在第一个焊球与第三个焊球之间，第七个焊球的球心位于第一个焊球的球心与第五个焊球的球心连线的靠近第三个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心连线的靠近第一个焊球的一侧。
第八个焊球植入在第二个焊球与第四个焊球之间，第八个焊球的球心位于第二个焊球的球心与第五个焊球的球心连线的靠近第四个焊球的一侧，以及位于第四个焊球的球心与第五个焊球的球心连线的靠近第二个焊球的一侧；第九个焊球植入在第二个焊球与第三个焊球之间，第九个焊球的球心位于第二个焊球的球心与第五个焊球的球心连线的靠近第三个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心连线的靠近第二个焊球的一侧。
图33是本申请实施例示出的植球方式示意图。如图33所示，第二焊盘13为T形焊盘时，在每个第二焊盘13并列植入的七个焊球，以用于与基板2焊接连接。
其中：第一个焊球植入在第五边在长度方向上的一端，第二个焊球植入在第五边在长度方向上的另一端，第三个焊球以及第四个焊球植入在第一个焊球与第二个焊球之间，第五个焊球植入在第六边在长度方向上远离第一个焊球的一端。
第三个焊球的球心以及第四个焊球的球心位于第一个焊球的球心于第二个焊球的球心连线的远离第五个焊球的一侧，以及分别位于第五边所在的相邻三列的中心线的两侧。
第六个焊球植入在第一个焊球与第五个焊球之间，第六个焊球的球心位于第一个焊球的球心与第三个焊球的球心连线的靠近第五个焊球的一侧，以及位于第三个焊球的球心与第五个焊球的球心l连线的靠近第一个焊球的一侧第七个焊球植入在第二个焊球与第五个焊球之间，第七个焊球的球心位于第二个焊球的球心与第四个焊球的球心连线靠近第五个焊球的一侧，以及位于，第四个焊球的球心与第五个焊球的球心连线靠近第二个焊球的一侧。
图34是本申请实施例示出的植球方式示意图。如图34所示，第二焊盘13为圆形焊盘时，在每个第二焊盘13并列植入两个焊球，以用于与基板2焊接连接，其中，第一个焊球的球心与第二个焊球的球心的连线的中点在第二焊盘13内。
步骤S105，将第一固定网6更换为第二固定网7，第二固定网7包括与至少一个第一焊盘12一一对应制备的至少一个第三通孔71，以及与至少一个第二焊盘13一一对应制备的至少一个第四通孔72，其中，第三通孔71的形状和尺寸是根据其对应的第一焊盘12上植入的焊球数量确定的，第四通孔72的形状和尺寸是根据第二焊盘13上植入的焊球数量确定的，第二固定网7的高度大于焊球的半径，以使每个第三通孔71中的一个焊球固定于其对应的第一焊盘12，以及每个第四通孔72中的至少两个焊球固定于其对应的第二焊盘13。
本申请中的第二固定网7与第一固定网6的设置方式相似，其中，第三通孔71的形状与第一通孔61的形状相同，但是高度高于第一通孔61，第四通孔72的形状与第二通孔62的形状相同，但是高度高于第二通孔62，具体设置方式可以参见第一固定网6的设置方式。这里需要说明的是，本申请实施例中，第一固定网6和第二固定网7均可以采用铁网，本申请实施例对第一固定网6和第二固定网7的材质不进行限制。
步骤S106，当每个第三通孔71中的一个焊球固定于其对应的第一焊盘12，以及每个第四通孔72中的至少两个焊球固定于其对应的第二焊盘13后，移除第二固定网7。
步骤S107，将每个第一焊盘12通过一个焊球与其对应的第三焊盘22焊接连接，形成一个第一焊点4，以及将每个第二焊盘13通过并列植入的至少两个焊球与其对应的第四焊盘23焊接连接，其中，并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于第一焊点4、并且与第一焊点4之间的高度差在第一预设偏差范围内第二焊点5。
在一些实施例中，每个第二焊盘13对应的第二焊点5的边缘在第二焊盘13的正投影的第二预设偏差范围内制备。
由以上技术方案可知，本申请实施例提供的芯片封装方法可以在芯片的第一表面同时设置两种以上不同尺寸的焊盘，以形成两种尺寸的等高焊点，这样，本申请实施例可以在兼容现有的植球工艺的基础上，提供更大尺寸的焊点，以实现增强高应力区域的焊点强度，提升焊点的热疲劳寿命和抗机械应力能力。
本申请实施例还提供一种电子设备，该电子设备包括一个或多个芯片封装结构，其中，至少一个芯片封装结构为本申请实施例提供的芯片封装结构，和/或者，至少一个芯片封装结构包括本申请任意实施例提供的芯片。该电子设备包括但不限于手机、平板电脑、个人电脑、工作站设备、大屏设备(例如：智慧屏、智能电视等)、可穿戴设备(例如：智能手环、智能手表)掌上游戏机、家用游戏机、虚拟现实设备、增强现实设备、混合现实设备等、车载智能终端、数码照相机、摄像机、运动相机、记录仪、监控摄像机等，以及任意包含芯片的设备。
应理解，在本申请实施例的各种实施例中，各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对实施例的实施过程构成任何限定。
本说明书的各个部分均采用递进的方式进行描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点介绍的都是与其他实施例不同之处。尤其，对于装置和系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例部分的说明即可。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的技术方案的基础之上，所做的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (39)

1.一种芯片，其特征在于，包括：
所述芯片包括用于与基板焊接连接的第一表面；
所述第一表面设置有至少一个第一焊盘和至少一个第二焊盘，所述第二焊盘的尺寸大于所述第一焊盘的尺寸，其中，当所述第二焊盘的数量为多个时，多个所述第二焊盘具有一种或多种不同的尺寸；
每个所述第一焊盘用于通过一个焊球与所述基板焊接连接，形成一个第一焊点；
每个所述第二焊盘用于通过并列植入的至少两个焊球与所述基板焊接连接，其中，所述并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于所述第一焊点、并且与所述第一焊点的高度差在第一预设偏差范围内的第二焊点。
2.根据权利要求1所述的芯片，其特征在于，
所述至少一个第一焊盘和至少一个第二焊盘在所述第一表面呈矩形阵列分布，所述矩形阵列的相邻两行或者相邻两列之间具有第一间距；
其中，所述第一焊盘为圆形，每个所述第一焊盘占据所述矩形阵列的一行和一列；每个所述第二焊盘占据所述矩形阵列的一行或者相邻的多行，以及，一列或者相邻的多列。
3.根据权利要求1所述的芯片，其特征在于，
每个所述第二焊盘对应的第二焊点的边缘在所述第二焊盘的正投影区域的第二预设偏差范围内。
4.根据权利要求2所述的芯片，其特征在于，
所述第二焊盘为椭圆形焊盘或者直边椭圆形焊盘；
所述第二焊盘的长度大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第二焊盘的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第一预设倍数，所述第一预设倍数大于1。
5.根据权利要求4所述的芯片，其特征在于，
当所述第二焊盘为所述椭圆形焊盘或者所述直边椭圆形焊盘时，一个所述第二焊盘在长度方向占据所述矩形阵列的相邻两列，在宽度方向占据所述矩形阵列的一行。
6.根据权利要求2所述的芯片，其特征在于，
所述第二焊盘为L形焊盘，包括相互垂直的第一边和第二边，所述第一边的一端与所述第二边的一端连接；
所述第一边的长度大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第一边的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第二预设倍数，所述第二预设倍数大于1；
所述第二边的长度大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第二边的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的所述第二预设倍数。
7.根据权利要求6所述的芯片，其特征在于，
当所述第二焊盘为所述L形焊盘时，一个所述第二焊盘的所述第一边在长度方向上占据所述矩形阵列的相邻两行，在宽度方向占据所述矩形阵列的一列；一个所述第二焊盘的所述第二边在长度方向上占据所述矩形阵列的相邻两列，在宽度方向占据所述矩形阵列的一行。
8.根据权利要求2所述的芯片，其特征在于，
所述第二焊盘为十字形焊盘，包括相互垂直且交叉设置的第三边和第四边，所述第三边与所述第四边相互对称分布；
所述第三边的长度大于或者等于三倍所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径与二倍所述第一间距之和；
所述第三边的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第三预设倍数，所述第三预设倍数大于1；
所述第四边的长度大于或者等于三倍所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径与二倍所述第一间距之和；
所述第四边的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的所述第三预设倍数。
9.根据权利要求8所述的芯片，其特征在于，
当所述第二焊盘为所述十字形焊盘时，一个所述第二焊盘的所述第三边在长度方向占据所述矩形阵列的相邻三列，在宽度方向占据所述矩形阵列的一行；一个所述第二焊盘的所述第四边在长度方向占据所述矩形阵列的相邻三行，在宽度方向占据所述矩形阵列的一列。
10.根据权利要求2所述的芯片，其特征在于，
所述第二焊盘为T形焊盘，包括相互垂直设置的第五边以及第六边，所述第六边的一端与所述第五边的中心连接，另一端向所述第五边的一侧延伸，所述第五边的长度大于所述第六边的长度；
所述第五边的长度大于或者等于三倍所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径与二倍所述第一间距之和；
所述第五边的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第四预设倍数，所述第四预设倍数大于1；
所述第六边的长度大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第六边的宽度大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的所述第四预设倍数。
11.根据权利要求10所述的芯片，其特征在于，
当所述第二焊盘为所述T形焊盘时，一个所述第二焊盘的所述第五边在长度方向占据所述矩形阵列的相邻三列，在宽度方向占据所述矩形阵列的一行；一个所述第二焊盘的所述第六边在长度方向占据所述矩形阵列的相邻两行，在宽度方向占据所述矩形阵列的一列。
12.根据权利要求2所述的芯片，其特征在于，
所述第二焊盘为圆形焊盘；
所述圆形焊盘的直径大于或者等于所述第一焊盘的直径的第五预设倍数，且小于或者等于所述第一焊盘的直径的第六预设倍数；
其中，所述第五预设倍数大于1，所述第六预设倍数大于所述第五预设倍数且小于2。
13.根据权利要求12所述的芯片，其特征在于，
当所述第二焊盘为所述圆形焊盘时，一个所述第二焊盘在长度方向占据所述矩形阵列的一列，在宽度方向占据所述矩形阵列的一行。
14.根据权利要求4所述的芯片，其特征在于，
当所述第二焊盘为椭圆形焊盘或者直边椭圆形焊盘时，每个所述第二焊盘用于通过并列植入的三个焊球与所述基板焊接连接；其中：
第一个焊球植入在所述第二焊盘在长度方向的一端；第二个焊球植入在所述第二焊盘在长度方向的另一端；第三个焊球植入在所述第一个焊球和所述第二个焊球之间，且所述第三个焊球的球心位于所述第一个焊球的球心与所述第二个焊球的球心连线的一侧。
15.根据权利要求6所述的芯片，其特征在于，
当所述第二焊盘为L形焊盘时，每个所述第二焊盘用于通过并列植入的五个焊球与所述基板焊接连接；其中：
第一个焊球植入在所述第一边在长度方向的一端；第二个焊球植入在所述第一边在长度方向的另一端；第三个焊球植入在所述第二边的长度方向远离所述第二个焊球的一端；
第四个焊球植入在所述第一个焊球与所述第二个焊球之间，且所述第四个焊球的球心位于所述第一个焊球的球心与所述第二个焊球的球心连线的远离所述第三个焊球的一侧；
第五个焊球植入在所述第二个焊球与所述第三个焊球之间，且所述第五个焊球的球心位于所述第二个焊球的球心与所述第三个焊球的球心连线的远离所述第一个焊球的一侧。
16.根据权利要求8所述的芯片，其特征在于，
当所述第二焊盘为十字形焊盘时，每个所述第二焊盘用于通过并列植入的九个焊球与所述基板焊接连接；其中：
第一个焊球植入在所述第三边在长度方向上的一端；第二个焊球植入在所述第三边在长度方向的另一端；第三个焊球植入在所述第四边在长度方向上的一端；第四个焊球植入在所述第四边在长度方向上的另一端；第五个焊球植入在所述第三边与所述第四边的交叉位置处；
第六个焊球植入在所述第一个焊球与所述第四个焊球之间，所述第六个焊球的球心位于所述第一个焊球的球心与所述第五个焊球的球心连线的靠近所述第四个焊球的一侧以及位于所述第四个焊球的球心与所述第五个焊球的球心连线的靠近所述第一个焊球的一侧；
第七个焊球植入在所述第一个焊球与所述第三个焊球之间，所述第七个焊球的球心位于所述第一个焊球的球心与所述第五个焊球的球心连线的靠近所述第三个焊球的一侧以及位于所述第三个焊球的球心与所述第五个焊球的球心连线的靠近所述第一个焊球的一侧；
第八个焊球植入在所述第二个焊球与所述第四个焊球之间，所述第八个焊球的球心位于所述第二个焊球的球心与所述第五个焊球的球心连线的靠近所述第四个焊球的一侧，以及位于所述第四个焊球的球心与所述第五个焊球的球心连线的靠近所述第二个焊球的一侧；
第九个焊球植入在所述第二个焊球与所述第三个焊球之间，所述第九个焊球的球心位于所述第二个焊球的球心与所述第五个焊球的球心连线的靠近所述第三个焊球的一侧，以及位于所述第三个焊球的球心与所述第五个焊球的球心连线的靠近所述第二个焊球的一侧。
17.根据权利要求10所述的芯片，其特征在于，
当所述第二焊盘为T形焊盘时，每个所述第二焊盘用于通过并列植入的七个焊球与所述基板焊接连接；其中：
第一个焊球植入在所述第五边在长度方向上的一端，第二个焊球植入在所述第五边在长度方向上的另一端，第三个焊球以及第四个焊球植入在所述第一个焊球与所述第二个焊球之间，第五个焊球植入在所述第六边在长度方向上远离所述第一个焊球的一端；
所述第三个焊球的球心以及所述第四个焊球的球心位于所述第一个焊球的球心于所述第二个焊球的球心连线的远离所述第五个焊球的一侧，以及分别位于所述第五边所在的相邻三列的中心线的两侧；
第六个焊球植入在所述第一个焊球与所述第五个焊球之间，所述第六个焊球的球心位于所述第一个焊球的球心与所述第三个焊球的球心连线的靠近所述第五个焊球的一侧，以及位于第三个焊球的球心与所述第五个焊球的球心连线的靠近所述第一个焊球的一侧；
第七个焊球植入在所述第二个焊球与所述第五个焊球之间，所述第七个焊球的球心位于所述第二个焊球的球心与所述第四个焊球的球心连线靠近所述第五个焊球的一侧，以及位于所述第四个焊球的球心与所述第五个焊球的球心连线靠近所述第二个焊球的一侧。
18.根据权利要求12所述的芯片，其特征在于，
当所述第二焊盘为圆形焊盘时，每个所述第二焊盘用于通过并列植入的两个焊球与所述基板焊接连接；其中：
第一个焊球的球心与第二个焊球的球心的连线的中点在所述第二焊盘内。
19.根据权利要求1～18任一项所述的芯片，其特征在于，
所述至少一个第二焊盘在所述第一表面呈轴对称，和/或者，中心对称分布。
20.一种芯片封装结构，其特征在于，包括：
基板，以及设置在所述基板上的如权利要求1～19任一项所述的芯片；
所述基板包括面向所述芯片的第二表面；
所述第二表面设置有与至少一个第一焊盘一一对应设置的至少一个第三焊盘，以及与至少一个第二焊盘一一对应设置的至少一个第四焊盘，其中，所述第一焊盘和与其对应的所述第三焊盘的形状和尺寸相同，所述第二焊盘和与其对应的所述第四焊盘的形状和尺寸相同；
每个所述第一焊盘用于通过一个焊球与其对应的所述第三焊盘焊接连接，形成一个第一焊点；
每个所述第二焊盘用于通过并列植入的至少两个焊球与其对应的所述第四焊盘焊接连接，其中，所述并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于所述第一焊点、并且与所述第一焊点之间的高度差在第一预设偏差范围内第二焊点。
21.一种芯片封装方法，其特征在于，应用于如权利要求20所示的芯片封装结构，所述方法包括：
在芯片用于与基板焊接连接的第一表面制备至少一个第一焊盘和至少一个第二焊盘，所述第二焊盘的尺寸大于所述第一焊盘的尺寸，其中，当所述第二焊盘的数量为多个时，多个所述第二焊盘具有一种或多种不同的尺寸；同时，在基板用于与芯片焊接连接的第二表面制备与至少一个第一焊盘一一对应的至少一个第三焊盘，以及与至少一个第二焊盘一一对应的至少一个第四焊盘，其中，具有对应关系的所述第一焊盘和所述第三焊盘的形状和尺寸相同，具有对应关系的所述第二焊盘和所述第四焊盘的形状和尺寸相同；
在所述第一表面放置第一固定网，所述第一固定网包括与所述至少一个第一焊盘一一对应制备的至少一个第一通孔，以及与所述至少一个第二焊盘一一对应制备的至少一个第二通孔，其中，所述第一通孔的形状和尺寸是根据其对应的所述第一焊盘上植入的焊球数量确定的，所述第二通孔的形状和尺寸是根据其对应的所述第二焊盘上植入的焊球数量确定的；
在所述第一固定网的所述第一通孔与所述第二通孔处印制锡膏；
在所述第一固定网表面植球，以使每个所述第一通孔植入一个焊球，粘接于与所述第一通孔对应的所述第一焊盘上，以及每个所述第二通孔并列植入至少两个焊球，粘接于所述第二通孔对应的所述第二焊盘上；
将所述第一固定网更换为第二固定网，所述第二固定网包括与所述至少一个第一焊盘一一对应制备的至少一个第三通孔，以及与所述至少一个第二焊盘一一对应制备的至少一个第四通孔，其中，所述第三通孔的形状和尺寸是根据其对应的所述第一焊盘上植入的焊球数量确定的，所述第四通孔的形状和尺寸是根据其对应的所述第二焊盘上植入的焊球数量确定的，所述第二固定网的高度大于焊球的半径，以使每个所述第三通孔中的一个焊球固定于其对应的所述第一焊盘，以及每个所述第四通孔中的至少两个焊球固定于其对应的所述第二焊盘；
当每个所述第三通孔中的一个焊球固定于其对应的所述第一焊盘，以及每个所述第四通孔中的至少两个焊球固定于其对应的所述第二焊盘后，移除所述第二固定网；
将每个所述第一焊盘通过一个焊球与其对应的所述第三焊盘焊接连接，形成一个第一焊点，以及将每个所述第二焊盘通过并列植入的至少两个焊球与其对应的所述第四焊盘焊接连接，其中，所述并列植入的至少两个焊球用于在焊接过程中，通过回流作用而相互融合，形成一个体积大于所述第一焊点、并且与所述第一焊点之间的高度差在第一预设偏差范围内第二焊点。
22.根据权利要求21所述的芯片封装方法，其特征在于，
在所述第一表面以矩形阵列制备所述至少一个第一焊盘和至少一个第二焊盘，所述矩形阵列的相邻两行或者相邻两列之间具有第一间距；
其中，所述第一焊盘为圆形，每个所述第一焊盘占据所述矩形阵列的一行和一列；每个所述第二焊盘占据所述矩形阵列的一行或者相邻的多行，以及，一列或者相邻的多列。
23.根据权利要求21所述的芯片封装方法，其特征在于，
每个所述第二焊盘对应的第二焊点的边缘在所述第二焊盘的正投影的第二预设偏差范围内制备。
24.根据权利要求22所述的芯片封装方法，其特征在于，
将所述第二焊盘制备为椭圆形焊盘或者直边椭圆形焊盘；
所述第二焊盘的长度制备为大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第二焊盘的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第一预设倍数，所述第一预设倍数大于1。
25.根据权利要求24所述的芯片封装方法，其特征在于，
所述第二焊盘制备为所述椭圆形焊盘或者所述直边椭圆形焊盘时，一个所述第二焊盘在长度方向占据所述矩形阵列的相邻两列，在宽度方向占据所述矩形阵列的一行。
26.根据权利要求22所述的芯片封装方法，其特征在于，
将所述第二焊盘制备为L形焊盘，所述L形焊盘包括相互垂直的第一边和第二边，所述第一边的一端与所述第二边的一端连接；
所述第一边的长度制备为大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第一边的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第二预设倍数，所述第二预设倍数大于1；
所述第二边的长度制备为大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第二边的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的所述第二预设倍数。
27.根据权利要求26所述的芯片封装方法，其特征在于，
所述第二焊盘制备为所述L形焊盘时，一个所述第二焊盘的所述第一边在长度方向上占据所述矩形阵列的相邻两行，在宽度方向占据所述矩形阵列的一列；一个所述第二焊盘的所述第二边在长度方向上占据所述矩形阵列的相邻两列，在宽度方向占据所述矩形阵列的一行。
28.根据权利要求22所述的芯片封装方法，其特征在于，
将所述第二焊盘制备为十字形焊盘，所述十字形焊盘包括相互垂直且交叉设置的第三边和第四边，所述第三边与所述第四边相互对称分布；
所述第三边的长度制备为大于或者等于三倍所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径与二倍所述第一间距之和；
所述第三边的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第三预设倍数，所述第三预设倍数大于1；
所述第四边的长度制备为大于或者等于三倍所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径与二倍所述第一间距之和；
所述第四边的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的所述第三预设倍数。
29.根据权利要求28所述的芯片封装方法，其特征在于，
所述第二焊盘制备为所述十字形焊盘时，一个所述第二焊盘的所述第三边在长度方向占据所述矩形阵列的相邻三列，在宽度方向占据所述矩形阵列的一行；一个所述第二焊盘的所述第四边在长度方向占据所述矩形阵列的相邻三行，在宽度方向占据所述矩形阵列的一列。
30.根据权利要求22所述的芯片封装方法，其特征在于，
将所述第二焊盘制备为T形焊盘，所述T形焊盘包括相互垂直设置的第五边以及第六边，所述第六边的一端与所述第五边的中心连接，另一端向所述第五边的一侧延伸，所述第五边的长度大于所述第六边的长度；
所述第五边的长度制备为大于或者等于三倍所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径与二倍所述第一间距之和；
所述第五边的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的第四预设倍数，所述第四预设倍数大于1；
所述第六边的长度制备为大于或者等于二倍所述第一焊盘的直径，且小于或者等于所述第一间距与所述第一焊盘的直径之和；
所述第六边的宽度制备为大于或者等于所述第一焊盘的直径，且小于或者等于所述第一焊盘的直径的所述第四预设倍数。
31.根据权利要求30所述的芯片封装方法，其特征在于，
所述第二焊盘为所述T形焊盘时，一个所述第二焊盘的所述第五边在长度方向占据所述矩形阵列的相邻三列，在宽度方向占据所述矩形阵列的一行；一个所述第二焊盘的所述第六边在长度方向占据所述矩形阵列的相邻两行，在宽度方向占据所述矩形阵列的一列。
32.根据权利要求22所述的芯片封装方法，其特征在于，
将所述第二焊盘制备为圆形焊盘；
所述圆形焊盘的直径制备为大于或者等于所述第一焊盘的直径的第五预设倍数，且小于或者等于所述第一焊盘的直径的第六预设倍数；
其中，所述第五预设倍数大于1，所述第六预设倍数大于所述第五预设倍数且小于2。
33.根据权利要求32所述的芯片封装方法，其特征在于，
所述第二焊盘制备为所述圆形焊盘时，一个所述第二焊盘在长度方向占据所述矩形阵列的一列，在宽度方向占据所述矩形阵列的一行。
34.根据权利要求24所述的芯片封装方法，其特征在于，
所述第二焊盘制备为椭圆形焊盘或者直边椭圆形焊盘时，在每个所述第二焊盘上并列植入三个焊球，以用于与所述基板焊接连接；
其中：第一个焊球植入在所述第二焊盘在长度方向的一端，第二个焊球植入在所述第二焊盘在长度方向的另一端，第三个焊球植入在所述第一个焊球和所述第二个焊球之间，且所述第三个焊球的球心位于所述第一个焊球的球心与所述第二个焊球的球心连线的同一侧。
35.根据权利要求26所述的芯片封装方法，其特征在于，
所述第二焊盘制备为L形焊盘时，在每个所述第二焊盘并列植入五个焊球，以用于与所述基板焊接连接；其中：
第一个焊球植入在所述第一边在长度方向的一端，第二个焊球植入在所述第一边在长度方向的另一端，第三个焊球植入在所述第二边的长度方向远离所述第二个焊球的一端；
第四个焊球植入在所述第一个焊球与所述第二个焊球之间，且所述第四个焊球的球心位于所述第一个焊球的球心与所述第二个焊球的球心连线的远离所述第三个焊球的一侧，第五个焊球植入在所述第二个焊球与所述第三个焊球之间，且所述第五个焊球的球心位于所述第二个焊球的球心与所述第三个焊球的球心连线的远离所述第一个焊球的一侧。
36.根据权利要求28所述的芯片封装方法，其特征在于，
所述第二焊盘制备为十字形焊盘时，在每个所述第二焊盘并列植入九个焊球，以用于与所述基板焊接连接；其中：
第一个焊球植入在所述第三边在长度方向上的一端，第二个焊球植入在所述第三边在长度方向的另一端，第三个焊球植入在所述第四边在长度方向上的一端，第四个焊球植入在所述第四边在长度方向上的另一端，第五个焊球植入在所述第三边与所述第四边的交叉位置处；
第六个焊球植入在所述第一个焊球与所述第四个焊球之间，所述第六个焊球的球心位于所述第一个焊球的球心与所述第五个焊球的球心连线的靠近所述第四个焊球的一侧，以及位于所述第四个焊球的球心与所述第五个焊球的球心连线的靠近所述第一个焊球的一侧；
第七个焊球植入在所述第一个焊球与所述第三个焊球之间，所述第七个焊球的球心位于所述第一个焊球的球心与所述第五个焊球的球心连线的靠近所述第三个焊球的一侧，以及位于所述第三个焊球的球心与所述第五个焊球的球心连线的靠近所述第一个焊球的一侧；
第八个焊球植入在所述第二个焊球与所述第四个焊球之间，，所述第八个焊球的球心位于所述第二个焊球的球心与所述第五个焊球的球心连线的靠近所述第四个焊球的一侧，以及位于所述第四个焊球的球心与所述第五个焊球的球心连线的靠近所述第二个焊球的一侧；
第九个焊球植入在所述第二个焊球与所述第三个焊球之间，所述第九个焊球的球心位于所述第二个焊球的球心与所述第五个焊球的球心连线的靠近所述第三个焊球的一侧，以及位于所述第三个焊球的球心与所述第五个焊球的球心连线的靠近所述第二个焊球的一侧。
37.根据权利要求30所述的芯片封装方法，其特征在于，
所述第二焊盘为T形焊盘时，在每个所述第二焊盘并列植入的七个焊球，以用于与所述基板焊接连接；其中：
第一个焊球植入在所述第五边在长度方向上的一端，第二个焊球植入在所述第五边在长度方向上的另一端，第三个焊球以及第四个焊球植入在所述第一个焊球与所述第二个焊球之间，第五个焊球植入在所述第六边在长度方向上远离所述第一个焊球的一端；
所述第三个焊球的球心以及所述第四个焊球的球心位于所述第一个焊球的球心于所述第二个焊球的球心连线的远离所述第五个焊球的一侧，以及分别位于所述第五边所在的相邻三列的中心线的两侧；
第六个焊球植入在所述第一个焊球与所述第五个焊球之间，所述第六个焊球的球心位于所述第一个焊球的球心与所述第三个焊球的球心连线的靠近所述第五个焊球的一侧，以及位于第三个焊球的球心与所述第五个焊球的球心连线的靠近所述第一个焊球的一侧第七个焊球植入在所述第二个焊球与所述第五个焊球之间，所述第七个焊球的球心位于所述第二个焊球的球心与所述第四个焊球的球心连线靠近所述第五个焊球的一侧，以及位于，所述第四个焊球的球心与所述第五个焊球的球心连线靠近所述第二个焊球的一侧。
38.根据权利要求32所述的芯片封装方法，其特征在于，
所述第二焊盘为圆形焊盘时，在每个所述第二焊盘并列植入两个焊球，以用于与所述基板焊接连接；其中：
第一个焊球的球心与第二个焊球的球心的连线的中点在所述第二焊盘内。
39.一种电子设备，其特征在于，包括如权利要求20所述的芯片封装结构。
CN202211079266.0A 2022-09-05 2022-09-05 一种芯片、芯片封装结构、芯片封装方法及电子设备 Pending CN116705740A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211079266.0A CN116705740A (zh) 2022-09-05 2022-09-05 一种芯片、芯片封装结构、芯片封装方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211079266.0A CN116705740A (zh) 2022-09-05 2022-09-05 一种芯片、芯片封装结构、芯片封装方法及电子设备

Publications (1)

Publication Number Publication Date
CN116705740A true CN116705740A (zh) 2023-09-05

Family

ID=87842048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211079266.0A Pending CN116705740A (zh) 2022-09-05 2022-09-05 一种芯片、芯片封装结构、芯片封装方法及电子设备

Country Status (1)

Country Link
CN (1) CN116705740A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174637A (ja) * 1997-08-29 1999-03-16 Canon Inc 電子回路基板
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US20020104874A1 (en) * 2001-02-05 2002-08-08 Samsung Electronics Co., Ltd. Semiconductor chip package comprising enhanced pads
CN102598259A (zh) * 2009-11-10 2012-07-18 美士美积体产品公司 用于改善晶片级封装的可靠性的再分布层增强
CN104952746A (zh) * 2014-02-27 2015-09-30 英飞凌科技股份有限公司 将半导体封装连接到板的方法
WO2020199039A1 (zh) * 2019-03-29 2020-10-08 华为技术有限公司 封装结构、电子设备及其制备方法
WO2021179504A1 (zh) * 2020-03-13 2021-09-16 华为技术有限公司 电路板结构和电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174637A (ja) * 1997-08-29 1999-03-16 Canon Inc 電子回路基板
US6268568B1 (en) * 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US20020104874A1 (en) * 2001-02-05 2002-08-08 Samsung Electronics Co., Ltd. Semiconductor chip package comprising enhanced pads
CN102598259A (zh) * 2009-11-10 2012-07-18 美士美积体产品公司 用于改善晶片级封装的可靠性的再分布层增强
CN104952746A (zh) * 2014-02-27 2015-09-30 英飞凌科技股份有限公司 将半导体封装连接到板的方法
WO2020199039A1 (zh) * 2019-03-29 2020-10-08 华为技术有限公司 封装结构、电子设备及其制备方法
WO2021179504A1 (zh) * 2020-03-13 2021-09-16 华为技术有限公司 电路板结构和电子设备

Similar Documents

Publication Publication Date Title
US6545366B2 (en) Multiple chip package semiconductor device
CN203456452U (zh) 集成电路封装件
CN101236946B (zh) 布线板和半导体器件
US6049122A (en) Flip chip mounting substrate with resin filled between substrate and semiconductor chip
US7399694B2 (en) Semiconductor device and a manufacturing method of the same
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
KR20090017447A (ko) 볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드
CN101232004A (zh) 芯片堆叠封装结构
CN102543935A (zh) 用于半导体封装的印刷电路板和具有其的半导体封装
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
EP2150975A1 (en) A contact pad and method of forming a contact pad for an integrated circuit
JP2008124470A (ja) パターンフィルム及びその製造方法
US8115304B1 (en) Method of implementing a discrete element in an integrated circuit
CN202443963U (zh) 半导体基板封装构造
CN105140203A (zh) 焊球及其制造方法和包括焊球的球栅阵列封装件
CN101883472A (zh) 表面贴片电容的pcb封装及其方法、印刷电路板和设备
WO2024109050A1 (zh) 一种倒装芯片封装堆叠方法
US10553558B2 (en) Semiconductor device
CN116705740A (zh) 一种芯片、芯片封装结构、芯片封装方法及电子设备
KR100852659B1 (ko) 반도체 장치 및 그 제조 방법
JP2010147225A (ja) 半導体装置及びその製造方法
KR19980068343A (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP2004186213A (ja) 回路基板および半導体装置
CN104299947B (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination