KR20090017447A - 볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드 - Google Patents

볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드 Download PDF

Info

Publication number
KR20090017447A
KR20090017447A KR1020080079519A KR20080079519A KR20090017447A KR 20090017447 A KR20090017447 A KR 20090017447A KR 1020080079519 A KR1020080079519 A KR 1020080079519A KR 20080079519 A KR20080079519 A KR 20080079519A KR 20090017447 A KR20090017447 A KR 20090017447A
Authority
KR
South Korea
Prior art keywords
land
pads
array
knitted
electrically conductive
Prior art date
Application number
KR1020080079519A
Other languages
English (en)
Inventor
로버트 존 로메로
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20090017447A publication Critical patent/KR20090017447A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

볼 그리드 어레이의 랜드 패턴들에 관한 방법, 시스템 및 장치가 제공된다. 볼 그리드 어레이의 랜드 패턴들(land pattern)은 복수의 랜드 패드들(land pads)과 전기 전도성(electrically conductive) 트레이스들(traces)을 포함한다. 복수의 랜드 패드들은 여러 행과 여러 열들로 된 어레이의 형태로 배열된다. 어레이의 주변부 가장자리는 서로 인접하는 편장형(oblong) 랜드 패드들의 쌍을 포함한다. 전기 전도성 트레이스는 어레이의 내부 영역에 위치한 랜드 패드로부터 출발하여 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 어레이 외부에 있는 소정의 위치까지 도달하도록 형성된다. 편장형 랜드 패드들은 표준적인 라운드형(round) 랜드 패드들보다 좀더 좁으며, 따라서 트레이스들의 경로 형성을 위한 좀더 넓은 여유 지대를 제공한다. 편장형 랜드 패드들은 랜드 패턴 어레이 중의 좀더 많은 랜드 패드들이 각 라우팅 층에서 어레이 외부로 라우팅될 수 있게 하며, 따라서 인쇄 회로 기판 구성요소 및 제조 비용을 절감할 수 있다.

Description

볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판 상의 편장형 주변부 솔더 볼 패드{OBLONG PERIPHERAL SOLDER BALL PADS ON A PRINTED CIRCUIT BOARD FOR MOUNTING A BALL GRID ARRAY PACKAGE}
본 발명은 인쇄 회로 기판(PCB: printed circuit boards)에 관련된 것이고, 더 상세하게는, PCB 내의 랜드 패턴들(land patterns)과 그에 관련된 라우팅(routing) 기법에 관련된 것이다.
반도체 웨이퍼로 제조된 집적 회로(IC: integrated circuit) 칩들 또는 다이들(dies)은 통상적으로 소정의 인쇄 회로 기판(PCB)에 부착될 수 있는 패키지를 이용하여, 다른 회로들과 인터페이싱된다. 그러한 종류의 IC 다이 패키지가 볼 그리드 어레이(BGA: ball grid array) 패키지이다. BGA 패키지들은 현재 적용 가능한 많은 다른 패키지 기법들에 비해 더 작은 바닥 면적(footprints)을 제공한다. BGA 패키지는 패키지 기판의 외부 바닥면 상에 배치되는 솔더 볼 패드들의 어레이를 가진다. 솔더 볼들은 이 솔더 볼 패드들에 부착된다. BGA 패키지들은 다양한 형태로 이용가능한데, 여기에는 예를 들어, 플라스틱 BGA(PBGA) 패키지들, 플렉스(flex) BGA 패키지들, 미세 피치(fine pitch) BGA(FPBGA 또는 FBGA) 패키지들 및 웨이퍼 레벨(wafer-level) BGA(WLBGA) 패키지들이 포함된다.
BGA 패키지들은 통상적으로 어떤 PCB 위에, 그 PCB의 최상부 라우팅 층(routing layer) 내에 형성된 랜드 패턴(land pattern)에 이 패키지를 부착시키는 방법을 통해 탑재된다. 랜드 패턴은 소정의 행들과 열들로 이루어진 어레이의 형태로 배열된 다수의 전기 전도성 랜드 패드들을 포함한다. BGA 패키지의 바닥면에 있는 각각의 솔더 볼은, 이 BGA 패키지가 PCB에 탑재될 때에, 랜드 패턴의 상응하는 랜드 패드에 부착된다. PCB들은 통상적으로 다수의 전기 전도성 라우팅 층들을 포함하며, 이러한 라우팅 층들은 그 안에서 랜드 패드들로부터 상기 PCB의 다른 장소들로 신호를 라우팅(route)할 수 있도록 형성되는 트레이스(trace)들을 가진다. 예를 들어, 트레이스들은 전형적으로 어레이 중에서 주변부(peripheral) 행들의 첫 번째 쌍이 빠져나갈 수 있도록(route out) 상기 PCB의 최상 라우팅 층 내에 형성된다. 상기 어레이의 주변부 가장자리들에 있는 랜드 패드들로부터 유래하는 트레이스들은 다른 랜드 패드들 사이를 통과하지 않아도 된다. 어레이의 안쪽에 있는(예를 들어, 주변부 가장자리들에 있지 않은) 랜드 패드들로부터 유래하는 트레이스들은 통상적으로 어레이 바깥에 도달하려면 그 어레이의 주변부에 자리하는 랜드 패드들 사이로 라우팅된다.
점점 더 작은 전자 장치들에 대한 수요가 증가함에 따라 BGA 패키지들의 크기는 줄어들고 있다. 그럼에 따라, BGA 패키지의 랜드 패턴들의 크기도 또한 줄어들고 있어서, 그러한 랜드 패턴들을 위해 PCB 내에 라우팅 경로를 형성하는 것을 점점 더 어렵게 만들고 있다. 예를 들어, 어떤 경우에, 랜드 패드들이 서로 너무 가깝게 이동해야만 하여 트레이스들이 그 사이로 라우팅될 수 없게 될 수도 있다. 그러한 랜드 패턴들의 경우에, 그 랜드 패턴의 주변부 가장자리들에 있는 랜드 패드들만이 PCB의 최상부 층 상에서 어레이의 외부로 라우팅될 수 있다. 따라서, 랜드 패턴을 완전히 라우팅할 수 있으려면 추가적인 라우팅 층들이 PCB에 부가되어야만 한다. 이러한 추가적인 라우팅 층들은 비용을 추가시키며, PCB의 복잡도를 높힌다.
따라서, 필요한 것은, 점점 더 작아지는 BGA 패키지들을 수용할 수 있는 개선된 회로 기판들과 라우팅 기술이다.
볼 그리드 어레이 패키지들을 위한 회로 기판들 및 랜드 패턴들에 관한 방법들, 시스템들 및 장치들이 제공된다. 편장형(oblong shaped) 랜드 패드들이 볼 그리드 어레이 패키지를 위한 랜드 패턴 내에 위치하여, 상기 랜드 패턴 내의 더 많은 랜드 패드들이 상기 랜드 패턴의 외부로 라우팅될(routed external) 수 있게 한다.
일 실시예에서, 회로 기판의 최상부 라우팅 층 상의 볼 그리드 어레이 랜드 패턴은 복수의 랜드 패드들을 포함한다. 상기 복수의 랜드 패드들은 여러 행들 및 여러 열들로 된 어레이의 형태로 배열된다. 상기 어레이의 주변부 가장자리는 서로 인접하는 편장형 랜드 패드들의 쌍을 포함한다. 전기 전도성 트레이스는 상기 어레이의 내부 영역에 있는 한 랜드 패드로부터 출발하여 상기 편장형 랜드 패드들의 쌍 사이를 통과하여 상기 어레이의 바깥에 있는 소정의 장소로 라우팅된다. 상기 편장형 랜드 패드들은 표준 랜드 패드들에 비해 더 좁은 형태이며, 따라서, 트레이스들의 라우팅에 좀더 넓은 여유 지대를 제공한다. 상기 편장형 랜드 패드는 상기 랜드 패턴 어레이 내의 좀더 많은 랜드 패드들이 상기 최상부 라우팅 층 상에서 상기 어레이 바깥으로 라우팅될 수 있게 하며, 따라서 회로 기판의 제조 및 조립 비용을 절감할 수 있다.
상기 서로 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함한다. 상기 제1 및 제2 편장형 랜드 패드들은 각각 상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가진다. 상기 편장형 랜드 패드들의 길이 성분은 이 패드들의 폭 성분보다 더 크다.
더 상세한 예에서, 상기 편장형 랜드 패드들의 폭 W는
W < PP - (TW + 2 × TS)
와 같이 구성된다.
여기서, PP는 랜드 패턴 어레이의 랜드 패드와 랜드 패드 사이의 피치 간격 이고, TW는 전기 전도성 트레이스의 폭이며, TS는 상기 트레이스와 다른 특징체들사이의 공간(spacing)에 관하여 제조 상의 허용 범위(tolerance)이다.
반면에, 랜드 패턴 내의 종래의 라운드형(round) 랜드 패드들은 직경 DRP를 가지며 DRP > PP - (TW + 2 × TS)이다.
편장형 랜드 패드들은 다양한 형상들을 가질 수 있는데, 곡선형(rounded) 단부들, 직각 단부들 및 추가적인 형상을 가진 단부들을 포함한다. 한 랜드 패턴의 하나 또는 다수의 주변부 가장자리들에 여하한 개수의 편장형 랜드 패드들이 존재할 수 있다.
본 발명의 일 측면에 따르면, 인쇄 회로 기판(PCB)은 볼 그리드 어레이 패키지를 탑재할 수 있도록 구성되는데, 상기 PCB는
유전층; 및
상기 유전층 위의 전기 전도성 층을 포함하며,
상기 전기 전도성 층은 여러 행들 및 여러 열들의 어레이 형태로 배열된 복수의 랜드 패드들(land pads)을 포함하며, 상기 어레이의 주변부 가장자리는 서로 인접하는 편장형 랜드 패드들(oblong shaped land pads)의 쌍을 포함하고,
상기 전기 전도성 층은 상기 어레이의 내부에 위치한 랜드 패드로부터 상기 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 상기 어레이의 외부에 있는 소정의 장소로 향하도록 경로가 형성되는 전기 전도성 트레이스(trace)를 더 포함하는 것을 특징으로 한다.
바람직하게는, 상기 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함하며, 상기 제1 편장형 랜드 패드는 상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가지며, 상기 길이 성분은 상기 폭 성분보다 더 큰 값이다.
바람직하게는, 상기 제1 편장형 랜드 패드는 상기 제1 축을 따라 서로 대향하는 제1 및 제2 단부들(ends)을 가지며, 상기 제1 및 제2 단부들은 곡선 형태(rounded)를 가진다.
바람직하게는, 상기 제1 편장형 랜드 패드는 직사각형 형태를 가진다.
바람직하게는, 상기 어레이의 내부 영역은 실질적으로 라운드형인 복수의 랜드 패드들을 가지며,
상기 어레이의 내부 영역에 있는 서로 인접하는 실질적으로 라운드형인 랜드 패드들의 쌍은 간격 D 만큼 이격되어 있고,
D < TW + 2 × TS이며,
여기서 TW는 상기 전기 전도성 트레이스의 폭이고, TS는 상기 트레이스가 상기 전기 전도성 층에 있는 나머지 전기 전도성 특징체들(features)에 대해 가지는 공간의 제조 상의 허용 범위이다.
바람직하게는, 상기 실질적으로 라운드형 랜드 패드들 각각은 직경 DRP를 가지며,
DRP > PP - (TW + 2 × TS)이고,
여기서 PP는 랜드 패드와 랜드 패드 사이의 피치이다.
바람직하게는, 상기 제1 편장형 랜드 패드의 폭 W는 W < PP - (TW + 2 × TS)이 되도록 구성된다.
바람직하게는, 상기 어레이의 복수의 주변부 가장자리들 각각은 복수의 편장형 랜드 패드들을 포함한다.
일 측면에 따르면, 볼 그리드 어레이 랜드 패턴은,
여러 행들 및 여러 열들로 된 어레이 형태로 배열되며, 상기 어레이의 주변부 가장자리는 서로 인접하는 편장형 랜드 패드들의 쌍을 포함하는 복수의 랜드 패드들; 및
상기 어레이의 내부에 위치한 랜드 패드로부터 상기 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 상기 어레이의 외부에 있는 소정의 장소로 향하도록 경로가 형성되는 전기 전도성 트레이스를 포함한다.
바람직하게는, 상기 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함하며, 상기 제1 편장형 랜드 패드는 상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가지며, 상기 길이 성분은 상기 폭 성분보다 더 큰 값이다.
바람직하게는, 상기 제1 편장형 랜드 패드는 상기 제1 축을 따라 서로 대향하는 제1 및 제2 단부들을 가지며, 상기 제1 및 제2 단부들은 곡선 형태를 가진다.
바람직하게는, 상기 제1 편장형 랜드 패드는 직사각형 형태를 가진다.
바람직하게는, 상기 어레이의 내부 영역은 실질적으로 라운드형인 복수의 랜 드 패드들을 가지며,
상기 어레이의 내부 영역에 있는 서로 인접하는 실질적으로 라운드형인 랜드 패드들의 쌍은 간격 D 만큼 이격되어 있고,
D < TW + 2 × TS이며,
여기서 TW는 상기 전기 전도성 트레이스의 폭이고, TS는 상기 트레이스가 상기 전기 전도성 층에 있는 나머지 전기 전도성 특징체들에 대해 가지는 공간의 제조 상의 허용 범위이다.
바람직하게는, 상기 실질적으로 라운드형 랜드 패드들 각각은 직경 DRP를 가지며,
DRP > PP - (TW + 2 × TS)이고,
여기서 PP는 랜드 패드부터 랜드 패드까지의 피치이다.
바람직하게는, 상기 제1 편장형 랜드 패드의 폭 W는 W < PP - (TW + 2 × TS)이 되도록 구성된다.
바람직하게는, 상기 어레이의 복수의 주변부 가장자리들 각각은 복수의 편장형 랜드 패드들을 포함한다.
일 측면에 따르면, 회로 기판을 제조하는 방법에 있어서, 상기 방법은
유전체 층에 전기 전도성 박막을 접근시키는 단계;
여러 행들 및 여러 열들로 된 어레이 형태로 배열된 복수의 랜드 패드들과 복수의 전기 전도성 트레이스들을 형성할 수 있도록 상기 전기 전도성 박막을 식각하는 단계를 포함하며,
상기 식각 단계는
상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계; 및
상기 어레이의 내부에 위치한 랜드 패드로부터 상기 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 상기 어레이의 외부에 있는 소정의 장소로 향하도록 경로가 형성되는 전기 전도성 트레이스를 형성하는 단계를 포함한다.
바람직하게는, 상기 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함하며,
상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계는,
상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가지며, 상기 길이 성분은 상기 폭 성분보다 더 큰 값이 되도록 상기 제1 편장형 랜드 패드를 형성하는 단계를 포함한다.
바람직하게는, 상기 제1 편장형 랜드 패드는 상기 제1 축에 따라 서로 대향하는 제1 및 제2 단부들을 포함하며, 상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계는,
상기 제1 및 제2 단부들을 곡선 형태로 형성하는 단계를 포함한다.
바람직하게는, 상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계는,
상기 제1 및 제2 단부들을 직사각형 형상이 되도록 형성하는 단계를 포함한다.
바람직하게는, 상기 어레이의 내부는 복수의 실질적으로 라운드형인 랜드 패드들을 포함하며, 여러 행들 및 여러 열들로 된 어레이 형태로 배열된 복수의 랜드 패드들과 복수의 전기 전도성 트레이스들을 형성할 수 있도록 상기 전기 전도성 박막을 식각하는 단계는,
상기 어레이의 내부 영역에 있는 서로 인접하는 실질적으로 라운드형인 랜드 패드들의 쌍을, 간격 D 만큼 이격되고
D < TW + 2 × TS
와 같이 되도록 형성하는 단계를 포함하며,
여기서 TW는 상기 전기 전도성 트레이스의 폭이고, TS는 상기 트레이스가 상기 전기 전도성 층에 있는 나머지 전기 전도성 특징체들에 대해 가지는 공간의 제조 상의 허용 범위이다.
바람직하게는, 여러 행들 및 여러 열들로 된 어레이 형태로 배열된 복수의 랜드 패드들과 복수의 전기 전도성 트레이스들을 형성할 수 있도록 상기 전기 전도성 박막을 식각하는 단계는,
상기 실질적으로 라운드형 랜드 패드들 각각을,
DRP > PP - (TW + 2 × TS)
이 되도록 하는 직경 DRP를 갖도록 형성하는 단계를 더 포함하며,
여기서 PP는 랜드 패드부터 랜드 패드까지의 피치이다.
바람직하게는, 상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계는,
상기 제1 편장형 랜드 패드를, 그 폭 W가 W < PP - (TW + 2 × TS)
이 되도록 형성하는 단계를 더 포함한다.
바람직하게는, 여러 행들 및 여러 열들로 된 어레이 형태로 배열된 복수의 랜드 패드들과 복수의 전기 전도성 트레이스들을 형성할 수 있도록 상기 전기 전도성 박막을 식각하는 단계는,
상기 어레이의 복수의 주변부 가장자리들 내에 복수의 편장형 랜드 패드들을 형성하는 단계를 포함한다.
본 발명에 관한 이러한 장점들 그리고 그 밖의 장점들 및 특징들은 다음에 이어지는 본 발명의 상세한 설명을 봄으로써 즉각적으로 명백해질 것이다. 발명의 간단한 설명 및 요약 부분들이 하나 또는 다수의 실시예들을 설명할 수도 있지만, 발명자(들)에 의해 숙고된 바와 같은 본 발명의 모든 예시적인 실시예들을 설명한 것은 아니라는 점을 주지한다.
이와 관련하여 예시된 실시예들의 세부사항들과 더불어, 다음의 상세한 설명 및 도면들로부터 더 완벽하게 이해될 수 있을 것이다.
본 발명의 편장형(oblong shaped) 랜드 패드들은 볼 그리드 어레이 패키지를 위한 랜드 패턴 내에 위치하여, 상기 랜드 패턴 내의 더 많은 랜드 패드들이 상기 랜드 패턴의 외부로 라우팅될(routed external) 수 있게 한다.
< 소개 >
본 명세서는 본 발명의 특징들을 구체화하는 하나 또는 다수의 실시예들을 공개한다. 공개된 실시예들은 단순히 본 발명을 예시한 것이다. 본 발명의 범위는 이러한 공개된 실시예들에 한정되지 않는다. 본 발명은 여기에 첨부된 청구범위에 의해 정의된다.
본 출원에 설명된 예시적인 실시예들은 예를 들어 설명하기 위한 목적으로 제공된 것이고 제한하는 성격의 것이 아니다. 본 출원에 설명된 예제들은 다양한 형태의 집적 회로 패키지들에 적용될 수 있다. 나아가, 추가적인 구조 상의 또는 기능 상의 실시예들이, 그 개조/변형을 포함하여, 본 출원의 가르침으로부터, 관련 기술 분야의 숙련된 자들에게 명백할 것이다.
명세서 내에서 "일 실시예", "한 실시예", "예시적인 실시예" 등으로 참조되는 표현들은 그렇게 설명되는 실시예가 어떤 특정한 특징, 구조 내지 특성을 가지고 있을 수 있지만, 모든 실시예가 반드시 그러한 특정한 특징, 구조 내지 특성을 포함할 필요한 것은 아니라는 것을 뜻한다. 나아가, 그러한 구문들은 반드시 동일한 실시예를 가리키는 것도 아니다. 더 나아가, 만약 어떤 특정한 특징, 구조, 내지 특성이 어떤 실시예에 연계되어 설명될 경우에, 명백하게 설명되어 있든 아니든, 그러한 특징, 구조 또는 특성들을 다른 실시예들에 연계하여 효과를 발휘하게끔 하는 것은 관련 기술 분야에 숙련된 자의 지식 범위 내에 포함된다는 점이 이해될 것이다.
나아가, 본 출원에 사용된 공간적인 기술 표현들(예를 들어, "위", "아래", "위쪽", "왼쪽", "오른쪽", "아래쪽", "상부", "하부", "수직", "수평" 등등)은 오직 설명의 목적으로 사용된 것이며, 본 출원에 설명되는 구조들의 실제 구현예는 여하한 방향 또는 방식을 가지고 공간적으로 배열될 수 있는 것이다.
본 발명의 실시예들에 따르면, 소정의 랜드 패턴에 관련된 라우팅은 편장형(oblong shaped) 랜드 패드들의 사용을 통해 개선될 수 있다. 그러한 편장형 랜드 패드들은 표준적인 라운드형 랜드 패드들보다 좀더 좁고, 따라서 트레이스들의 라우팅을 위한 좀더 많은 여유 지대(clearance)를 제공한다. 편장형 랜드 패드들은 종래의 기술들에 대비하여, 최상부 라우팅 층 상에서 랜드 패턴 어레이 중에서 좀더 많은 수의 랜드 패드들이 상기 어레이의 외부로 라우팅될 수 있게 할 수 있으며, 따라서 인쇄 회로 기판의 제조 및 조립 비용을 절감할 수 있다. 이러한 개선된 랜드 패턴들은 예를 들어 BGA 패키지들과 같은 집적 회로 패키지들을 탑재하는 데에 이용된다. 본 발명의 실시예들에 적용할 수 있는 예시적인 BGA 패키지들이 이어서 설명된다. 종래의 PCB 랜드 패턴들 및 라우팅 기술들이 이어서 설명되며, 종래의 랜드 패턴들 및 이에 관련된 라우팅의 한계점들을 극복하는 본 발명의 몇몇 예시적인 실시예들에 관한 설명이 이어진다.
< 예시적인 볼 그리드 어레이 패키지들과 이에 관련된 랜드 패턴들 >
도 1은 예시적인 BGA 패키지(100)의 단면도를 나타낸다. BGA 패키지(100)는 집적 회로 다이/칩(102), 기판(104), 본드 와이어(bond wires)(106), 복수의 솔더 볼들(solder balls)(108) 및 밀봉 재료(encapsulating material)(110)를 포함한다. 기판(104)은 제1(즉, 상층) 표면(112)을 가지는데, 이는 기판(104)의 제2(예를 들어, 바닥층) 표면(114)에 대향된다. 도 1에 나타낸 바와 같이, 칩(102)은 기판(104)의 제1 표면에 탑재되어 있다. 칩(102)은 접착제(예를 들어, 칩 부착 소재와 같은 것으로서 도 1에는 표현되지 않음)를 이용하여 기판(104)에 장착되어 있을 수 있으며, 이러한 것은 관련 기술 분야들에서 숙련된 자들에게 잘 알려진 것이다.
도 1에 나타난 바와 같이, 복수의 본드 와이어들(106)은 칩(102)의 단자들(116)과 전기 전도성 특징체들(features), 예를 들어 트레이스들(traces), 본드 핑거들(bond fingers) 등등(도 1에는 나타내지 않음) 사이에 결합된다. 예를 들어, 제1 본드 와이어(106a)는 단자(116a) 및 기판(104)의 제1 표면(112) 사이에 연결되고, 제2 본드 와이어(106b)는 단자(116b) 및 기판(104)의 제1 표면(112) 사이에 연결된다. 칩102)의 (단자들(116)에서의) 신호들의 가지 수들에 따라, 여하한 개수의 본드 와이어들(106)이 기판(104)의 제1 표면(112)에 있는 전도성 특징체들에 결합되도록 제공될 수 있다. 본드 와이어들(106)은 여하한 적절한 전기 전도성 재료로서 형성되는 와이어일 수 있으며, 여기에는 금, 은, 구리, 알루미늄, 기타 금속과 같은 금속 물질이나, 금속 복합재료/합금이 포함될 수 있다. 본드 와이어들(106)은 관련 기술 분야에서 숙련된 자들에게 잘 알려진 와이어 본딩기술들 및 메카니즘들에 따라 부착될 수 있다.
도 1에 부가적으로 표현된 바와 같이, 밀봉 재료(110)는 칩(102)과 본드 와이어들(106)을 기판(104)의 제1 표면(112) 위에서 밀봉한다. 밀봉 재료(110)는 칩(102)과 본드 와이어(106)를 외부 환경의 위험 요소들로부터 보호한다. 밀봉 재료(110)는 여느 적절한 형태의 밀봉 재료로도 될 수 있으며, 여기에는 에폭시, 몰딩 컴파운드 등이 포함될 수 있다. 밀봉 재료(110)는 쏘 싱귤레이션(saw singulation)이나, 주형에 주입 성형(injection into a mold)하는 방식을 포함하는 다양한 방법을 통해 적용될 수 있다.
기판(104)의 제2 표면(114)에 복수의 솔더 볼들(108)(솔더 볼(108a, 108b)을 포함하는)이 부착된다. 도 2는 기판(104)의 제2 표면(114)의 평면도를 나타낸다(솔더 볼들(108)은 도 2에는 표시되지 않았다). 도 2에 나타난 바와 같이, 기판(104)의 제2 표면(114)은 솔더 볼 패드들(204)의 어레이(202)를 포함한다. 도 2의 예시에서, 어레이(202)는 10 x 10 어레이 형태로 배열된 100 개의 솔더 볼 패드들(204)을 포함한다. 다른 실시예들의 경우에, 어레이(202)는 여하한 개수의 행들과 열들의 형태로 배열된 더 적은 수의 또는 더 많은 수의 솔더 볼 패드들(204)을 포함할 수도 있다. 솔더 볼 패드들(204)은 패키지(100) 상에 붙어 있는 솔더 볼들(108)(도 1에 나타난 바와 같은)에 대한 부착 위치들이다. 솔더 볼 패드들(204)은 기판(104)을 통해 (예를 들어, 전기 도전성 비아(via)들 또는 라우팅에 의해), 기판(104)의 제1 표면(112)에 있는 상기 전기 전도성 특징체들(예를 들어, 트레이스들, 본드 핑거들, 컨택 영역들 등등)에 전기적으로 결합되어, 칩(102)의 신호들이 솔더 볼들(108)에 전기적으로 연결되도록 할 수 있다.
기판(104)은 하나 또는 다수의 전기 절연성 층들에 의해 격리된 하나 또는 다수의 전기 전도성 층들(예를 들어 제1 표면(112)에 있는 것들)을 포함할 수 있 다. 예를 들어, BGA 기판들은 두 개의 전기 전도성 층들 또는 네 개의 전기 전도성 층들을 가지는 것이 보통이다. 전기 전도성 층들은 전기 전도성 재료, 예를 들어 구리, 알루미늄, 주석, 니켈, 금, 은 등을 포함하는 금속 또는 금속 복합재료/합금으로부터 만들어질 수 있다. 실시예들 중에서, 기판(104)은 강성(rigid)인 것일 수도 있고, 연성(flexible)인 것(예를 들어 "플렉스" 기판)일 수도 있다. 전기 절연성 층들은 세라믹, 플라스틱, 테이프 내지 그 밖의 적절한 재질들로부터 만들어질 수 있다. 예를 들어, 기판(104)의 전기 절연성 층들은 예를 들어 BT(비스말레이미드 트리아진, bismaleimide triazine) 라미네이트/수지와 같은 유기 물질, 폴리이미드(polyimide)와 같은 연성 테이프 재료, 화염 억제 유리섬유 복합재료 기판 보드 재질(예를 들어 FR-4) 등으로 만들어질 수 있다.
BGA 패키지(100)를 위한 그 밖의 구성들도 본 발명의 실시예들의 범위 내에 포함된다. 예를 들어, 도 1의 패키지(100)는 다이업(die-up) 타입의 BGA 패키지이다. 이와 달리, 패키지(100)는 칩(102)이 기판(104)의 제2 표면(114)에 장착되는 다이다운(die-down) 타입의 BGA 패키지와 같이 구성될 수도 있다. 나아가, 패키지(100)는 패키지(100) 내에서 또는 외부로 열을 확산시키도록 설계된 히트 스프레더(heat spreaders) 내지 히트 싱크(heat sinks)를 포함할 수 있다. 예를 들어, 일 실시예에서, 칩(102)은 패키지(100) 내의 히트 스프레더/스티프너(stiffener)에 장착될 수도 있다.
솔더 볼들(108)은 BGA 패키지(100)가 또 다른 기판, 예를 들어 회로 기판(인쇄 회로 기판) 등에 장착될 수 있게 한다. 패키지(100)는 통상적으로 상기 기 판(104)의 제2 표면(114) 상의 솔더 볼들(108)의 패턴에 정합되는(즉, 거울에 비친 이미지와 같은) 회로 기판의 표면에 있는 랜드 패턴(land pattern)에 탑재된다. 패키지(100)를 회로 기판에 접근시키면, 솔더 볼들(108)이 리플로우(reflow)되어 스스로들을 랜드 패턴의 컨택 패드들(contact pads)에 부착되게 만든다.
도 3은 인쇄 회로 기판(PCB)(300)의 표면(304) 상의 예시적인 랜드 패턴(302)을 나타낸 것이다(예시의 편의를 위해, PCB(300)의 구석 부분만 도 3에 나타나 있다). 도 3에 나타나 있듯이, 랜드 패턴(302)은 10 x 10 행 및 열의 어레이 형태로 배열된 복수의 랜드 패드들(306)을 포함한다. 랜드 패턴(302)은 10 x 10 솔더 볼(108)의 어레이를 포함하는 패키지(100)를 탑재시키기에 적합하다. 랜드 패드들(306)은 모양에 있어서 실질적으로 라운드형이며, 전기 전도성 재료로 만들어진다. 예를 들어, 랜드 패드들(306)은 구리, 알루미늄, 주석, 니켈, 금, 은 등의 금속 또는 금속 복합재료/합금으로 형성될 수 있다. 나아가, 랜드 패드들(306)은 예를 들어 솔더 재료(solder material)와 같은 전기 전도성 재료로 코팅/도금되어, 패키지(100)를 랜드 패턴(302)에 부착시키기 위한 리플로우 공정 또는 기타 공정을 가능하게 하거나 기능을 향상시킬 수 있다.
도 3은 랜드 패드들(306)을 가지는 랜드 패턴(302)을 나타내는데, 랜드 패드들(306)에 관련되어 표면(304) 상에 형성되는 라우팅은 나타내지 않은 도면이다. 도 3의 예에서, 트레이스들(도 3에는 나타내지 않음)은 표면(304) 상에서 가장자리 랜드 패드들(306)로부터 랜드 패턴(302)의 외부에 해당하는 표면(304) 상의 위치들로 라우팅될 수 있다. 도 3에 나타나 있다시피, 랜드 패턴(302)은 네 개의 가장자 리 부위들을 가지며 이들은 가장자리(308a 내지 308d)라고 참조된다. 가장자리들(308a 내지 308d) 각각은 랜드 패턴(302)의 각 주변부 가장자리를 따라 위치하는 10 개의 랜드 패드들(306)을 포함한다. 가장자리들(308a 내지 308d)의 각 랜드 패드(306)로부터 랜드 패턴(302)의 외부에 있는 소정의 장소로는 트레이스가 라우팅될 수 있을 것이다. 그렇지만, 랜드 패턴(302) 내의 랜드 패드들(306) 사이의 근접한 간격으로 인하여, 트레이스들은 랜드 패턴(302)의 안쪽(가장자리들(308a 내지 308d)에 의해 형성된 경계 내부)에 있는 랜드 패드들(306)로부터 외부 장소들로는 라우팅될 수 없을 것이다. 랜드 패턴(302) 내에서 인접하는 랜드 패드들(306) 사이에는 트레이스들이 그들 사이를 지나가는 경로를 가지기에 충분한 공간을 얻을 수 없다.
랜드 패턴(302)의 랜드 패드들(306) 사이에 트레이스들을 라우팅하기 불가능하다는 점은 도 4에 관하여 좀더 설명된다. 도 4는 도 3의 랜드 패턴(302) 중에서 예시적인 라우팅을 가지는 패턴 조각(400)을 나타낸다. 패턴 조각(400)은 복수의 랜드 패드들(306), 이를테면 랜드 패드들(306a 내지 306i)을 포함한다. 도 4에 나타낸 가장자리(308a)의 일부분은 랜드 패드(306a 내지 306d)를 포함한다. 표면(304) 상에서, 랜드 패드들(306a 내지 306d)의 각각으로부터, 트레이스들(402a 내지 402d) 중 여기에 상응하는 트레이스가 랜드 패턴(302)의 외부에 있는 소정의 장소(도 4에는 나타내지 않음)까지 라우팅된다.
도 1에 나타낸 패키지(100)와 같은 BGA 패키지들의 경우에 솔더 볼 피치(즉, 이웃하는 솔더 볼들 사이의 중심 대 중심 간 거리)는 좀더 작은 패키지 크기에 대 한 수요가 증가함에 따라 감소하여 왔다. 그 결과로, BGA 패키지들에 상응하는 PCB 상의 랜드 패턴들의 랜드 패드 피치(즉, 이웃하는 랜드 패드들 사이의 중심 대 중심 간 거리)도 그에 따라 감소하여 왔다. 도 4는 솔더 볼들(306h, 306i) 사이의 랜드 패드 피치(404)를 나타내는데, 이는 랜드 패턴(302) 내의 모든 이웃하는 랜드 패드들(306) 사이의 피치를 대표하는 값이다. 도 4의 예에서, 피치(404)는 상대적으로 짧은 간격이어서, 트레이스(402)가 이웃하는 랜드 패드들(306) 사이를 통과하여 라우팅될 수 없다. 도 4에 나타낸 바와 같이, 랜드 패드들(306)(예를 들어, 랜드 패드들(306e 및 306f))은 간격(408)만큼 이격된 상태이다. 트레이스들(402)(예를 들어, 트레이스(402d))은 폭(412)을 가진다. 나아가, 트레이스들(402)은 랜드 패턴(302)의 기타 전기 전도성 특징체들(트레이스들은 이것들로부터 전기적으로 절연될 필요가 있음)에 대해 제조 상의 허용 공간(tolerance spacing)(414)만큼 공간이 확보되어야만 한다. 도 4의 예에서, 간격(408), 트레이스 폭(412) 및 허용 공간(414) 사이의 관계식은 다음과 같이 예시될 수 있다.
D408 < TW412 + 2 × TS414
여기서, D408 = 랜드 패드 이격 간격(408),
TW412 = 트레이스들(402)의 폭(412),
TS414 = 트레이스들(402)의 제조 상의 허용 공간(414)
수학식 1은 인접하는 랜드 패드들(306) 사이의 간격(408)이 트레이스(402)의 폭(412)과 이 트레이스(402)의 양 측면 상의 제조 허용 공간(414)을 수용하기에는 너무 작다는 것을 보여준다.
도 4에 나타내었듯이, 랜드 패드들(306)(예를 들어, 랜드 패드(306g)와 같은)은 실질적으로 라운드형이며, 소정의 직경(406)을 갖는다. 도 4의 랜드 패드들(306h 및 306i)을 참조하면, 피치(404), 간격(408) 및 직경(406) 사이의 관계식은 다음과 같이 표현될 수 있다.
PP404 = D408 + ½ DRP406 + ½ DRP406,
PP404 = D408 + DRP406,
D408 = PP404 - DRP406
여기서, D408 = 랜드 패드 간격(408),
DRP406 = 랜드 패드들(306)의 직경(406),
PP404 = 랜드 패드 피치(404)이다.
수학식 2는 수학식 1에 다음과 같이 치환될 수 있다.
PP404 - DRP406 < TW412 + 2 × TS414
DRP406 > PP404 - (TW412 + 2 × TS414)
수학식 3은, 만약 랜드 패드들(306)의 직경(406)이 랜드 패드 피치(404)에서 트레이스 폭(412)과 두 트레이스 허용 공간 값들(414)의 합을 뺀 것보다 더 크면, 트레이스는 랜드 패드들(306) 사이를 통과하는 식으로 라우팅될 수 없다는 것을 의미한다.
예를 들어, 예시적인 구현예에서, 직경(406)이 0.01 인치이고, 랜드 패드 피치(404)는 0.4 mm(0.0157 인치)이며, 트레이스 폭(412)은 0.003 인치이고, 트레이스 허용 공간(414)은 0.003 인치일 수 있다. 이러한 값은 수학식 3에 다음과 같이 (인치 단위로) 적용될 수 있다.
DRP406 > PP404 - (TW412 + 2 × TS414)
0.01 > 0.0157 - (0.003 + 2 × (0.003))
0.01 > 0.0067
이들 값에 따르면, 트레이스들(402)은 랜드 패드들(306) 사이를 통과하여 라우팅될 수 없다. 따라서, 오직 랜드 패턴들(302)의 주변부만이 표면(304) 위의 랜드 패턴(302)에 대해 외부로 라우팅될 수 있다. 도 3에서는, 오직 가장자리들(308a 내지 308d)에 있는 랜드 패드들(306)만이 표면(304) 상에서 라우팅될 수 있다. 가장자리들(308a 내지 308d) 안쪽에 있는 랜드 패드들(306)은 PCB(300)의 추가적인 층들 상에서 라우팅되어야만 한다. 랜드 패턴(302)이 10 x 10 어레이로 된 랜드 패드들(306)이기 때문에, 랜드 패턴(302)의 라우팅 층이 랜드 패턴(302)의 주변부 가장자리를 라우팅하는 데에 이용되고 또한 각각의 순차적인 라우팅 층은 랜드 패턴(302)의 다음 최외각 둘레에 있는 랜드 패드들(306)을 라우팅하는 데에 이용된다고 가정한다면, 랜드 패턴(302)의 외부로 랜드 패턴(302)의 모든 랜드 패드들(306)을 라우팅하는 데에는 PCB(300)에 대해 최소 5 개의 라우팅 층들이 필요하게 된다.
< 예시적인 실시예들 >
본 발명의 실시예들에서, 랜드 패턴의 안쪽 영역에 있는 랜드 패드들에 대해 좀더 적은 수의 라우팅 층들을 이용하여 랜드 패턴의 외부로 라우팅될 수 있도록 할 수 있도록, 편장형 랜드 패드들이 랜드 패턴 내에 형성된다. 이러한 편장형 랜드 패드들은 폭 면에서 더 좁고, 따라서 트레이스들 및 이에 관련된 트레이스 여유지대(clearance) 요구 조건들에 관하여 필요한 추가적인 회로 기판 공간을 창설할 수 있다. 편장형 랜드 패드들은 BGA 패키지가 랜드 패턴에 장착되는 경우에, BGA 패키지의 표준적인 솔더 볼들의 부착도 가능하다. 각각의 편장형 랜드 패드는 BGA 패키지들로부터 회로 기판으로 전달되는 신호에 대해 전기적 연결 경로를 제공한다. BGA 패키지의 솔더 볼들의 부착을 가능하게 함으로써, 상기 편장형 랜드 패드들은 BGA 패키지들을 회로 기판에 부착하기 위한 기계적 지지 특성도 제공한다.
도 5는 본 발명의 일 실시예에 따른 랜드 패턴의 일부 조각 부분(500)을 나타낸다. 패턴 조각(500)은 회로 기판, 예를 들어 인쇄 회로 기판의 표면(504) 상에 위치한다. 패턴 조각(500)은 실질적으로 라운드형인 복수의 랜드 패드들(306), 예를 들어 랜드 패드들(306a, 306b, 306e 내지 306i)을 포함한다. 패턴 조각(500)은 한 쌍의 인접한 편장형 랜드 패드들 - 즉 제1 편장형 랜드 패드(502a)와 제2 편장형 랜드 패드(502b)를 더 포함한다. 패턴 조각(500)의 가장자리(508a)는 랜드 패드들(306a 및 306b)을 포함하며, 한 쌍의 인접한 편장형 랜드 패드들(502a 및 502b)을 포함한다. 도 5에 나타낸 랜드 패드들 중에 가장자리(508a)에 있지 않으면서 실질적으로 라운드형인 랜드 패드들(306e 내지 306i)을 포함하는 것들은 랜드 패턴의 안쪽 영역(510)에 있다.
표면(504) 상에서, 상기 실질적으로 라운드형인 랜드 패드들(306a 및 306b)과 편장형 랜드 패드들(502a 및 502b)을 포함하는 가장자리(508a)의 랜드 패드들의 각각으로부터, 전기 전도성 트레이스들(402a 내지 402d) 중 각각의 상응하는 트레이스는 랜드 패턴 외부의 소정의 위치로 라우팅된다. 위에서 설명된 이유로 인하여, 트레이스들은 도 5에서 인접하는 라운드형 랜드 패드들(306) 사이(예를 들어 랜드 패드(306a)와 랜드 패드(306b) 사이)를 통과하여 라우팅될 수가 없다. 그렇지만, 인접한 편장형 랜드 패드들(502a 및 502b) 사이를 통과하여서는 라우팅 될 수 있다. 트레이스(506)는 어레이 내부에 위치한 랜드 패드(306e)로부터 어레이의 외부에 있는 소정의 장소(도 5에는 나타나지 않음)로 라우팅되고 있다. 따라서, 편장형 랜드 패드들(502)의 존재로 인하여 랜드 패턴의 안쪽 영역(510)에 있는 하나 또는 다수의 랜드 패드들에 대해 라우팅이 가능하게 된다.
도 6은 본 발명의 예시적인 실시예에 따른 편장형 랜드 패드(502)의 도면을 나타낸 것이다. 도 5 및 도 6을 참조하면, 편장형 랜드 패드(502)는, 상기 패드(502)를 포함하는 랜드 패턴의 주변부 가장자리(예를 들어 가장자리(508a))에 대해 수직인 제1 축(도 6에서 Y 축으로 표시한 것)을 따라 소정의 길이(602)를 가지며, 상기 제1 축에 대해 수직인 제2 축(도 6에서 X 축으로 표시한 것을 따라 소정의 폭(604)을 가진다. 길이(602)는 폭(604)보다 더 크다. 실시예에 따라, 길이(602)는 패턴 조각(500)의 라운드형 랜드 패드들(306)의 직경(406)과 동일하도록 선택될 수도 있고, 길이에 있어서 더 크거나 또는 더 작게 선택될 수도 있다. 편장형 랜드 패드(502)의 폭(604)은 다음과 같이 선택된다.
W604 < PP404 - (TW412 + 2 × TS414)
여기서 W604 = 편장형 랜드 패드(502)의 폭(604)
수학식 4는 편장형 랜드 패드들(502)의 폭(604)이 상기 피치(404)에서 트레이스 폭(412)과 두 곳의 트레이스 허용 공간들(414)의 합을 뺀 것보다 더 작은 경우에 트레이스(506)가 편장형 랜드 패드들(502)의 쌍 사이로 라우팅될 수 있음을 의미한다.
예를 들어, 어떤 예시적인 구현예에서는 폭(604)이 0.006 인치가 되도록 선택될 수 있고 길이(602)는 0.01 인치가 될 수 있다. 이러한 폭의 값과 위에서 예시된 예제 크기들(0.0157 인치의 랜드 패드 피치(404), 0.003 인치의 트레이스 폭(412) 및 0.003인치의 트레이스 허용 공간(412))을 수학식 4에 적용하면 다음과 같다.
W604 < PP404 - (TW412 + 2 × TS414)
0.006 < 0.0157 - (0.003 + 2 × (0.003))
0.006 < 0.0067
따라서, 0.006 인치의 편장형 랜드 패드 폭(604)을 이러한 예시적인 치수들과 함께 이용하면, 트레이스(506)는 편장형 랜드들(502) 사이로 라우팅될 수 있다. 예를 들어, 도 5에 나타낸 바와 같이, 패턴 조각(500)의 최외각에서 두 번째 열에 있는 랜드 패드(306e)는 편장형 랜드 패드들(502a 및 502b) 사이를 통해 패턴 조각(500)의 외부로 라우팅될 수 있다. 가장자리(508a) 내에서 라운드형 랜드 패드 들(306)을 편장형 랜드 패드들(502)로 교체함으로써, 패턴 조각(500)의 두 번째 최외각 열에 있는 더 많은 랜드 패드들(306)이 랜드 패턴 조각(500)의 외부로 라우팅될 수 있다. 도 3의 랜드 패턴(302)의 예에서는, 10 x 10의 랜드 패드 어레이이므로, 랜드 패턴(302)의 모든 랜드 패드들이 랜드 패턴(302)의 외부로 라우팅되는 데에 필요한 라우팅 층들의 필수적인 개수는 가장자리들(308a 내지 308d)에 편장형 랜드 패드들(502)을 구현함으로써 (다섯 개에서) 네 개의 라우팅 층으로 줄일 수 있다.
도 6에 나타내었듯이, 편장형 랜드 패드(502)는 길이(602) 축의 양 끝부분에서 서로 마주보는 제1 단부 및 제2 단부(606 및 608)를 가진다. 도 6의 예에서, 제1 단부 및 제2 단부(606, 608)는 곡선(rounded) 형상이다. 예를 들어, 제1 및 제2 단부들(606, 608)은 반원형, 곡선형 또는 기타 어느 정도이든 둥글게 된 형태일 수 있다. 다른 실시예에서는, 제1 및 제2 단부들(606, 608)은 직각으로 각질 수 있으며, 그럼으로써 상기 편장형 랜드 패드(502)는 직사각형이 될 수 있다. 또 다른 실시예들에서는, 편장형 랜드 패드(502)는 계란형(oval), 타원형(elliptical), 길게 늘려진 육각형(hexagon), 길게 늘려진 8각형(octagon), 길게 늘려진 기타 다각형 등등과 같은 형상을 가질 수 있다. 편장형 랜드 패드들(502)은 전기 전도성 재료로 만들어진다. 예를 들어, 편장형 랜드 패드들(502)은 구리, 알루미늄, 주석, 니켈, 금, 은 등과 같은 금속 또는 금속 복합재료/합금으로 형성될 수 있다. 더 나아가, 편장형 랜드 패드들(502)은 솔더 재료와 같은 전기 전도성 재료로 코팅/도금될 수도 있으며 그럼으로써 패키지(100)를 부착하기 위한 리플로우(reflow) 내지 기타 공정을 가능하게 하거나, 개선시킬 수 있다.
도 7 내지 도 9는 본 발명의 예시적인 실시예에 따라, 편장형 랜드 패드들(502)을 가지는 PCB(702)에 BGA 패키지(100)를 탑재하는 것을 예시한 단면도들을 나타낸다. 예시의 편의를 위해, 패키지(100)의 일부 및 PCB(702)의 일부만 도 7 내지 도 9에 나타내었다. 도 7에 나타낸 바와 같이, PCB(702)는 편장형 랜드 패드(502)를 포함하는 전기 전도성 층(702)을 포함하며, 유전체 층(706)을 더 포함한다. PCB(702)의 추가적인 층들이 실시예들에 존재할 수도 있지만, 설명의 편의를 위해 도 7 내지 도 9에서는 나타내지 않았다.
구체적으로, 도 7 내지 도 9는 패키지(100)의 솔더 볼(108)이 PCB(702)의 편장형 랜드 패드(502)에 부착되고 있는 상황을 나타낸다. 도 7에서, 패키지(100)는 PCB(702)의 인접한 위치에 자리잡고 있다. 도 7은 랜드 패드(502)의 길이(602)에 해당하는 부분을 나타내고 있다. 랜드 패드(502)의 길이(602) 및 폭(604)은 특정 용도에 따라 여타 적절한 값들을 가질 수 있으며, 다만 여기서 길이(602)는 폭(604)보다 더 크다. 예를 들어, 편장형 랜드 패드(502)는 0.01 인치의 길이(602), 0.006 인치의 폭(603)을 가질 수 있으며, 솔더 볼(108)은 0.01 인치의 직경을 가질 수 있다.
도 8에서, 패키지(702)의 솔더 볼(108)은 편장형 랜드 패드(502)에 접촉된 것으로 나타나 있다. 솔더 볼(108)은 패키지(100)에 대한 탑재 공정(예를 들어 리플로우 공정)으로 인하여, 적어도 부분적으로는 용융된 상태이다. 솔더 볼(108)의 용융으로 인하여, 솔더 볼(108)은 랜드 패드(502)의 길이(602) 방향에 걸쳐 위치한 리플로우 영역(802) 내로 흘러들어 가거나(wicks)/퍼져 들어갈(spread) 수 있으며, 그럼으로써 편장형 랜드 패드(502)의 길이(602) 부분은 솔더 볼(108)로 덮여진다. 이렇게 편장형 랜드 패드(502)를 리플로우 영역(802)에서 솔더로 덮는 것은 솔더 볼(108)의 편장형 랜드 패드(502)에 대한 기계적이고 전기적인 커플링 특성을 향상시킨다.
도 9는 랜드 패드(502)의 폭(604) 쪽에서 본 모습을 보여주며, 도 8에서와 같이, 편장형 랜드 패드(502)에 접촉 상태인 솔더 볼(108)을 가진다. 도 9에서는 솔더 볼(108)은 부분적으로 용융되어 편장형 랜드 패드(502)에 부착되어 있다. 그러나, 편장형 랜드 패드(502)의 폭(604)이 솔더 볼(108)의 직경에 비해 더 좁기 때문에, 도 9에서는 리플로우 영역(802)에 해당하는 것이 없거나, 또는 도 8에 대비하면 도 9에서는 좀더 약하게 나타난다. 통상적인 랜드 패드들(예를 들어 랜드 패드(306))는 라운드형의 솔더 볼들에 맞게 라운드형이고 편장형 랜드 패드들(502)은 라운드형이 아니기 때문에, 편장형 랜드 패드들(502)의 편장형 형태는 종래의 BGA 패지키 탑재 기술에 반하는 것이다. 만약 편장형 랜드 패드들(502)의 면적이 라운드형 랜드 패드들(306)의 면적보다 적으면, 편장형 랜드 패드들(50)은 라운드형 랜드 패드들(306)에 비하여 패키지(100)와 PCB(702) 사이에 더 약한 기계적인 결합을 제공할 것이다. 그렇지만, 편장형 랜드 패드들(502)은 랜드 패턴의 랜드 패드들의 총 개수 중에 비교적 적은 수이기 때문에, 그러한 길쭉한 형태로 인한 패키지의 PCB에 대한 기계적인 부착 강도의 손실은 대단하지 않다. 나아가, 편장형 랜드 패드들(502)은 PCB가 좀더 적은 수의 라우팅 층들을, 그럼으로써 좀더 적은 수의 유 전체 층들을 가지게 할 수 있으며, 따라서 PCB 부품 비용을 대단히 줄일 수 있고, PCB의 제작 복잡도도 줄일 수 있다.
실시예들 중에서, 여하한 개수의 편장형 랜드 패드들(502)이 여하한 크기의 랜드 패턴들의 가장자리들(508) 내에 형성될 수 있다. 예를 들어, 도 10은 본 발명의 다른 실시예에 따라 PCB(1000)의 표면(1004) 상에 형성된 랜드 패턴(1002)(라우팅은 도 10에 나타내지 않음)을 나타낸다. 도 10에 나타낸 바와 같이, 랜드 패턴(1002)은 라운드형 랜드 패드들(306) 및 편장형 랜드 패드들(502)로 된 13 x 13 어레이를 포함한다(도 10의 예에서, 일부 어레이 위치들은 랜드 패드 대신에 빈 공간을 가진다. 다시 말해 도 10의 어레이는 꽉 채워진 어레이는 아니다). 도 10의 예에서, 랜드 패턴(1002)의 네 개의 가장자리들(508a 내지 508d)은 각각 복수의 편장형 랜드 패드들(502)을 포함하며, 랜드 패턴(1002)의 각 모서리에 위치한 라운드형 랜드 패드를 가진다. 다른 실시예들에서는, 가장자리들(508a 내지 508d)의 랜드 패드들 중에서 모서리들에 위치하고 있지 않은 일부 랜드 패드들이 라운드형 랜드 패드들일 수도 있다. 랜드 패턴(1002)의 어레이의 내부(510)에 있는 랜드 패드들은 라운드형 랜드 패드들(306)로 표현되어 있지만, 다른 형상의 랜드 패드들도 내부(510)에 추가적으로/대안적으로 존재할 수 있다.
만약 랜드 패턴(1002)이 편장형 랜드 패드들(502)을 포함하지 않았다면, PCB(1000)는 모든 랜드 패드들을 랜드 패턴(1002)의 어레이들 외부로 라우팅할 수 있도록 7 개의 라우팅 층들을 필요로 했을 것이다. 도 10에 나타낸 편장형 랜드 패드들(502)을 이용하면, 랜드 패드들 중에서 두 개의 주변부 가장자리 테두리들에 해당하는 랜드 패드들은 랜드 패턴(1002)을 포함하는 최상부 라우팅 층 상에서 전부 라우팅될 수 있기 때문에, 랜드 패턴(1002)은 6 개의 라우팅 층들을 이용하여 완전히 라우팅될 수 있다.
도 11은 도 10의 랜드 패턴(1002)이 본 발명의 일 실시예에 따른 예시적인 라우팅을 가지는 경우를 나타낸다. 도 11에 나타낸 바와 같이, 각각의 편장형 랜드 패드들(502)의 인접하는 쌍은 각각의 트레이스가 상기 랜드 패드들 사이를 통과하여 랜드 패턴(1002)의 외부로 라우팅될 수 있게 한다. 예를 들어, 서로 인접한 편장형 랜드 패드들(502a, 502b)은 그들 사이에, 랜드 패턴(1002)의 안쪽에 있는 라운드형 랜드 패드(306a)로부터 출발하여 상기 랜드 패턴의 외부에 있는 소정의 장소(도 11에는 나타내지 않음)를 향하는 트레이스(506a)를 가진다. 도 11에서, 안쪽 영역(510)에 있는 랜드 패드들 중 가장자리들(508a 내지 508d)에 인접하는 모든 랜드 패드들은 랜드 패드의 신호를 랜드 패턴(1002)의 외부로 전달하기 위한 상응하는 트레이스(506)에 결합되어 있다. 나아가, 랜드 패턴(1002)의 좀더 안쪽에 있는 일부 랜드 패드들(306)도 편장형 랜드 패드들(502)에 의해 랜드 패턴(1002)의 외부로 라우팅되도록 할 수 있다. 예를 들어, 서로 인접하는 편장형 랜드 패드들(502c, 502d)은 라운드형 랜드 패드(306b)로부터 출발하여 그들 사이를 통과하여 랜드 패턴(1002)의 외부에 있는 어떤 장소로 향하는 트레이스(506b)를 가지는데, 이 라운드형 랜드 패드(306b)는 랜드 패턴(1002)의 세 번째로 깊은 열에 있다. 트레이스(506b)는 랜드 패턴(1002)의 세 번째 열에 있는 랜드 패드(306b)로부터 랜드 패턴(1002)의 두 번째 열에 있는 빈 자리(랜드 패드가 없는 자리)를 통과하여, 편장 형 랜드 패드들(502c, 502d) 사이를 지나도록 라우팅된다.
도 12는 본 발명의 일 실시예에 따라 향상된 라우팅 특성을 가지는 랜드 패턴을 가진 인쇄 회로 기판을 형성하기 위한 공정을 제공하는 순서도(1200)를 나타낸다. 순서도(1200)에 나타난 단계들은 반드시 도시된 순서에 따라 수행되어야 할 필요는 없다. 그 밖의 구조적인 실시예들이나, 동작 실시예들은 순서도(1200)에 관한 논의에 기초하여, 관련 기술 분야에서 숙련된 자들에게 명백할 것이다.
순서도(1200)는 단계(1202)에서 시작한다. 단계(1202)에서, 제1 전기 전도성 층이 제1 유전층에 부착된다. 예를 들어, 도 8에 나타난 바와 같이, 전기 전도성 층(704)은 유전층(706)에 부착된다. 전기 전도성 층(704)은 PCB 내에서 사용하기에 적합한 여하한 적절한 소재, 예를 들어 금속 또는 금속 복합재료/합금의 층으로 만들어질 수 있다. 예를 들어, 전기 전도성 층(704)(패드들/라우팅/기타 등등을 형성하기 전의 층)은 구리 박막, 또는 기타 종류의 금속 박막이 될 수 있다. 유전층(706)은 PCB 내에서 사용되기에 적합한 여하한 종류, 예를 들어 유리섬유 소재, 플라스틱, 에폭시 등의 유전체 소재라도 될 수 있다. 전기 전도성 층(704)은, 층들을 접착하는 데에 열과 에폭시를 이용하는 라미네이팅 공정에 의하거나, 접착 재료에 의하거나, 그 밖의 부착 메커니즘/공정을 포함하는 여하한 방법을 통해, 유전층(706)에 부착될 수 있다.
단계(1204)에서는, 상기 제1 전기 전도성 층은 여러 열과 여러 행의 어레이 형태로 배열된 복수의 랜드 패드들 및 복수의 전기 전도성 트레이스들을 형성할 수 있도록 식각된다(etch). 단계(1204)는 실시예들에 따라 단계(1202) 전에 일어날 수 도 있고 후에 일어날 수도 있다. 전기 전도성 랜드 패드들의 어레이 및 관련된 라우팅은, 랜드 패턴(1002)에 관하여 도 11에서 나타낸 바와 같이, 종래의 기술들을 이용하거나 기타 방식들을 이용하는 여하한 방식을 통해 전기 전도성 층 내에 형성될 수 있다. 예를 들어, 전기 전도성 층은 종래의 광전사(photoimaging)/식각 공정을 이용하거나 또는 그 밖의 적절한 공정을 통해 내부에 형성된 랜드 패드들 및 라우팅을 가지게 될 수 있다.
일 실시예에 있어서, 단계(1204)를 수행하는 동안에 단계들(1204a, 1204b)이 수행될 수 있다. 단계(1204a)에서는, 서로 인접하는 편장형 랜드 패드들의 쌍이 랜드 패드들로 된 어레이의 주변부 가장자리에 형성된다. 예를 들어, 도 11에 나타낸 바와 같이, 제1 및 제2 편장형 랜드 패드들(502a, 502b)은 랜드 패턴(1002)을 형성하는 동안에 전기 전도성 층 내에 형성될 수 있다. 도 11에 나타낸 바와 같이, 제1 및 제2 편장형 랜드 패드들(502a, 502b)은 랜드 패턴(1002)의 주변부 가장자리(508a) 내에 위치한다.
단계(1204b)에서, 어레이의 내부에 자리하는 어떤 랜드 패드로부터 출발하여 상기 인접하는 편장형 랜드 패드들의 쌍 사이를 통과하여 상기 어레이의 외부에 위치한 어떤 장소까지 라우팅되는 전기 전도성 트레이스가 형성된다. 예를 들어, 도 11에 나타낸 바와 같이, 제1 트레이스(506a)는 랜드 패턴(1002)을 형성하면서 상기 전기 전도성 층 내에 형성될 수 있다. 도 11에 나타낸 바와 같이, 제1 트레이스(506a)는 랜드 패턴(1002)의 내부 영역(510)에 위치한 랜드 패드(306a)로부터 출발하여 제1 및 제2 편장형 랜드 패드들(502a, 502b) 사이를 통해 라우팅된다.
단계(1206)에서는 소정의 인쇄 회로 기판을 형성하는 데에 필요한 바대로, 상기 제1 전기 전도성 층 및 제1 유전층에 대해 적층되도록 추가적인 전기 전도성 층들 및 유전층들이 서로 접착된다. 위에서 설명된 바와 같이, 여하한 개수의 전기 전도성 층들 및 유전층들이, 도 10에 나타낸 PCB(1000)와 같은 PCB를 형성할 수 있도록 적층 형태로 부착될(예를 들어 라미네이팅, 접착(glue), 등등) 수 있다. 본 발명의 실시예들은 랜딩 패턴 라우팅을 개선하기 위해 편장형 랜드 패드들(502)을 이용함으로써, 종래의 공정들에 비하여 단계(1206)에서 좀더 적은 수의 라우팅 층들과 유전층들이 서로 결합되게 할 수 있다.
< 결론 >
본 발명의 다양한 실시예들이 위에서 설명되었지만, 그러한 실시예들이 단지 예를 들기 위한 방도로써 제시된 것들이고 한정하려는 것이 아니라는 점이 이해되어야 할 것이다. 본 발명의 관련 기술 분야에서 숙련된 자들에게 그러한 실시예들에서 그 형태나 세부 사항에 있어서 본 발명의 사상 및 범위에서 벗어나지 않고도 다양한 변형들이 가해질 수 있음은 명백할 것이다. 따라서, 본 발명은 위에서 설명된 예시적인 실시예들 중 어떠한 것에도 한정되지 않을 것이며, 다만 다음에 첨부되는 청구 범위 및 그 균등 범위에 따라서 정의될 것이다.
본 출원에 일체화되고 명세서의 일부를 이루는 첨부된 도면들은 본 발명을 예시하며, 나아가 상세한 설명과 함께 본 발명의 원리들을 설명하는 역할을 하고, 관련 기술 분야에서 숙련된 자로 하여금 본 발명을 실시하고 이용할 수 있게 한다.
도 1은 예시적인 BGA 패키지의 단면도를 나타낸 것이다.
도 2는 도 1의 BGA 패키지의 저면도를 나타낸 것이다.
도 3은 PCB 상의 예시적인 랜드 패턴에 대한 평면도를 나타낸 것이다.
도 4는 도 3의 랜드 패턴의 일부로서 예시적인 라우팅을 나타낸다.
도 5는 본 발명의 예시적인 실시예에 따른 편장형(oblong shaped) 랜드 패드들의 쌍을 가지는 랜드 패턴의 일부분을 나타내며, 더 나아가 예시적인 라우팅을 나타낸 것이다.
도 6은 본 발명의 일 실시예에 따른 예시적인 편장형 랜드 패드를 나타낸 것이다.
도 7 내지 도 9는 본 발명의 예시적인 실시예에 따라 편장형 랜드 패드에 솔더 볼을 부착하는 것을 예시한 것이다.
도 10은 본 발명의 일 실시예에 따라, 주변부(perimeter) 편장형 랜드 패드들을 가지는 예시적인 랜드 패턴을 나타낸 것이다.
도 11은 본 발명의 일 실시예에 따른 예시적인 라우팅을 가지는 도 10의 랜드 패턴을 나타낸 것이다.
도 12는 본 발명의 다른 실시예에 따라 편장형 랜드 패드들 및 개선된 라우 팅을 가지는 랜드 패턴을 포함하는 인쇄 회로 기판을 형성하기 위한 공정을 제공하는 순서도이다.
본 발명은 첨부된 도면들을 참조로 설명된다. 도면 내에서, 유사한 참조 번호들은 동일하거나 또는 기능적으로 유사한 요소들을 가리킨다. 또한, 참조 번호 중에서 가장 좌측의 숫자(들)는 그 참조 번호가 처음 등장하는 도면을 알 수 있게 한다.

Claims (10)

  1. 볼 그리드 어레이 패키지(ball grid array package)를 탑재할 수 있도록 구성되는 인쇄 회로 기판(PCB)에 있어서, 상기 PCB는
    유전층; 및
    상기 유전층 위의 전기 전도성(electrically conductive) 층을 포함하며,
    상기 전기 전도성 층은 여러 행들 및 여러 열들의 어레이 형태로 배열된 복수의 랜드 패드들(land pads)을 포함하며, 상기 어레이의 주변부 가장자리는 서로 인접하는 편장형 랜드 패드들(oblong shaped land pads)의 쌍을 포함하고,
    상기 전기 전도성 층은 상기 어레이의 내부에 위치한 랜드 패드로부터 상기 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 상기 어레이의 외부에 있는 소정의 장소까지 경로가 형성되는 전기 전도성 트레이스(trace)를 더 포함하는 것을 특징으로 하는 인쇄 회로 기판.
  2. 청구항 1에 있어서, 상기 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함하며, 상기 제1 편장형 랜드 패드는 상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가지며, 상기 길이 성분은 상기 폭 성분보다 더 큰 값인 것을 특징으로 하는 인쇄 회로 기판.
  3. 청구항 2에 있어서, 상기 제1 편장형 랜드 패드는 상기 제1 축을 따라 서로 대향하는 제1 및 제2 단부들(ends)을 가지며, 상기 제1 및 제2 단부들은 곡선(rounded) 형태를 가지는 것을 특징으로 하는 인쇄 회로 기판.
  4. 청구항 2에 있어서, 상기 제1 편장형 랜드 패드는 직사각형(rectangular) 형태를 가지는 것을 특징으로 하는 인쇄 회로 기판.
  5. 청구항 2에 있어서, 상기 어레이의 내부 영역은 실질적으로 라운드형인(round) 복수의 랜드 패드들을 가지며,
    상기 어레이의 내부 영역에 있는 서로 인접하는 실질적으로 라운드형인 랜드 패드들의 쌍은 간격 D 만큼 이격되어 있고,
    D < TW + 2 × TS이며,
    여기서 TW는 상기 전기 전도성 트레이스의 폭이고, TS는 상기 전기 전도성 층에 있는 나머지 전기 전도성 특징체들(features)로부터 상기 트레이스가 가져야 하는 제조 상의 허용 공간인 것을 특징으로 하는 인쇄 회로 기판.
  6. 여러 행들 및 여러 열들로 된 어레이 형태로 배열되며, 상기 어레이의 주변부 가장자리는 서로 인접하는 편장형 랜드 패드들의 쌍을 포함하는 복수의 랜드 패드들; 및
    상기 어레이의 내부에 위치한 랜드 패드로부터 상기 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 상기 어레이의 외부에 있는 소정의 장소로 향하도록 경로가 형성되는 전기 전도성 트레이스를 포함하는 볼 그리드 어레이 방식의 랜드 패턴.
  7. 청구항 6에 있어서, 상기 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함하며, 상기 제1 편장형 랜드 패드는 상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가지며, 상기 길이 성분은 상기 폭 성분보다 더 큰 값인 것을 특징으로 하는 랜드 패턴.
  8. 청구항 7에 있어서, 상기 제1 편장형 랜드 패드는 상기 제1 축을 따라 서로 대향하는 제1 및 제2 단부들을 가지며, 상기 제1 및 제2 단부들은 곡선(rounded) 형태를 가지는 것을 특징으로 하는 랜드 패턴.
  9. 회로 기판을 제조하는 방법에 있어서,
    유전체 층에 전기 전도성 박막을 접근시키는 단계;
    여러 행들 및 여러 열들로 된 어레이 형태로 배열된 복수의 랜드 패드들과 복수의 전기 전도성 트레이스들을 형성할 수 있도록 상기 전기 전도성 박막을 식각하는 단계를 포함하며,
    상기 식각 단계는
    상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계; 및
    상기 어레이의 내부에 위치한 랜드 패드로부터 상기 서로 인접하는 편장형 랜드 패드들 사이를 통과하여 상기 어레이의 외부에 있는 소정의 장소까지 경로가 형성되는 전기 전도성 트레이스를 형성하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
  10. 청구항 9에 있어서, 상기 인접하는 편장형 랜드 패드들의 쌍은 제1 편장형 랜드 패드 및 제2 편장형 랜드 패드를 포함하며,
    상기 어레이의 주변부 가장자리에 서로 인접하는 편장형 랜드 패드들의 쌍을 형성하는 단계는,
    상기 주변부 가장자리의 방향에 수직인 제1 축을 따라 길이 성분을 가지고, 상기 제1 축에 수직인 제2 축을 따라 폭 성분을 가지며, 상기 길이 성분은 상기 폭 성분보다 더 큰 값이 되도록 상기 제1 편장형 랜드 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 회로 기판 제조 방법.
KR1020080079519A 2007-08-13 2008-08-13 볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드 KR20090017447A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/837,835 2007-08-13
US11/837,835 US7906835B2 (en) 2007-08-13 2007-08-13 Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package

Publications (1)

Publication Number Publication Date
KR20090017447A true KR20090017447A (ko) 2009-02-18

Family

ID=40070838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080079519A KR20090017447A (ko) 2007-08-13 2008-08-13 볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드

Country Status (6)

Country Link
US (1) US7906835B2 (ko)
EP (1) EP2026641A3 (ko)
KR (1) KR20090017447A (ko)
CN (1) CN101370352B (ko)
HK (1) HK1129524A1 (ko)
TW (1) TWI399146B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665058B2 (en) 2013-07-19 2017-05-30 S-Printing Solution Co., Ltd. Image forming apparatus and chip
WO2023140622A1 (ko) * 2022-01-18 2023-07-27 엘지이노텍 주식회사 반도체 패키지

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101846601B (zh) * 2010-03-31 2011-08-31 伟创力电子科技（上海）有限公司 球栅阵列封装切片试块的制作方法
JP5710152B2 (ja) * 2010-04-15 2015-04-30 日本メクトロン株式会社 多層フレキシブルプリント配線板の製造方法
CN201789682U (zh) * 2010-07-23 2011-04-06 中兴通讯股份有限公司 四层通孔印刷电路板及应用该印刷电路板的移动终端
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8664541B2 (en) 2011-07-25 2014-03-04 International Business Machines Corporation Modified 0402 footprint for a printed circuit board (‘PCB’)
CN102928279B (zh) * 2012-11-13 2015-07-08 无锡江南计算技术研究所 金相灌样二次填胶方法
US9560771B2 (en) * 2012-11-27 2017-01-31 Omnivision Technologies, Inc. Ball grid array and land grid array having modified footprint
US9633965B2 (en) * 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US10043774B2 (en) * 2015-02-13 2018-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit packaging substrate, semiconductor package, and manufacturing method
US20170012081A1 (en) * 2015-07-06 2017-01-12 Xintec Inc. Chip package and manufacturing method thereof
JP6750872B2 (ja) * 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN106658940A (zh) * 2016-10-31 2017-05-10 努比亚技术有限公司 一种球栅阵列印制电路板
JP7078821B2 (ja) * 2017-04-28 2022-06-01 東北マイクロテック株式会社 固体撮像装置
US10818624B2 (en) * 2017-10-24 2020-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN108990265A (zh) * 2018-08-28 2018-12-11 竞华电子(深圳)有限公司 一种可焊性pcb板及其制作工艺
CN212064501U (zh) * 2020-03-13 2020-12-01 华为技术有限公司 电路板结构和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH1126919A (ja) * 1997-06-30 1999-01-29 Fuji Photo Film Co Ltd プリント配線板
US6268568B1 (en) 1999-05-04 2001-07-31 Anam Semiconductor, Inc. Printed circuit board with oval solder ball lands for BGA semiconductor packages
US7433201B2 (en) * 2000-09-08 2008-10-07 Gabe Cherian Oriented connections for leadless and leaded packages
US6664615B1 (en) * 2001-11-20 2003-12-16 National Semiconductor Corporation Method and apparatus for lead-frame based grid array IC packaging
JP2005101031A (ja) * 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
US7259460B1 (en) * 2004-06-18 2007-08-21 National Semiconductor Corporation Wire bonding on thinned portions of a lead-frame configured for use in a micro-array integrated circuit package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9665058B2 (en) 2013-07-19 2017-05-30 S-Printing Solution Co., Ltd. Image forming apparatus and chip
WO2023140622A1 (ko) * 2022-01-18 2023-07-27 엘지이노텍 주식회사 반도체 패키지

Also Published As

Publication number Publication date
CN101370352A (zh) 2009-02-18
HK1129524A1 (en) 2009-11-27
US7906835B2 (en) 2011-03-15
CN101370352B (zh) 2012-02-08
US20090045508A1 (en) 2009-02-19
TWI399146B (zh) 2013-06-11
TW200938034A (en) 2009-09-01
EP2026641A2 (en) 2009-02-18
EP2026641A3 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
KR20090017447A (ko) 볼 그리드 어레이 패키지를 탑재할 수 있는 인쇄 회로 기판상의 편장형 주변부 솔더 볼 패드
US7763964B2 (en) Semiconductor device and semiconductor module using the same
TWI426586B (zh) 具有用於將焊墊鍍於晶片下方之導線的球柵陣列封裝
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
KR100603868B1 (ko) 반도체장치및그제조방법
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US7795072B2 (en) Structure and method of high performance two layer ball grid array substrate
US20080128890A1 (en) Chip package and fabricating process thereof
US20020104671A1 (en) Cross substrate, method of mounting semiconductor element, and semiconductor device
US9460938B2 (en) Semiconductor device including a plurality of semiconductor chips, and a cover member with first and second brims
US6160313A (en) Semiconductor device having an insulating substrate
US10134665B2 (en) Semiconductor device
KR100400032B1 (ko) 와이어 본딩을 통해 기판 디자인을 변경하는 반도체 패키지
JP2007005452A (ja) 半導体装置
US20090108438A1 (en) Semiconductor device and method of manufacturing the same
JP2011222901A (ja) 半導体装置
JP2005252074A (ja) 半導体装置及び電子装置
KR100248203B1 (ko) 마이크로-볼 그리드 어레이 패키지
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
KR100388211B1 (ko) 멀티 칩 패키지
US11670574B2 (en) Semiconductor device
US20230352382A1 (en) Semiconductor device
KR100772107B1 (ko) 볼 그리드 어레이 패키지
KR100708040B1 (ko) 다층 써킷테이프 및 이를 이용한 반도체패키지와 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110113

Effective date: 20110615