JP7078821B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP7078821B2
JP7078821B2 JP2017089871A JP2017089871A JP7078821B2 JP 7078821 B2 JP7078821 B2 JP 7078821B2 JP 2017089871 A JP2017089871 A JP 2017089871A JP 2017089871 A JP2017089871 A JP 2017089871A JP 7078821 B2 JP7078821 B2 JP 7078821B2
Authority
JP
Japan
Prior art keywords
solid
side wall
bumps
wall portion
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017089871A
Other languages
English (en)
Other versions
JP2018190775A (ja
Inventor
真 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Microtec Co Ltd
Original Assignee
Tohoku Microtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Microtec Co Ltd filed Critical Tohoku Microtec Co Ltd
Priority to JP2017089871A priority Critical patent/JP7078821B2/ja
Priority to US15/851,898 priority patent/US10115695B1/en
Priority to EP17210138.8A priority patent/EP3396715B1/en
Publication of JP2018190775A publication Critical patent/JP2018190775A/ja
Application granted granted Critical
Publication of JP7078821B2 publication Critical patent/JP7078821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • H01L27/14676X-ray, gamma-ray or corpuscular radiation imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11466Conformal deposition, i.e. blanket deposition of a conformal layer on a patterned surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/11472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13011Shape comprising apertures or cavities, e.g. hollow bump
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16052Shape in top view
    • H01L2224/16054Shape in top view being rectangular or square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16058Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605Shape
    • H01L2224/16057Shape in side view
    • H01L2224/16059Shape in side view comprising protrusions or indentations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705Shape
    • H01L2224/17051Bump connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/17104Disposition relative to the bonding areas, e.g. bond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171Disposition
    • H01L2224/1712Layout
    • H01L2224/1713Square or rectangular array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Description

本発明は、固体撮像装置に係り、特に温度履歴の発生する環境で用いられる場合に好適となる積層構造を有する固体撮像装置に関する。
特許文献1は、画素電極を含むアクティブマトリックス基板と、各画素電極に接続する導電性バンプによりアクティブマトリックス基板に貼り合わせられた対向基板とを有する放射線二次元検出器を開示する。このようなフリップチップボンディングでは、画素電極のピッチが微細になると均一なバンプにより接続を行うことが困難になる問題があった。これに対して、特許文献2は、信号読出基板の各画素電極と対向基板との間を接続する筒状電極により、接続を確実に行うことができる固体検出器を開示する。
しかしながら、放射線検出器は低温環境で動作させられることが多い。このため、例えば低温環境において、基板間の熱膨張係数の差に起因してバンプに作用する熱応力が増大する可能性がある。熱応力が増大すると、基板の歪みにより回路要素の特性が変動したり、導電性バンプによる接続が解除されたりする可能性がある。
国際公開第2014/006812号 国際出願第PCT/JP2015/081891号
本発明は、上記問題点を鑑み、基板間の熱膨張係数の差に起因する熱応力の影響を低減可能な固体撮像装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様は、(a)マトリクス状に複数の固体検出器を配列し、複数の固体検出器の一方の電極が露出する第1主面に、複数の固体検出器の配列に対応して、複数の第1ランドをマトリクス状に配列した検出器基板と、(b)第1主面に平行に対向し、平面パターンとして第1主面の中心に一致する中心を有する第2主面に、複数の第1ランドにそれぞれ対応して配列された複数の第2ランドを有し、複数の固体検出器からのそれぞれの信号を読み出す信号読出回路のそれぞれを、マトリクス状に配列した信号回路基板と、(c) 複数の第1ランド及び複数の第2ランドのそれぞれの間に挟まれ、長手方向の傾斜角が配置位置によって異なるように、マトリクス状に配列された複数の筒状バンプを備える固体撮像装置であることを要旨とする。本発明の一態様に係る固体撮像装置において、複数の筒状バンプの少なくとも一部の平面パターンとして、中心に向かう特定の放射状の線の上に、それぞれの長手方向を合わせた複数の筒状バンプの線状配列が含まれる。
本発明によれば、基板間の熱膨張係数の差に起因する熱応力の影響を低減可能な固体撮像装置を提供できる。
本発明の実施の形態に係る固体撮像装置を説明する平面図である。 図1のII-II方向から見た断面図である。 図1のA部を説明する拡大平面図である。 図3のIV-IV方向から見た拡大断面図である。 図3のV-V方向から見た拡大断面図である。 本発明の実施の形態に係る固体撮像装置が冷却された場合を説明する断面図である。 本発明の実施の形態に係る固体撮像装置の各筒状バンプに作用する熱応力を説明する図である。 本発明の実施の形態に係る固体撮像装置の筒状バンプの配向を説明する図である。 本発明の実施の形態に係る固体撮像装置の1画素分の構造を詳細に説明する拡大断面図である。 本発明の実施の形態に係る固体撮像装置の1画素分の等価回路図である。 本発明の実施の形態に係る固体撮像装置の筒状バンプの製造方法の工程を説明する拡大平面図である。 図11のXII-XII方向から見た拡大断面図である。 図11のXIII-XIII方向から見た拡大断面図である。 図11に続く工程を説明する拡大平面図である。 図14のXV-XV方向から見た拡大断面図である。 図14のXVI-XVI方向から見た拡大断面図である。 図15に続く工程を説明する拡大平面図である。 図17のXVIII-XVIII方向から見た拡大断面図である。 図17のXIX-XIX方向から見た拡大断面図である。 本発明の他の実施の形態に係る固体撮像装置の1画素分の構造を説明する拡大断面図である。 本発明の更に他の実施の形態に係る固体撮像装置を説明する平面図である。
以下、図面を参照して、本発明の実施の形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を90°回転して観察すれば上下は左右に変換して読まれ、180°回転して観察すれば上下は反転して読まれることは勿論である。
(固体撮像装置)
本発明の実施の形態に係る固体撮像装置は、図2に示すように、固体検出器Pijをm×nの2次元マトリクス状に配列した検出器基板50と、検出器基板50のマトリクスに対応して、それぞれの固体検出器Pijからの信号を読み出す信号読出回路をm×nの2次元マトリクス状に配列した信号回路基板10とを、互いに対向させた積層構造をなしている。なお固体検出器Pijの詳細は図9及び図10を参照して後述する。m×nの2次元マトリクスに配列した固体検出器Pijの配列は、イメージセンサ(固体撮像装置)の画素の配置に対応している。信号回路基板10の信号読出回路のそれぞれは、スイッチング素子Qijやバッファ増幅器の回路を備え、m×nの2次元マトリクスに配列された画素のそれぞれにおける信号を読み出す。
図1から分かるように、信号回路基板10及び検出器基板50は互いに合同な矩形平板状をなしている。そして、図2に示すように、信号回路基板10と検出器基板50との間には、固体検出器Pijのマトリクス状配置に対応して、m×nの2次元マトリクス状に配列された複数の筒状バンプXij(i=1~m,j=1~n)を備える。複数の筒状バンプXijのそれぞれは、マトリクス状に配列した固体検出器Pijのそれぞれと、対応するマトリクス状に配列した信号読出回路のそれぞれとを、互いに独立して電気的に接続している。
以下の実施の形態の説明において、検出器基板50に配列される固体検出器Pijがテルル化カドミウム(CdTe)、テルル化亜鉛(ZnTe)、テルル化カドミウム亜鉛(CdZnTe)、ガリウムヒ素(GaAs)等の化合物半導体からなる放射線検出器の場合を例示する。しかし、本発明の実施の形態に係る固体撮像装置は、放射線画像を検出する放射線イメージセンサに限定されるものではない。例えば水銀カドミウムテルル(HgCdTe)やインジウムアンチモン(InSb)等の半金属やゲルマニウム(Ge)等の赤外線固体検出器Pijを、検出器基板50に配列すれば赤外線イメージセンサになる。よって、本発明の実施の形態に係る固体撮像装置は、例えば種々のイメージセンサ等の2次元配列された電極を有する他の装置にも適用可能である。ただし、本発明の実施の形態に係る固体撮像装置は、低温環境等特に温度履歴の発生する環境で用いられる固体検出器Pijを多数配列したアレイに好適となる積層構造を備える。よって、以下の説明では固体検出器Pijが放射線検出器であるとして例示的に説明する。
検出器基板50は、複数の固体検出器Pijの一方の電極が露出する第1主面53に、複数の固体検出器Pijの配列に対応して、複数の第1ランド61をマトリクス状に配列している。信号回路基板10は、図2に示すように、第1主面53に平行に対向し、平面パターンとして第1主面53の中心に一致する中心を有する第2主面13に、複数の第1ランドにそれぞれ対応して配列された複数の第2ランド21を有し、複数の固体検出器Pijからのそれぞれの信号を読み出す信号読出回路のそれぞれを、マトリクス状に配列している。第2主面13は、平面パターンとして第1主面53の中心oに一致する中心を有する。例えば、検出器基板50は、平面パターンとして信号回路基板10に一致する。複数の筒状バンプXijは、複数の第2ランド21及び複数の第1ランド61のそれぞれの間に挟まれる。
複数の筒状バンプXijのそれぞれは、平面パターンとして、図1に示すように、第1主面53及び第2主面13の中心oに向かう複数の放射状の線Cm+4,Cm+3,Cm+2,Cm+1,Cm,Cm-1,Cm-2,Cm-3,Cm-4,……の上にそれぞれの長手方向の中心線を合わせるように配置されている。例えば、放射状の線Cm+3の上には、(i+4)行、(j+2)列の筒状バンプXi+4,j+2及び(i+2)行、(j+1)列の筒状バンプXi+2,j+1がそれぞれの長手方向の中心線を合わせるように配列されている。又、放射状の線Cm+2の上には、(i+3)行、(j+2)列の筒状バンプXi+3,j+2が長手方向の中心線を合わせるように配列されている。
図1では便宜上9×9個の画素数を有する正方形状の信号回路基板10及び検出器基板50を例示しているが、一般にはm×n個の2次元マトリクス状の画素数となる。実際には、2次元放射線検出器は、2軸方向(X軸及びY軸方向)それぞれに数百から数千程度の画素を有し得る。このため、複数の第2ランド21、複数の第1ランド61及び複数の筒状バンプXijは、実際には、2軸方向それぞれに数百から数千程度のマトリクス状に配列され得る。画素ピッチは、例えば8μm以上50μm未満に決定される。
m=n=2p+1(奇数)の場合、平面パターンとして中心oに位置する筒状バンプXijが存在する。一般的に、2軸方向それぞれの画素数は偶数(m=n=2p)であるため、実際には、全ての筒状バンプXijは、長手方向が平面パターンとして中心oに向かう放射状の複数の線Cm+4,Cm+3,Cm+2,Cm+1,Cm,Cm-1,Cm-2,Cm-3,Cm-4,……の上にそれぞれ中心を合わせて配列される。複数の第2ランド21、複数の第1ランド61及び複数の筒状バンプXijは、それぞれ放射線画像の各画素に対応して2次元マトリクス状に配列される。
検出器基板50は、図2に示すように、固体検出器Pijをm×n個の2次元マトリクス状に配列したアレイ・チップ52と、アレイ・チップ52の上面に接合された共通電極51とを更に有する。固体検出器Pijのそれぞれは、図9に示すように、アレイ・チップ52の上面をなす第1キャリア阻止層521及び下面をなす第2キャリア阻止層523と、第1キャリア阻止層521及び第2キャリア阻止層523の間に挟まれたi型半導体からなるキャリア生成層522とを有する。第1キャリア阻止層521及び第2キャリア阻止層523は、キャリア生成層522よりも高不純物密度のn層又はp層である。よって固体検出器Pijはn-i-nダイオード構造若しくはp-i-pダイオード構造をなしている。固体検出器Pijは、図10の等価回路に示すように、放射線量に応じた抵抗値を有する可変抵抗Rijと寄生容量Csijとの並列回路として表現できる。
キャリア生成層522は、共通電極51を介して放射線を受信することに応じて、電子正孔対であるキャリアを生成する。例えば、共通電極51に負のバイアス電圧Vbが印加されることにより、キャリア生成層522内で生成されたキャリアが第1ランド61から読み出される。
第1キャリア阻止層521は、キャリア生成層522への第1キャリアの注入を阻止する。第2キャリア阻止層523は、キャリア生成層522への第2キャリアの注入を阻止する。第1キャリアは正孔及び電子の何れか一方を意味し、第2キャリアは他方を意味する。例えば、共通電極51に負のバイアス電圧Vbが印加されることにより、第1キャリア阻止層521は、キャリア生成層522への電子の注入を防止し、第2キャリア阻止層523は、キャリア生成層522への正孔の注入を防止する。一方、共通電極51に正のバイアス電圧Vbが印加される場合、第1キャリア阻止層521は、キャリア生成層522への正孔の注入を防止し、第2キャリア阻止層523は、キャリア生成層522への電子の注入を防止する。
図9に示すように、単一の第1ランド61、第1ランド61に対応する領域のアレイ・チップ52及び共通電極51は、受信した放射線量に応じた信号を出力する1画素分の検出要素となる固体検出器Pijをなす。検出器基板50は、アレイ・チップ52の下面を第2主面13として有する。
複数の第1ランド61は、アレイ・チップ52の下面に互いに離間して2次元配列される。共通電極51に所定のバイアス電圧が印加され、アレイ・チップ52において生成されたキャリアを示す信号は、複数の第1ランド61から読み出される。これにより、検出器基板50は、放射線を検出するための検出基板として機能し、第1ランド61は、画素毎のキャリア信号を検出する固体検出器Pijの検出電極として機能する。
信号回路基板10は、半導体基板からなる支持基体11と、支持基体11上に配置された回路内蔵絶縁層12とを更に有する。回路内蔵絶縁層12の内部には、薄膜集積回路を構成するように中間層配線22及び下層配線23が互いに離間して埋め込まれている。薄膜集積回路によって、各画素の信号読出回路のそれぞれを構成している。回路内蔵絶縁層12は図2等において、あたかも単層の膜のように簡略表現されているが、実際には3層以上の多層絶縁層である。
図2は模式図であり、実際には、支持基体11をシリコン(Si)基板として、図10に示されるような各画素に対応した読出コンデンサCrij及びスイッチング素子Qijの組からなる回路を支持基体11の上部に集積化して構成してもよい。Si基板の表面に集積回路を構成する場合は、回路内蔵絶縁層12は表面の多層配線層として機能する。或いは、層間絶縁膜を介して、中間層配線22及び下層配線23によって、薄膜トランジスタからなるスイッチング素子Qijや読出コンデンサCrijを回路内蔵絶縁層12の内部に構成してもよい。或いは図2に表現した回路内蔵絶縁層12の内の下層配線23側の回路をSi基板の表面に形成された集積回路に対応させ、回路内蔵絶縁層12の内の中間層配線22を層間絶縁膜中の表面配線層に対応するように、図2の構造を読み替えても良い。
Si基板の表面の集積回路で信号読出回路を構成した場合であっても、中間層配線22及び下層配線23によって信号読出回路を構成した場合であっても、或いはそれ以外の構成の場合であっても、各画素の信号読出回路は筒状バンプXij及び第2ランド21を介して、第1ランド61に接続される。この結果、第1ランド61を経由して検出器基板50から信号が信号読出回路に伝達される。このため、信号回路基板10は、検出器基板50から信号を読み出す複数の信号読出回路を、画素の配列に合わせてマトリクス状に配列した読出基板として機能する。又、複数の第2ランド21は、複数の第1ランド61から画素毎の信号を読み出す読出電極として機能する。
ここでは、中間層配線22及び下層配線23によって薄膜回路からなる信号読出回路を構成した場合であると仮定する。この場合、図2に示すように、信号回路基板10は、支持基体11の上面に配置された複数の第1配線パターン層31、支持基体11の上面から下面に貫通する複数の貫通ビア32、及び支持基体11の下面に配置された複数の第2配線パターン層33を有する。第1配線パターン層31は、下層配線23の一部にそれぞれ電気的に接続される。貫通ビア32は、第1配線パターン層31及び第2配線パターン層33の間をそれぞれ電気的に接続する。第2配線パターン層33の下面には、外部回路と接合するためのはんだバンプ34が配置されている。
図1及び図1の右側に示すA部の筒状バンプXi,j+3の拡大図である図3に示すように、筒状バンプXi,j+3jは、例えば平面パターンとして、第1主面53及び第2主面13の中心oに向かう長手方向を有する長方形状である。即ち、筒状バンプXi,j+3は、長手方向が平面パターンとして中心oを通る放射状の線に沿うように配向される。着目した筒状バンプXi,j+3以外の他の筒状バンプXi,j+4,Xi,j+2,Xi,j+1,Xi,j-1,Xi,j-2,……等も、それぞれ、長手方向が平面パターンとして中心oを通る複数の放射状の線に沿うようにそれぞれ配向される。また、各第1ランド61は、例えば正方形状である。
再び筒状バンプXi,j+3に着目して説明を続けると、図4及び図5に示すように、筒状バンプXi,j+3は、平面パターンとして長方形状の底部41と、底部41の外周に連結し、底部41を囲む囲壁をなす側壁部42とを有する。側壁部42は、第2ランド21の上面に接合される下端と、第1ランド61の下面に接合される上端とを有する筒状である。筒状バンプXi,j+3の長手方向に沿う側壁部42の厚さは、直交する短手方向に沿う側壁部42の厚さより薄い。また、側壁部42は、下端から上端に向かうほど内径及び外径が減少する逆テーパ形状を有する。側壁部42の上端は、第1ランド61に押圧されることにより内側に窄むように変形され、第1ランド61の下面に接合される。
着目した筒状バンプXi,j+3以外の他の筒状バンプXi,j+4,Xi,j+2,Xi,j+1,Xi,j-1,Xi,j-2,……等も同様であり、以下では筒状バンプXijを、複数の筒状バンプXijの代表として総称して説明する。複数の筒状バンプXijは、例えば、金(Au)又はAuを80%以上含むAu-シリコン(Si),Au-ゲルマニウム(Ge),Au-アンチモン(Sb),Au-錫(Sn),Au-鉛(Pb),Au-亜鉛(Zn),Au-銅(Cu)等の合金からなる。このため、複数の筒状バンプXijは、接合時等における変形が容易な硬度を有する。
それぞれの筒状バンプXijの高さは、例えば1μm以上5μm未満に決定される。筒状バンプXijの短手方向の外径は、例えば1μm以上5μm未満に決定されるが、筒状バンプXijの高さ以上であることが望ましい。筒状バンプXijの長手方向の外径は、短手方向の外径以上第1ランドの1辺の長さ未満に決定される。複数の筒状バンプXijは、例えば互いに同一の寸法を有する。
例えば、検出器基板50の熱膨張係数が信号回路基板10より大きい場合、実施の形態に係る固体撮像装置を構成している積層構造(積層体)が冷却されると、図6に示すように、検出器基板50は信号回路基板10より大きい比率で収縮する。このとき、各筒状バンプXijに作用する熱応力である水平方向(X-Y平面方向)のせん断応力は、図7に示すように、平面パターンとして中心oから離れるほど大きく、第1主面53の中心oを通る複数の放射状の線に沿うように生じる。図7において、各黒点は筒状バンプXijの位置を示し、矢印は各筒状バンプXijに作用する熱応力の大きさ及び方向を示す。
即ち、信号回路基板10の熱膨張係数C、検出器基板50の熱膨張係数Cとすると、中心oからの距離Lの筒状バンプXijに作用する水平方向のせん断応力Sは、式(1)のように表される:

∝(C-C)×L×ΔT …(1)
また、図7に示すように、中心oの座標を原点として、画素の配列方向であるX軸及びY軸を定義し、原点の座標を(X,Y)、各画素の座標を(X,Y)と定義する。このとき、図8に示すように、各筒状バンプXijの長手方向とX軸方向とのなす傾斜角θは、式(2)のように表される:

θ=tan-1{(Y-Y)/(X-X)} …(2)
各筒状バンプXijの長手方向が、式(2)を満たすように配向されることにより、各筒状バンプXijの長手方向が熱応力の方向に一致する。長手方向に沿う側壁部42は、短手方向に沿う側壁部42より薄い厚さを有するため、短手方向に沿う側壁部42より変形し易い。よって、複数の筒状バンプXijは、長手方向に沿う熱応力が作用する場合であっても、長手方向に沿う側壁部42が変形し易いため、熱応力を低減することができる。また、複数の筒状バンプXijは、仮に熱応力が過大となり、長手方向に沿う薄い側壁部42において破損が生じた場合であっても、短手方向に沿う厚い側壁部42により、第2ランド21及び第1ランド61のそれぞれとの接合が維持される。このため、筒状バンプXijは、第2ランド21及び第1ランド61の間の電気的な接続を維持することができる。
なお、実施の形態に係る固体撮像装置は、図1では便宜上9×9個の画素数を有する正方形状の信号回路基板10及び検出器基板50を例示しているが、一般にはm×nの個の画素数となる。m=n=2p+1(奇数)の場合、平面パターンとして中心oに位置する筒状バンプXijが存在する。一般的に、2軸方向それぞれの画素数は偶数(m=n=2p)あるため、実際には、全ての筒状バンプXijは、長手方向が平面パターンとして中心oに向かう放射状の複数の線Cm+3,Cm+2,Cm+1,Cm,Cm-1,Cm-2,Cm-3,Cm-4,……の上にそれぞれ中心を合わせて配列される。しかし、図1に示す例では、中心oに位置する筒状バンプXijが存在し、この筒状バンプXijに作用する熱応力は、理論上0である。このため、中心oに位置する筒状バンプXijは、長手方向が定まらず、平面パターンを正方形状としているが、他の筒状バンプXijと同一形状で構わず、長手方向とX軸方向とのなす傾斜角θが任意に決定されて構わない。
第2ランド21及び第1ランド61のそれぞれは、例えば、Au又はAuを80%以上含むAu-Si,Au-Ge,Au-Sb,Au-Sn,Au-Pb,Au-Zn,Au-Cu等の合金で形成することが可能であり、下地にニッケル(Ni)等の金属層を用いた多層構造でも構わない。このため、第2ランド21及び第1ランド61のそれぞれは、筒状バンプXijとの接触抵抗を低減することができる。
また、信号回路基板10は、支持基体11の上面に互いに離間して配置された第1下層配線23a及び第2下層配線23bと、第1下層配線23a及び第2下層配線23bを上方から埋め込むように配置された第1回路内蔵絶縁層121と、第1回路内蔵絶縁層121の上面に互いに離間して配置された第1中間層配線22a及び第2中間層配線22bと、第1中間層配線22a及び第2中間層配線22bを上方から埋め込むように配置された第2回路内蔵絶縁層122とを有する。
第1下層配線23a及び第2下層配線23bは、図2等に示す下層配線23に相当する。同様に、第1中間層配線22a及び第2中間層配線22bは、中間層配線22に相当する。中間層配線22及び下層配線23のそれぞれは、例えば、アルミニウム(Al)、アルミニウム-銅合金(Al-Cu合金)或いは銅(Cu)ダマシン等の金属層からなる。
また、第1回路内蔵絶縁層121及び第2回路内蔵絶縁層122は、図2等に示す回路内蔵絶縁層12に相当する。回路内蔵絶縁層12には、例えば、シリコン酸化膜(SiO2膜)、シリコン窒化膜(Si34膜)、燐珪酸ガラス膜(PSG膜)、フッ素含有酸化膜(SiOF膜)、炭素含有酸化膜(SiOC膜)等の無機系絶縁層の他、メチル含有ポリシロキサン(SiCOH)、水素含有ポリシロキサン(HSQ)、ポーラスメチルシルセスキオキサン膜やポリアリレン膜等の有機系絶縁層が使用可能で、これらの種々の絶縁膜層を組み合わせて積層して、多様な多層構造の回路内蔵絶縁層12を構成することが可能である。
第2中間層配線22bは、第1回路内蔵絶縁層121を介して一部が第2下層配線23bと対向するように配置されている。また、第2中間層配線22bは、導電体24を介して第2ランド21に電気的に接続されており、第2下層配線23bは接地電位に接続されている。これにより、第2中間層配線22b及び第2下層配線23bは、図10に示すように、固体検出器Pijにおいて生成された信号電荷を蓄積する薄膜コンデンサである読出コンデンサCrijを構成する。
また、図示を省略しているが、回路内蔵絶縁層12の内部には、第1下層配線23aに電圧が印加されることにより、第1中間層配線22a及び第2中間層配線22bの間にチャネルを形成するチャネル領域が形成されている。これにより、第1下層配線23a、第1中間層配線22a及び第2中間層配線22bは、読出コンデンサCrijに蓄積された信号電荷を読み出す薄膜トランジスタであるスイッチング素子Qijを構成する。第1下層配線23aがゲート電極G、第1中間層配線22a及び第2中間層配線22bそれぞれがドレイン電極D及びソース電極Sとして機能する。
図10に示すように、スイッチング素子Qijのゲート電極G、即ち第1下層配線23aは、画素の行方向(X軸方向)に延伸するゲート信号ライン81に接続される。ゲート信号ライン81は、画素の行毎に配置され、同一行の各ゲート電極Gに接続される。各ゲート信号ライン81は、図示を省略したゲート駆動回路に接続され、ゲート駆動回路から順次ゲート駆動信号を印加される。ゲート駆動信号は、所定の走査周期で順次列方向に印加される。
また、スイッチング素子Qijのドレイン電極D、即ち第1中間層配線22aは、画素の列方向に延伸する信号読出ライン82に接続される。信号読出ライン82は、画素の列毎に配置され、同一列の各ドレイン電極Dに接続される。各信号読出ライン82は、図示を省略した読出駆動回路に接続され、読出駆動回路により順次行方向(X軸方向)に走査される。これにより読出駆動回路は、ゲート駆動回路の各走査周期において、ゲート駆動信号が印加された行の各画素の信号を順次列方向に読み出す。
以上のように読み出された各画素の信号を、図示を省略した画像処理回路において画素値に変換し、各画素に対応してマッピングすることにより、放射線量の2次元分布を示す放射線画像が生成される。
(筒状バンプの製造方法)
図11~図19を参照して、本発明の実施の形態に係る固体撮像装置が備える筒状バンプXijの製造方法について説明する。なお、図11~図19において1つの筒状バンプXijを拡大して示すが、実際は、例えば図1に示すように複数の第2ランド21の各上面に複数の筒状バンプXijが一括して形成される。また、図12及び図13、図15及び図16、並びに図18及び図19の断面図において、簡略化のため中間層配線22及び下層配線23の図示を省略しているが、実際は、例えば図2に示すように中間層配線22及び下層配線23が回路内蔵絶縁層12に予め埋め込まれている。
先ず、式(2)に依拠したアルゴリズムを基礎として、コンピュータ支援設計(CAD)装置の記憶装置に、実施の形態に係るバンプレイアウトプログラムを格納する。格納されたバンプレイアウトプログラムによって、マトリクス上のそれぞれの位置において、各筒状バンプXijの長手方向とX軸方向とのなす傾斜角θが決定して、露光用データのセットを作製する。
そして、パターンジェネレータ等のマスク製造装置の記憶装置に、この露光用データのセットを格納する。このマスク製造装置を用いて図1に示したレイアウトのような、座標位置により異なる開口部のパターンをマトリクス状に配置した描画像をフォトマスク基板のクロム膜又は酸化クロム膜等の遮光膜の上に塗布されたフォトレジスト膜に転写する。このフォトレジスト膜を用いて、フォトマスク基板の遮光膜をエッチングし、実施の形態に係るバンプレイアウト用フォトマスクを用意する。
そして、図11、図12及び図13に示すように、予め複数の第2ランド21が配列された第1主面53上にフォトレジスト膜91をスピン塗布する。フォトレジスト膜91は、形成する予定の筒状バンプXijの高さに一致する厚さを有するように塗布される。
更に、実施の形態に係るバンプレイアウト用フォトマスクを用いて、フォトリソグラフィ技術により、第2ランド21の各上面の一部を露出する開口部92のパターンを図1に示したレイアウトのようにマトリクス状に複数個形成する。複数の開口部92は、筒状バンプXijを形成するマトリクス上のそれぞれの位置に定義される中心oに向かう傾斜角θと長手方向の長さを、それぞれの座標毎に有する。
また、開口部92は、フォトレジスト膜91の下面から上面に向かうほど内径が減少する逆テーパ状に形成される。開口部92の内側面は、上端において最も内径が小さくなるように上部において内側に向かって湾曲し得る。よって、フォトレジストの材料、露光、現像等のフォトリソグラフィの条件は、開口部92を逆テーパ状に形成可能なように決定される。
次いで、図14、図15及び図16に示すように、第1主面53の法線に対して所定の範囲の入射角でAuやAu合金等の金属のスパッタリング粒子をスパッタリング法で堆積する。スパッタリング装置のターゲットをAu等とし、フォトレジスト膜91が塗布された第1主面53にAu等のスパッタリング粒子を放出する。スパッタリング粒子は、開口部92により露出された第2ランド21の上面、開口部92の内側面及びフォトレジスト膜91の上面にそれぞれ堆積する。このため、スパッタリング粒子の入射角並びにターゲット及び基板間の距離は、開口部92により露出された第2ランド21の上面及び開口部92の内側面の全面にスパッタリング粒子が堆積するように決定される。斜め方向から金属のスパッタリング粒子を入射させることにより、開口部92により露出された第2ランド21の上面に金属からなる筒状バンプXijの底部41が形成され、開口部92の内側面に金属の側壁部42が形成される。また、フォトレジスト膜91の上面に金属膜93が形成される。
このとき、図14及び図15に示すように、短手方向に沿う側壁部42は、開口部92の長手方向における内径が短手方向より大きく、スパッタリング粒子の堆積量が多いため、ステップカバレッジが高い。このため、短手方向に沿う側壁部42は、長手方向に沿う側壁部42より厚く形成される。逆に、図14及び図16に示すように、長手方向に沿う側壁部42は、開口部92の短手方向における内径が長手方向より小さく、スパッタリング粒子の堆積量が少なく、ステップカバレッジが低い。このため、長手方向に沿う側壁部42は、短手方向に沿う側壁部42より薄く形成される。
また、筒状バンプXijの側壁部42は、上端における内径が最も小さくなるように上部において内側に向かって湾曲する開口部92の内側面に堆積される。このため、側壁部42は、上端において最もスパッタ粒子の堆積量が少なく、上端において最も薄い厚さを有するように形成され得る。即ち、側壁部42は、下端から上端に向かうに連れて減少する厚さを有し得る。
最後に、リフトオフ法を用いて図17、図18及び図19に示すように筒状バンプXijを形成する。即ち、フォトレジスト膜91及びフォトレジスト膜91の上面に堆積した金属膜93を除去し、第2ランド21の各上面に接合された筒状バンプXijが図1に示したような放射状のレイアウトで形成される。
その後、複数の筒状バンプXijが放射状に配置された信号回路基板10の第1主面53と、検出器基板50の第2主面13とを、第2ランド21及び第1ランド61のそれぞれが対応するように平行に対向させ、互いに加圧させながら加熱又は超音波のエネルギーを印加する。これにより、筒状バンプXijの上端が内側に向けて容易に変形し、第1ランド61の下面と面接触をなして熱圧着される。この結果、各筒状バンプXijが第2ランド21及び第1ランド61の間を電気的に接続し、実施の形態に係る固体撮像装置が組み立てられる。
本発明の実施の形態に係る固体撮像装置は、図1に示したように、複数の筒状バンプXijの各長手方向が、第1主面53及び第2主面13の中心oに向かう放射状の複数の線の上にそれぞれ中心を合わせて配列される。よって、各筒状バンプXijは、熱応力の方向に沿って配置されるため、信号回路基板10及び検出器基板50が互いの熱応力の差により相対的に変位した場合であっても、電気的な接続が維持され易くなる。また、複数の筒状バンプXijは、長手方向に沿う側壁部42が変形し易いため、熱応力を低減することができる。更に、複数の筒状バンプXijは、仮に長手方向に沿う薄い側壁部42において破損が生じた場合であっても、短手方向に沿う厚い側壁部42により、電気的な接続を維持することができる。以上のように、本発明の実施の形態に係る固体撮像装置によれば、信号回路基板10及び検出器基板50の間の熱膨張係数の差に起因する熱応力の影響を低減し、固体撮像装置の信頼性を向上することができる。
更に複数の筒状バンプXijは、上端における厚さが最も薄い側壁部42を有するため、第1ランド61に加圧されることにより容易に変形され、第1ランド61の下面に面接触をなして接合される。これにより、CdTe、CdZnTeのように、比較的脆いアレイ・チップ52を有する検出器基板50に対して、加圧時に作用する応力を低減することができる。
(その他の実施形態)
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上述の実施の形態において、筒状バンプXijは、信号回路基板10の第1主面53側に形成される例を説明したが、図20に示すように、検出器基板50の第2主面13側に形成されてもよい。この場合、先ず、図11~図13の説明と同様に、複数の第1ランド61が配列された第2主面13上に塗布されたフォトレジスト膜に、平面パターンとして第2主面13の中心に向かう長手方向を有する開口部を形成する。次いで、図14~図16の説明と同様に、フォトレジスト膜をマスクとしてスパッタリングを行うことにより、第1ランド61の各上面に逆テーパ状の筒状バンプXijを形成することができる。この場合も、信号回路基板10及び検出器基板50を接合する際に、筒状バンプXijが容易に変形することにより、加圧時の信号回路基板10及び検出器基板50に作用する応力を低減することができる。
また、全ての筒状バンプXijが、平面パターンとして中心oに向かう放射状の複数の線の上にそれぞれの長手方向を合わせて配列される必要はない。例えば、図21に示すように、複数の筒状バンプXijは、中心oを通る4本の放射状の直線により等分された4つの矩形領域E1,E2,E3,E4に応じて4つのグループに分類され、グループ毎に同一配向を有するように配列されてもよい。
例えば矩形領域E1は、中心oからX軸方向及びY軸方向に伸びる2本の線を互いに直交する辺として区分される。矩形領域E1のグループにおいて最も大きな熱応力が作用される筒状バンプXijは、最も中心oから離れている筒状バンプXi+4,j+4である。このため、筒状バンプXi+4,j+4は、中心oに向かう線C1の上に長手方向を合わせるように配置される。特定の放射状の線C1は、中心oと筒状バンプXi+4,j+4の中心とを通る線である。この放射状の線C1の上に配列される筒状バンプの一群は、それぞれ長手方向の中心軸を線C1の方向に合わせている。即ち線C1の上に線状に配列される4つの筒状バンプのそれぞれの傾斜角θは線C1の傾斜角θに等しい。線C1から外れた位置に配列された、矩形領域E1のグループに属する他の筒状バンプXijは、筒状バンプXi+4,j+4と同一の傾斜角θを有し、互いに同一配向となるように配列される。これによりCADにおいて筒状バンプXijそれぞれの傾斜角θを決定するため演算処理が不要となる、或いは演算処理負荷が軽減される。CADを構成するコンピュータシステムの記憶容量等も軽減され、パターン設計が短時間で可能になる。
なお図21に示す例では、上述の通りm=n=2p+1(奇数)であり、矩形領域E1,E2,E3,E4の各境界上に位置する筒状バンプXijが存在するが、境界上に位置する筒状バンプXijの配向、即ち属するグループは、任意に選択されてもよい。例えば、矩形領域E1及び矩形領域E2の境界上に位置する筒状バンプXi,j+1,Xi,j+2,Xi,j+3,Xi,j+4は、矩形領域E1のグループに属するものとし、筒状バンプXi+4,j+4と同一の配向を有する。但し、中心oに位置する筒状バンプXijに作用する熱応力が0となるように、矩形領域E1,E2,E3,E4の各グループの筒状バンプXijの数は、互いに等しいことが望ましい。
更に、中心oを通る複数の放射状の線により区分される領域の数は4に限るものでなく、4より大きくても少なくても構わない。例えば、X軸とのなす角が、0°、60°、120°、180°、240°、300°となる中心oを通る6本の放射状の線により等分された6つの領域に応じた6つのグループに筒状バンプXijが分類され、グループ毎に同一配向を有するように配列されてもよい。更に内側の矩形領域と、この内側の矩形領域を囲む外側の額縁状(ベルト状)領域とからなる2重構造に区分してから、内側の矩形領域の区分数よりも外側の額縁状領域の区分数の方が多くなるような領域の分割の仕方をしてもよい。
なお、中心oを通る複数の放射状の線により区分される領域は、互いに等しい面積を有する必要はない。即ち、各グループに属する筒状バンプXijの数は、互いに等しいとは限らない。例えば、各領域は、筒状バンプXijに作用する熱応力に応じて様々の方法により決定されることができる。但し、これらの場合、中心oにおける熱応力が0となるように、例えば、各筒状バンプXijの長手方向に平行であり、各筒状バンプXijの中心から中心oに近づく方向の単位ベクトルを定義し、この単位ベクトルの総和が実質的に0となるように、複数の筒状バンプXijの配向が決定されることが望ましい。このとき、中心oから所定の距離範囲の熱応力の小さい領域においては、単位ベクトルを考慮せずに筒状バンプXijが任意の傾斜角θを有するように配置されてもよい。
また、上述の実施の形態において、各筒状バンプXijの平面パターンが長方形状である例を説明したが、平面パターンは、長手方向及び短手方向を有するパターンであればよく、例えば、楕円状等であってもよい。この場合、図11に示した例において、平面パターンが楕円状の開口部をフォトレジスト膜91に形成することにより、平面パターンが楕円状の筒状バンプを形成することができる。その他、筒状バンプXijは、プロセス上の理由により、丸みを帯びた長方形状や長丸状の平面パターン有するように形成され得る。
その他、上記の実施の形態において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
10 信号回路基板
13 第2主面
21 第2ランド
41 底部
42 側壁部
50 検出器基板
51 共通電極
52 アレイ・チップ
53 第1主面
61 第1ランド
ij 筒状バンプ

Claims (7)

  1. マトリクス状に複数の固体検出器を配列し、前記複数の固体検出器の一方の電極が露出する第1主面に、前記複数の固体検出器の配列に対応して、複数の第1ランドを前記マトリクス状に配列した検出器基板と、
    前記第1主面に平行に対向し、平面パターンとして前記第1主面の中心に一致する中心を有する第2主面に、前記複数の第1ランドにそれぞれ対応して配列された複数の第2ランドを有し、前記複数の固体検出器からのそれぞれの信号を読み出す信号読出回路のそれぞれを、前記マトリクス状に配列した信号回路基板と、
    長手方向に沿う側壁部と前記長手方向に直交する短手方向に沿う側壁部でそれぞれが囲まれ、且つ前記複数の第1ランド及び前記複数の第2ランドのそれぞれの間に挟まれた複数の筒状バンプと、
    を備え、前記平面パターンにおいて、前記中心に向かう複数の放射状の線のうちの特定の傾斜角の線の上に、それぞれの前記長手方向に沿う側壁部の方向を合わせた複数の筒状バンプが順に配列され、前記特定の傾斜角の線以外の他の放射状の線上においては、前記長手方向に沿う側壁部の方向が前記特定の傾斜角と異なる複数の筒状バンプが順に配列された配列パターンが含まれ、前記複数の筒状バンプのそれぞれは、第2ランドに接合される一端及び前記第1ランドに接合される他端を有する筒状の側壁部を有し、前記長手方向に沿う前記側壁部の厚さは、前記短手方向に沿う前記側壁部の厚さより薄いことを特徴とする固体撮像装置。
  2. 前記複数の筒状バンプの配列は、前記複数の放射状の線のうちの一部をなす複数の放射状の線によって複数の領域に分割され、
    前記複数の領域のそれぞれにおいて、前記複数の領域のそれぞれの中心線となる、前記中心に向かう特定の放射状の線の上に、それぞれの前記長手方向を合わせた複数の筒状バンプが線状に配列されていることを特徴とする請求項1に記載の固体撮像装置。
  3. マトリクス状に複数の固体検出器を配列し、前記複数の固体検出器の一方の電極が露出する第1主面に、前記複数の固体検出器の配列に対応して、複数の第1ランドを前記マトリクス状に配列した検出器基板と、
    前記第1主面に平行に対向し、平面パターンとして前記第1主面の中心に一致する中心を有する第2主面に、前記複数の第1ランドにそれぞれ対応して配列された複数の第2ランドを有し、前記複数の固体検出器からのそれぞれの信号を読み出す信号読出回路のそれぞれを、前記マトリクス状に配列した信号回路基板と、
    それぞれの上端及び下端が、対応する前記複数の第1ランドのいずれか及び前記複数の第2ランドのいずれかに直接接合し、且つ長手方向に沿う側壁部と前記長手方向に直交する短手方向に沿う側壁部で囲まれ、前記長手方向に沿う前記側壁部の厚さが前記短手方向に沿う前記側壁部の厚さより薄い複数の筒状バンプと、
    を備え、前記複数の筒状バンプの配列は、前記中心に向かう複数の放射状の線のうちの一部をなす複数の放射状の線によって複数の領域に分割され、前記複数の領域のそれぞれにおいて、前記複数の領域のそれぞれの中心線となる、前記中心に向かう特定の放射状の線の上に、それぞれの前記長手方向を合わせた複数の筒状バンプが線状に配列され、
    前記複数の領域のそれぞれにおいて、それぞれの領域に属する他の筒状バンプが、前記特定の放射状の線の上の前記筒状バンプの傾斜角と同一の傾斜角で配列されていることを特徴とする固体撮像装置。
  4. 前記平面パターンとして、前記複数の筒状バンプが前記複数の放射状の線の上にそれぞれの前記長手方向を合わせて、前記マトリクス状に配列されていることを特徴とする請求項1に記載の固体撮像装置。
  5. 前記特定の放射状の線の上において、前記複数の筒状バンプのそれぞれの前記長手方向は、前記信号回路基板及び前記検出器基板の間の熱膨張係数の差に起因する熱応力の方向に沿うことを特徴とする請求項1~4のいずれか1項に記載の固体撮像装置。
  6. 前記側壁部は、前記一端から前記他端に向かうほど減少する内径及び外径を有することを特徴とする請求項1に記載の固体撮像装置。
  7. 前記側壁部は、前記他端において最も薄い厚さを有することを特徴とする請求項6に記載の固体撮像装置。
JP2017089871A 2017-04-28 2017-04-28 固体撮像装置 Active JP7078821B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017089871A JP7078821B2 (ja) 2017-04-28 2017-04-28 固体撮像装置
US15/851,898 US10115695B1 (en) 2017-04-28 2017-12-22 Solid-state imaging device
EP17210138.8A EP3396715B1 (en) 2017-04-28 2017-12-22 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017089871A JP7078821B2 (ja) 2017-04-28 2017-04-28 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2018190775A JP2018190775A (ja) 2018-11-29
JP7078821B2 true JP7078821B2 (ja) 2022-06-01

Family

ID=62044449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017089871A Active JP7078821B2 (ja) 2017-04-28 2017-04-28 固体撮像装置

Country Status (3)

Country Link
US (1) US10115695B1 (ja)
EP (1) EP3396715B1 (ja)
JP (1) JP7078821B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2002217227A (ja) 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2005019429A (ja) 2003-06-23 2005-01-20 Seiko Epson Corp 半導体チップの接続方法、半導体チップ
JP2008130992A (ja) 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
US20080142964A1 (en) 2006-12-13 2008-06-19 Haixiao Sun Tubular-shaped bumps for integrated circuit devices and methods of fabrication
US20090045508A1 (en) 2007-08-13 2009-02-19 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP2012038766A (ja) 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置
WO2014064837A1 (ja) 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
US20150366049A1 (en) 2014-06-17 2015-12-17 Samsung Display Co., Ltd. Array substrate and method of mounting integrated circuit using the same
US20160043051A1 (en) 2014-08-08 2016-02-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20160086902A1 (en) 2014-09-24 2016-03-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPS63289844A (ja) * 1987-05-21 1988-11-28 Fuji Electric Co Ltd 半導体装置のバンプ電極
JP2775965B2 (ja) * 1990-03-12 1998-07-16 株式会社デンソー バンプ付きリードの接合方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JP3208470B2 (ja) * 1994-05-26 2001-09-10 株式会社日立製作所 Bga型半導体装置とそれを実装する基板
JPH08204166A (ja) * 1995-01-23 1996-08-09 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JPH1131893A (ja) * 1997-05-12 1999-02-02 Murata Mfg Co Ltd 電子部品の製造方法およびそれを用いた電子部品
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
JP5040746B2 (ja) * 2008-03-14 2012-10-03 日本電気株式会社 電子部品及びその製造方法
TWI379391B (en) * 2008-05-05 2012-12-11 Siliconware Precision Industries Co Ltd Electronic carrier board
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
JP2015165185A (ja) 2012-07-04 2015-09-17 株式会社島津製作所 放射線二次元検出器
JP6392171B2 (ja) * 2015-05-28 2018-09-19 新光電気工業株式会社 半導体装置及びその製造方法
JP6430658B2 (ja) 2015-11-12 2018-11-28 株式会社島津製作所 半導体装置、半導体検出器並びにそれらの製造方法、半導体チップまたは基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228423A (ja) 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2002217227A (ja) 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2005019429A (ja) 2003-06-23 2005-01-20 Seiko Epson Corp 半導体チップの接続方法、半導体チップ
JP2008130992A (ja) 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
US20080142964A1 (en) 2006-12-13 2008-06-19 Haixiao Sun Tubular-shaped bumps for integrated circuit devices and methods of fabrication
US20090045508A1 (en) 2007-08-13 2009-02-19 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP2012038766A (ja) 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置
WO2014064837A1 (ja) 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
US20150366049A1 (en) 2014-06-17 2015-12-17 Samsung Display Co., Ltd. Array substrate and method of mounting integrated circuit using the same
US20160043051A1 (en) 2014-08-08 2016-02-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20160086902A1 (en) 2014-09-24 2016-03-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof

Also Published As

Publication number Publication date
US10115695B1 (en) 2018-10-30
US20180315727A1 (en) 2018-11-01
EP3396715B1 (en) 2019-12-11
JP2018190775A (ja) 2018-11-29
EP3396715A1 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
US20210074754A1 (en) Semiconductor package and method of manufacturing the same
US20200135790A1 (en) Image sensor package
US9917123B2 (en) Method and apparatus for image sensor packaging
US9748214B2 (en) Techniques for tiling arrays of pixel elements and fabricating hybridized tiles
WO2013059757A1 (en) Techniques for tiling arrays of pixel elements
JP6123397B2 (ja) 撮像装置
JP2019216187A (ja) 撮像装置
US11495565B2 (en) Stacked semiconductor device and multiple chips used therein
JP7078821B2 (ja) 固体撮像装置
WO2014125861A2 (ja) 半導体基板、半導体装置、撮像素子、および撮像装置
WO2003083944A1 (en) Pixel sensor array and method of manufacture thereof
KR102609264B1 (ko) 센서 유닛, 방사선 검출기 및 센서 유닛 제조 방법
JP7525878B2 (ja) 積層型半導体装置及びこれに用いる搭載部品、基体及びバンプ接続体
JP2007220866A (ja) 半導体装置
US20220310690A1 (en) Mosaic focal plane array
KR100311979B1 (ko) 적외선 검출기 및 그 제조방법
WO2024157624A1 (ja) 半導体装置及び電子機器
JP2012079973A (ja) 半導体ウエハ、半導体素子、受光素子、フリップチップ接続構造、検出装置、およびこれらの製造方法
JP6544440B2 (ja) 半導体検出器
CN118830256A (zh) 用于多模式图像传感器的像素内串扰减少
Marion et al. Hybrid Heterogeneous Imaging Arrays with Reinforced Functionality and Reliability
Marion et al. Hybrid Heterogeneous Imaging Arrays with Reinforced Functionality and Reliability [C]
JP2017092419A (ja) 半導体検出器
IL148463A (en) Pixel sensor array and method of manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220419

R150 Certificate of patent or registration of utility model

Ref document number: 7078821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150