JP2018190775A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2018190775A
JP2018190775A JP2017089871A JP2017089871A JP2018190775A JP 2018190775 A JP2018190775 A JP 2018190775A JP 2017089871 A JP2017089871 A JP 2017089871A JP 2017089871 A JP2017089871 A JP 2017089871A JP 2018190775 A JP2018190775 A JP 2018190775A
Authority
JP
Japan
Prior art keywords
solid
state imaging
center
cylindrical
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017089871A
Other languages
English (en)
Other versions
JP7078821B2 (ja
Inventor
元吉　真
Makoto Motoyoshi
真 元吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Microtec Co Ltd
Original Assignee
Tohoku Microtec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Microtec Co Ltd filed Critical Tohoku Microtec Co Ltd
Priority to JP2017089871A priority Critical patent/JP7078821B2/ja
Priority to EP17210138.8A priority patent/EP3396715B1/en
Priority to US15/851,898 priority patent/US10115695B1/en
Publication of JP2018190775A publication Critical patent/JP2018190775A/ja
Application granted granted Critical
Publication of JP7078821B2 publication Critical patent/JP7078821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11466—Conformal deposition, i.e. blanket deposition of a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16052—Shape in top view
    • H01L2224/16054—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】基板間の熱膨張係数の差に起因する熱応力の影響を低減可能な固体撮像装置を提供する。【解決手段】マトリクス状に固体検出器を配列し、第１主面に固体検出器の配列に対応して、複数の第１ランドを配列した検出器基板５０と、第１主面に平行に対向する第２主面に、第１ランドにそれぞれ対応して配列された複数の第２ランド２１を有し、複数の固体検出器からの信号を読み出す信号読出回路をマトリクス状に配列した信号回路基板１０と、第１ランド及び複数の第２ランド２１のそれぞれの間に挟まれ、少なくとも一部の平面パターンとして中心に向かう特定の放射状の線の上に、それぞれの長手方向を合わせた線状配列を含む複数の筒状バンプＸijを備える。【選択図】図２

Description

本発明は、固体撮像装置に係り、特に温度履歴の発生する環境で用いられる場合に好適となる積層構造を有する固体撮像装置に関する。
特許文献１は、画素電極を含むアクティブマトリックス基板と、各画素電極に接続する導電性バンプによりアクティブマトリックス基板に貼り合わせられた対向基板とを有する放射線二次元検出器を開示する。このようなフリップチップボンディングでは、画素電極のピッチが微細になると均一なバンプにより接続を行うことが困難になる問題があった。これに対して、特許文献２は、信号読出基板の各画素電極と対向基板との間を接続する筒状電極により、接続を確実に行うことができる固体検出器を開示する。
しかしながら、放射線検出器は低温環境で動作させられることが多い。このため、例えば低温環境において、基板間の熱膨張係数の差に起因してバンプに作用する熱応力が増大する可能性がある。熱応力が増大すると、基板の歪みにより回路要素の特性が変動したり、導電性バンプによる接続が解除されたりする可能性がある。
国際公開第２０１４／００６８１２号 国際出願第ＰＣＴ／ＪＰ２０１５／０８１８９１号
本発明は、上記問題点を鑑み、基板間の熱膨張係数の差に起因する熱応力の影響を低減可能な固体撮像装置を提供することを目的とする。
上記目的を達成するために、本発明の一態様は、(a)マトリクス状に複数の固体検出器を配列し、複数の固体検出器の一方の電極が露出する第１主面に、複数の固体検出器の配列に対応して、複数の第１ランドをマトリクス状に配列した検出器基板と、(b)第１主面に平行に対向し、平面パターンとして第１主面の中心に一致する中心を有する第２主面に、複数の第１ランドにそれぞれ対応して配列された複数の第２ランドを有し、複数の固体検出器からのそれぞれの信号を読み出す信号読出回路のそれぞれを、マトリクス状に配列した信号回路基板と、(c) 複数の第１ランド及び複数の第２ランドのそれぞれの間に挟まれ、長手方向の傾斜角が配置位置によって異なるように、マトリクス状に配列された複数の筒状バンプを備える固体撮像装置であることを要旨とする。本発明の一態様に係る固体撮像装置において、複数の筒状バンプの少なくとも一部の平面パターンとして、中心に向かう特定の放射状の線の上に、それぞれの長手方向を合わせた複数の筒状バンプの線状配列が含まれる。
本発明によれば、基板間の熱膨張係数の差に起因する熱応力の影響を低減可能な固体撮像装置を提供できる。
本発明の実施の形態に係る固体撮像装置を説明する平面図である。 図１のII−II方向から見た断面図である。 図１のＡ部を説明する拡大平面図である。 図３のIV−IV方向から見た拡大断面図である。 図３のV−V方向から見た拡大断面図である。 本発明の実施の形態に係る固体撮像装置が冷却された場合を説明する断面図である。 本発明の実施の形態に係る固体撮像装置の各筒状バンプに作用する熱応力を説明する図である。 本発明の実施の形態に係る固体撮像装置の筒状バンプの配向を説明する図である。 本発明の実施の形態に係る固体撮像装置の１画素分の構造を詳細に説明する拡大断面図である。 本発明の実施の形態に係る固体撮像装置の１画素分の等価回路図である。 本発明の実施の形態に係る固体撮像装置の筒状バンプの製造方法の工程を説明する拡大平面図である。 図１１のXII−XII方向から見た拡大断面図である。 図１１のXIII−XIII方向から見た拡大断面図である。 図１１に続く工程を説明する拡大平面図である。 図１４のXV−XV方向から見た拡大断面図である。 図１４のXVI−XVI方向から見た拡大断面図である。 図１５に続く工程を説明する拡大平面図である。 図１７のXVIII−XVIII方向から見た拡大断面図である。 図１７のXIX−XIX方向から見た拡大断面図である。 本発明の他の実施の形態に係る固体撮像装置の１画素分の構造を説明する拡大断面図である。 本発明の更に他の実施の形態に係る固体撮像装置を説明する平面図である。
以下、図面を参照して、本発明の実施の形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
（固体撮像装置）
本発明の実施の形態に係る固体撮像装置は、図２に示すように、固体検出器Ｐijをｍ×ｎの２次元マトリクス状に配列した検出器基板５０と、検出器基板５０のマトリクスに対応して、それぞれの固体検出器Ｐijからの信号を読み出す信号読出回路をｍ×ｎの２次元マトリクス状に配列した信号回路基板１０とを、互いに対向させた積層構造をなしている。なお固体検出器Ｐijの詳細は図９及び図１０を参照して後述する。ｍ×ｎの２次元マトリクスに配列した固体検出器Ｐijの配列は、イメージセンサ（固体撮像装置）の画素の配置に対応している。信号回路基板１０の信号読出回路のそれぞれは、スイッチング素子Ｑijやバッファ増幅器の回路を備え、ｍ×ｎの２次元マトリクスに配列された画素のそれぞれにおける信号を読み出す。
図１から分かるように、信号回路基板１０及び検出器基板５０は互いに合同な矩形平板状をなしている。そして、図２に示すように、信号回路基板１０と検出器基板５０との間には、固体検出器Ｐijのマトリクス状配置に対応して、ｍ×ｎの２次元マトリクス状に配列された複数の筒状バンプＸij（ｉ＝１〜ｍ，ｊ＝１〜ｎ）を備える。複数の筒状バンプＸijのそれぞれは、マトリクス状に配列した固体検出器Ｐijのそれぞれと、対応するマトリクス状に配列した信号読出回路のそれぞれとを、互いに独立して電気的に接続している。
以下の実施の形態の説明において、検出器基板５０に配列される固体検出器Ｐijがテルル化カドミウム（ＣｄＴｅ）、テルル化亜鉛（ＺｎＴｅ）、テルル化カドミウム亜鉛（ＣｄＺｎＴｅ）、ガリウムヒ素（ＧａＡｓ）等の化合物半導体からなる放射線検出器の場合を例示する。しかし、本発明の実施の形態に係る固体撮像装置は、放射線画像を検出する放射線イメージセンサに限定されるものではない。例えば水銀カドミウムテルル（ＨｇＣｄＴｅ）やインジウムアンチモン（ＩｎＳｂ）等の半金属やゲルマニウム（Ｇｅ）等の赤外線固体検出器Ｐijを、検出器基板５０に配列すれば赤外線イメージセンサになる。よって、本発明の実施の形態に係る固体撮像装置は、例えば種々のイメージセンサ等の２次元配列された電極を有する他の装置にも適用可能である。ただし、本発明の実施の形態に係る固体撮像装置は、低温環境等特に温度履歴の発生する環境で用いられる固体検出器Ｐijを多数配列したアレイに好適となる積層構造を備える。よって、以下の説明では固体検出器Ｐijが放射線検出器であるとして例示的に説明する。
検出器基板５０は、複数の固体検出器Ｐijの一方の電極が露出する第１主面５３に、複数の固体検出器Ｐijの配列に対応して、複数の第１ランド６１をマトリクス状に配列している。信号回路基板１０は、図２に示すように、第１主面５３に平行に対向し、平面パターンとして第１主面５３の中心に一致する中心を有する第２主面１３に、複数の第１ランドにそれぞれ対応して配列された複数の第２ランド２１を有し、複数の固体検出器Ｐijからのそれぞれの信号を読み出す信号読出回路のそれぞれを、マトリクス状に配列している。第２主面１３は、平面パターンとして第１主面５３の中心ｏに一致する中心を有する。例えば、検出器基板５０は、平面パターンとして信号回路基板１０に一致する。複数の筒状バンプＸijは、複数の第２ランド２１及び複数の第１ランド６１のそれぞれの間に挟まれる。
複数の筒状バンプＸijのそれぞれは、平面パターンとして、図１に示すように、第１主面５３及び第２主面１３の中心ｏに向かう複数の放射状の線Ｃm+4，Ｃm+3，Ｃm+2，Ｃm+1，Ｃm,Ｃm-1，Ｃm-2，Ｃm-3，Ｃm-4，……の上にそれぞれの長手方向の中心線を合わせるように配置されている。例えば、放射状の線Ｃm+3の上には、（ｉ＋４）行、（ｊ＋２）列の筒状バンプＸi+4,j+2及び（ｉ＋２）行、（ｊ＋１）列の筒状バンプＸi+2,j+1がそれぞれの長手方向の中心線を合わせるように配列されている。又、放射状の線Ｃm+2の上には、（ｉ＋３）行、（ｊ＋２）列の筒状バンプＸi+3,j+2が長手方向の中心線を合わせるように配列されている。
図１では便宜上９×９個の画素数を有する正方形状の信号回路基板１０及び検出器基板５０を例示しているが、一般にはｍ×ｎ個の２次元マトリクス状の画素数となる。実際には、２次元放射線検出器は、２軸方向（Ｘ軸及びＹ軸方向）それぞれに数百から数千程度の画素を有し得る。このため、複数の第２ランド２１、複数の第１ランド６１及び複数の筒状バンプＸijは、実際には、２軸方向それぞれに数百から数千程度のマトリクス状に配列され得る。画素ピッチは、例えば８μｍ以上５０μｍ未満に決定される。
ｍ＝ｎ＝２ｐ＋１（奇数）の場合、平面パターンとして中心ｏに位置する筒状バンプＸijが存在する。一般的に、２軸方向それぞれの画素数は偶数（ｍ＝ｎ＝２ｐ）であるため、実際には、全ての筒状バンプＸijは、長手方向が平面パターンとして中心ｏに向かう放射状の複数の線Ｃm+4，Ｃm+3，Ｃm+2，Ｃm+1，Ｃm,Ｃm-1，Ｃm-2，Ｃm-3，Ｃm-4，……の上にそれぞれ中心を合わせて配列される。複数の第２ランド２１、複数の第１ランド６１及び複数の筒状バンプＸijは、それぞれ放射線画像の各画素に対応して２次元マトリクス状に配列される。
検出器基板５０は、図２に示すように、固体検出器Ｐijをｍ×ｎ個の２次元マトリクス状に配列したアレイ・チップ５２と、アレイ・チップ５２の上面に接合された共通電極５１とを更に有する。固体検出器Ｐijのそれぞれは、図９に示すように、アレイ・チップ５２の上面をなす第１キャリア阻止層５２１及び下面をなす第２キャリア阻止層５２３と、第１キャリア阻止層５２１及び第２キャリア阻止層５２３の間に挟まれたｉ型半導体からなるキャリア生成層５２２とを有する。第１キャリア阻止層５２１及び第２キャリア阻止層５２３は、キャリア生成層５２２よりも高不純物密度のｎ層又はｐ層である。よって固体検出器Ｐijはｎ−ｉ−ｎダイオード構造若しくはｐ−ｉ−ｐダイオード構造をなしている。固体検出器Ｐijは、図１０の等価回路に示すように、放射線量に応じた抵抗値を有する可変抵抗Ｒijと寄生容量Ｃsijとの並列回路として表現できる。
キャリア生成層５２２は、共通電極５１を介して放射線を受信することに応じて、電子正孔対であるキャリアを生成する。例えば、共通電極５１に負のバイアス電圧Ｖｂが印加されることにより、キャリア生成層５２２内で生成されたキャリアが第１ランド６１から読み出される。
第１キャリア阻止層５２１は、キャリア生成層５２２への第１キャリアの注入を阻止する。第２キャリア阻止層５２３は、キャリア生成層５２２への第２キャリアの注入を阻止する。第１キャリアは正孔及び電子の何れか一方を意味し、第２キャリアは他方を意味する。例えば、共通電極５１に負のバイアス電圧Ｖｂが印加されることにより、第１キャリア阻止層５２１は、キャリア生成層５２２への電子の注入を防止し、第２キャリア阻止層５２３は、キャリア生成層５２２への正孔の注入を防止する。一方、共通電極５１に正のバイアス電圧Ｖｂが印加される場合、第１キャリア阻止層５２１は、キャリア生成層５２２への正孔の注入を防止し、第２キャリア阻止層５２３は、キャリア生成層５２２への電子の注入を防止する。
図９に示すように、単一の第１ランド６１、第１ランド６１に対応する領域のアレイ・チップ５２及び共通電極５１は、受信した放射線量に応じた信号を出力する１画素分の検出要素となる固体検出器Ｐijをなす。検出器基板５０は、アレイ・チップ５２の下面を第２主面１３として有する。
複数の第１ランド６１は、アレイ・チップ５２の下面に互いに離間して２次元配列される。共通電極５１に所定のバイアス電圧が印加され、アレイ・チップ５２において生成されたキャリアを示す信号は、複数の第１ランド６１から読み出される。これにより、検出器基板５０は、放射線を検出するための検出基板として機能し、第１ランド６１は、画素毎のキャリア信号を検出する固体検出器Ｐijの検出電極として機能する。
信号回路基板１０は、半導体基板からなる支持基体１１と、支持基体１１上に配置された回路内蔵絶縁層１２とを更に有する。回路内蔵絶縁層１２の内部には、薄膜集積回路を構成するように中間層配線２２及び下層配線２３が互いに離間して埋め込まれている。薄膜集積回路によって、各画素の信号読出回路のそれぞれを構成している。回路内蔵絶縁層１２は図２等において、あたかも単層の膜のように簡略表現されているが、実際には３層以上の多層絶縁層である。
図２は模式図であり、実際には、支持基体１１をシリコン（Ｓｉ）基板として、図１０に示されるような各画素に対応した読出コンデンサCrij及びスイッチング素子Ｑijの組からなる回路を支持基体１１の上部に集積化して構成してもよい。Ｓｉ基板の表面に集積回路を構成する場合は、回路内蔵絶縁層１２は表面の多層配線層として機能する。或いは、層間絶縁膜を介して、中間層配線２２及び下層配線２３によって、薄膜トランジスタからなるスイッチング素子Ｑijや読出コンデンサCrijを回路内蔵絶縁層１２の内部に構成してもよい。或いは図２に表現した回路内蔵絶縁層１２の内の下層配線２３側の回路をＳｉ基板の表面に形成された集積回路に対応させ、回路内蔵絶縁層１２の内の中間層配線２２を層間絶縁膜中の表面配線層に対応するように、図２の構造を読み替えても良い。
Ｓｉ基板の表面の集積回路で信号読出回路を構成した場合であっても、中間層配線２２及び下層配線２３によって信号読出回路を構成した場合であっても、或いはそれ以外の構成の場合であっても、各画素の信号読出回路は筒状バンプＸij及び第２ランド２１を介して、第１ランド６１に接続される。この結果、第１ランド６１を経由して検出器基板５０から信号が信号読出回路に伝達される。このため、信号回路基板１０は、検出器基板５０から信号を読み出す複数の信号読出回路を、画素の配列に合わせてマトリクス状に配列した読出基板として機能する。又、複数の第２ランド２１は、複数の第１ランド６１から画素毎の信号を読み出す読出電極として機能する。
ここでは、中間層配線２２及び下層配線２３によって薄膜回路からなる信号読出回路を構成した場合であると仮定する。この場合、図２に示すように、信号回路基板１０は、支持基体１１の上面に配置された複数の第１配線パターン層３１、支持基体１１の上面から下面に貫通する複数の貫通ビア３２、及び支持基体１１の下面に配置された複数の第２配線パターン層３３を有する。第１配線パターン層３１は、下層配線２３の一部にそれぞれ電気的に接続される。貫通ビア３２は、第１配線パターン層３１及び第２配線パターン層３３の間をそれぞれ電気的に接続する。第２配線パターン層３３の下面には、外部回路と接合するためのはんだバンプ３４が配置されている。
図１及び図１の右側に示すＡ部の筒状バンプＸi,j+3の拡大図である図３に示すように、筒状バンプＸi,j+3jは、例えば平面パターンとして、第１主面５３及び第２主面１３の中心ｏに向かう長手方向を有する長方形状である。即ち、筒状バンプＸi,j+3は、長手方向が平面パターンとして中心ｏを通る放射状の線に沿うように配向される。着目した筒状バンプＸi,j+3以外の他の筒状バンプＸi,j+4，Ｘi,j+2，Ｘi,j+1，Ｘi,j-1，Ｘi,j-2，……等も、それぞれ、長手方向が平面パターンとして中心ｏを通る複数の放射状の線に沿うようにそれぞれ配向される。また、各第１ランド６１は、例えば正方形状である。
再び筒状バンプＸi,j+3に着目して説明を続けると、図４及び図５に示すように、筒状バンプＸi,j+3は、平面パターンとして長方形状の底部４１と、底部４１の外周に連結し、底部４１を囲む囲壁をなす側壁部４２とを有する。側壁部４２は、第２ランド２１の上面に接合される下端と、第１ランド６１の下面に接合される上端とを有する筒状である。筒状バンプＸi,j+3の長手方向に沿う側壁部４２の厚さは、直交する短手方向に沿う側壁部４２の厚さより薄い。また、側壁部４２は、下端から上端に向かうほど内径及び外径が減少する逆テーパ形状を有する。側壁部４２の上端は、第１ランド６１に押圧されることにより内側に窄むように変形され、第１ランド６１の下面に接合される。
着目した筒状バンプＸi,j+3以外の他の筒状バンプＸi,j+4，Ｘi,j+2，Ｘi,j+1，Ｘi,j-1，Ｘi,j-2，……等も同様であり、以下では筒状バンプＸijを、複数の筒状バンプＸijの代表として総称して説明する。複数の筒状バンプＸijは、例えば、金（Ａｕ）又はＡｕを８０％以上含むＡｕ−シリコン（Ｓｉ），Ａｕ−ゲルマニウム（Ｇｅ），Ａｕ−アンチモン（Ｓｂ），Ａｕ−錫（Ｓｎ），Ａｕ−鉛（Ｐｂ），Ａｕ−亜鉛（Ｚｎ），Ａｕ−銅（Ｃｕ）等の合金からなる。このため、複数の筒状バンプＸijは、接合時等における変形が容易な硬度を有する。
それぞれの筒状バンプＸijの高さは、例えば１μｍ以上５μｍ未満に決定される。筒状バンプＸijの短手方向の外径は、例えば１μｍ以上５μｍ未満に決定されるが、筒状バンプＸijの高さ以上であることが望ましい。筒状バンプＸijの長手方向の外径は、短手方向の外径以上第１ランドの１辺の長さ未満に決定される。複数の筒状バンプＸijは、例えば互いに同一の寸法を有する。
例えば、検出器基板５０の熱膨張係数が信号回路基板１０より大きい場合、実施の形態に係る固体撮像装置を構成している積層構造（積層体）が冷却されると、図６に示すように、検出器基板５０は信号回路基板１０より大きい比率で収縮する。このとき、各筒状バンプＸijに作用する熱応力である水平方向（Ｘ−Ｙ平面方向）のせん断応力は、図７に示すように、平面パターンとして中心ｏから離れるほど大きく、第１主面５３の中心ｏを通る複数の放射状の線に沿うように生じる。図７において、各黒点は筒状バンプＸijの位置を示し、矢印は各筒状バンプＸijに作用する熱応力の大きさ及び方向を示す。
即ち、信号回路基板１０の熱膨張係数ＣＡ、検出器基板５０の熱膨張係数ＣＢとすると、中心ｏからの距離Ｌの筒状バンプＸijに作用する水平方向のせん断応力ＳＳは、式（１）のように表される：

ＳＳ∝（ＣＡ−ＣＢ）×Ｌ×ΔＴ …（１）
また、図７に示すように、中心ｏの座標を原点として、画素の配列方向であるＸ軸及びＹ軸を定義し、原点の座標を（Ｘ０，Ｙ０）、各画素の座標を（Ｘｉ，Ｙｊ）と定義する。このとき、図８に示すように、各筒状バンプＸijの長手方向とＸ軸方向とのなす傾斜角θは、式（２）のように表される：

θ＝ｔａｎ-1｛（Ｙｊ−Ｙ０）／（Ｘｉ−Ｘ０）｝ …（２）
各筒状バンプＸijの長手方向が、式（２）を満たすように配向されることにより、各筒状バンプＸijの長手方向が熱応力の方向に一致する。長手方向に沿う側壁部４２は、短手方向に沿う側壁部４２より薄い厚さを有するため、短手方向に沿う側壁部４２より変形し易い。よって、複数の筒状バンプＸijは、長手方向に沿う熱応力が作用する場合であっても、長手方向に沿う側壁部４２が変形し易いため、熱応力を低減することができる。また、複数の筒状バンプＸijは、仮に熱応力が過大となり、長手方向に沿う薄い側壁部４２において破損が生じた場合であっても、短手方向に沿う厚い側壁部４２により、第２ランド２１及び第１ランド６１のそれぞれとの接合が維持される。このため、筒状バンプＸijは、第２ランド２１及び第１ランド６１の間の電気的な接続を維持することができる。
なお、実施の形態に係る固体撮像装置は、図１では便宜上９×９個の画素数を有する正方形状の信号回路基板１０及び検出器基板５０を例示しているが、一般にはｍ×ｎの個の画素数となる。ｍ＝ｎ＝２ｐ＋１（奇数）の場合、平面パターンとして中心ｏに位置する筒状バンプＸijが存在する。一般的に、２軸方向それぞれの画素数は偶数（ｍ＝ｎ＝２ｐ）あるため、実際には、全ての筒状バンプＸijは、長手方向が平面パターンとして中心ｏに向かう放射状の複数の線Ｃm+3，Ｃm+2，Ｃm+1，Ｃm,Ｃm-1，Ｃm-2，Ｃm-3，Ｃm-4，……の上にそれぞれ中心を合わせて配列される。しかし、図１に示す例では、中心ｏに位置する筒状バンプＸijが存在し、この筒状バンプＸijに作用する熱応力は、理論上０である。このため、中心ｏに位置する筒状バンプＸijは、長手方向が定まらず、平面パターンを正方形状としているが、他の筒状バンプＸijと同一形状で構わず、長手方向とＸ軸方向とのなす傾斜角θが任意に決定されて構わない。
第２ランド２１及び第１ランド６１のそれぞれは、例えば、Ａｕ又はＡｕを８０％以上含むＡｕ−Ｓｉ，Ａｕ−Ｇｅ，Ａｕ−Ｓｂ，Ａｕ−Ｓｎ，Ａｕ−Ｐｂ，Ａｕ−Ｚｎ，Ａｕ−Ｃｕ等の合金で形成することが可能であり、下地にニッケル（Ｎｉ）等の金属層を用いた多層構造でも構わない。このため、第２ランド２１及び第１ランド６１のそれぞれは、筒状バンプＸijとの接触抵抗を低減することができる。
また、信号回路基板１０は、支持基体１１の上面に互いに離間して配置された第１下層配線２３ａ及び第２下層配線２３ｂと、第１下層配線２３ａ及び第２下層配線２３ｂを上方から埋め込むように配置された第１回路内蔵絶縁層１２１と、第１回路内蔵絶縁層１２１の上面に互いに離間して配置された第１中間層配線２２ａ及び第２中間層配線２２ｂと、第１中間層配線２２ａ及び第２中間層配線２２ｂを上方から埋め込むように配置された第２回路内蔵絶縁層１２２とを有する。
第１下層配線２３ａ及び第２下層配線２３ｂは、図２等に示す下層配線２３に相当する。同様に、第１中間層配線２２ａ及び第２中間層配線２２ｂは、中間層配線２２に相当する。中間層配線２２及び下層配線２３のそれぞれは、例えば、アルミニウム（Ａｌ）、アルミニウム−銅合金（Ａｌ−Ｃｕ合金）或いは銅（Ｃｕ）ダマシン等の金属層からなる。
また、第１回路内蔵絶縁層１２１及び第２回路内蔵絶縁層１２２は、図２等に示す回路内蔵絶縁層１２に相当する。回路内蔵絶縁層１２には、例えば、シリコン酸化膜（ＳｉＯ2膜）、シリコン窒化膜（Ｓｉ3Ｎ4膜）、燐珪酸ガラス膜（ＰＳＧ膜）、フッ素含有酸化膜（ＳｉＯＦ膜）、炭素含有酸化膜（ＳｉＯＣ膜）等の無機系絶縁層の他、メチル含有ポリシロキサン（ＳｉＣＯＨ）、水素含有ポリシロキサン（ＨＳＱ）、ポーラスメチルシルセスキオキサン膜やポリアリレン膜等の有機系絶縁層が使用可能で、これらの種々の絶縁膜層を組み合わせて積層して、多様な多層構造の回路内蔵絶縁層１２を構成することが可能である。
第２中間層配線２２ｂは、第１回路内蔵絶縁層１２１を介して一部が第２下層配線２３ｂと対向するように配置されている。また、第２中間層配線２２ｂは、導電体２４を介して第２ランド２１に電気的に接続されており、第２下層配線２３ｂは接地電位に接続されている。これにより、第２中間層配線２２ｂ及び第２下層配線２３ｂは、図１０に示すように、固体検出器Ｐijにおいて生成された信号電荷を蓄積する薄膜コンデンサである読出コンデンサＣrijを構成する。
また、図示を省略しているが、回路内蔵絶縁層１２の内部には、第１下層配線２３ａに電圧が印加されることにより、第１中間層配線２２ａ及び第２中間層配線２２ｂの間にチャネルを形成するチャネル領域が形成されている。これにより、第１下層配線２３ａ、第１中間層配線２２ａ及び第２中間層配線２２ｂは、読出コンデンサＣrijに蓄積された信号電荷を読み出す薄膜トランジスタであるスイッチング素子Ｑijを構成する。第１下層配線２３ａがゲート電極Ｇ、第１中間層配線２２ａ及び第２中間層配線２２ｂそれぞれがドレイン電極Ｄ及びソース電極Ｓとして機能する。
図１０に示すように、スイッチング素子Ｑijのゲート電極Ｇ、即ち第１下層配線２３ａは、画素の行方向（Ｘ軸方向）に延伸するゲート信号ライン８１に接続される。ゲート信号ライン８１は、画素の行毎に配置され、同一行の各ゲート電極Ｇに接続される。各ゲート信号ライン８１は、図示を省略したゲート駆動回路に接続され、ゲート駆動回路から順次ゲート駆動信号を印加される。ゲート駆動信号は、所定の走査周期で順次列方向に印加される。
また、スイッチング素子Ｑijのドレイン電極Ｄ、即ち第１中間層配線２２ａは、画素の列方向に延伸する信号読出ライン８２に接続される。信号読出ライン８２は、画素の列毎に配置され、同一列の各ドレイン電極Ｄに接続される。各信号読出ライン８２は、図示を省略した読出駆動回路に接続され、読出駆動回路により順次行方向（Ｘ軸方向）に走査される。これにより読出駆動回路は、ゲート駆動回路の各走査周期において、ゲート駆動信号が印加された行の各画素の信号を順次列方向に読み出す。
以上のように読み出された各画素の信号を、図示を省略した画像処理回路において画素値に変換し、各画素に対応してマッピングすることにより、放射線量の２次元分布を示す放射線画像が生成される。
（筒状バンプの製造方法）
図１１〜図１９を参照して、本発明の実施の形態に係る固体撮像装置が備える筒状バンプＸijの製造方法について説明する。なお、図１１〜図１９において１つの筒状バンプＸijを拡大して示すが、実際は、例えば図１に示すように複数の第２ランド２１の各上面に複数の筒状バンプＸijが一括して形成される。また、図１２及び図１３、図１５及び図１６、並びに図１８及び図１９の断面図において、簡略化のため中間層配線２２及び下層配線２３の図示を省略しているが、実際は、例えば図２に示すように中間層配線２２及び下層配線２３が回路内蔵絶縁層１２に予め埋め込まれている。
先ず、式（２）に依拠したアルゴリズムを基礎として、コンピュータ支援設計（ＣＡＤ）装置の記憶装置に、実施の形態に係るバンプレイアウトプログラムを格納する。格納されたバンプレイアウトプログラムによって、マトリクス上のそれぞれの位置において、各筒状バンプＸijの長手方向とＸ軸方向とのなす傾斜角θが決定して、露光用データのセットを作製する。
そして、パターンジェネレータ等のマスク製造装置の記憶装置に、この露光用データのセットを格納する。このマスク製造装置を用いて図１に示したレイアウトのような、座標位置により異なる開口部のパターンをマトリクス状に配置した描画像をフォトマスク基板のクロム膜又は酸化クロム膜等の遮光膜の上に塗布されたフォトレジスト膜に転写する。このフォトレジスト膜を用いて、フォトマスク基板の遮光膜をエッチングし、実施の形態に係るバンプレイアウト用フォトマスクを用意する。
そして、図１１、図１２及び図１３に示すように、予め複数の第２ランド２１が配列された第１主面５３上にフォトレジスト膜９１をスピン塗布する。フォトレジスト膜９１は、形成する予定の筒状バンプＸijの高さに一致する厚さを有するように塗布される。
更に、実施の形態に係るバンプレイアウト用フォトマスクを用いて、フォトリソグラフィ技術により、第２ランド２１の各上面の一部を露出する開口部９２のパターンを図１に示したレイアウトのようにマトリクス状に複数個形成する。複数の開口部９２は、筒状バンプＸijを形成するマトリクス上のそれぞれの位置に定義される中心ｏに向かう傾斜角θと長手方向の長さを、それぞれの座標毎に有する。
また、開口部９２は、フォトレジスト膜９１の下面から上面に向かうほど内径が減少する逆テーパ状に形成される。開口部９２の内側面は、上端において最も内径が小さくなるように上部において内側に向かって湾曲し得る。よって、フォトレジストの材料、露光、現像等のフォトリソグラフィの条件は、開口部９２を逆テーパ状に形成可能なように決定される。
次いで、図１４、図１５及び図１６に示すように、第１主面５３の法線に対して所定の範囲の入射角でＡｕやＡｕ合金等の金属のスパッタリング粒子をスパッタリング法で堆積する。スパッタリング装置のターゲットをＡｕ等とし、フォトレジスト膜９１が塗布された第１主面５３にＡｕ等のスパッタリング粒子を放出する。スパッタリング粒子は、開口部９２により露出された第２ランド２１の上面、開口部９２の内側面及びフォトレジスト膜９１の上面にそれぞれ堆積する。このため、スパッタリング粒子の入射角並びにターゲット及び基板間の距離は、開口部９２により露出された第２ランド２１の上面及び開口部９２の内側面の全面にスパッタリング粒子が堆積するように決定される。斜め方向から金属のスパッタリング粒子を入射させることにより、開口部９２により露出された第２ランド２１の上面に金属からなる筒状バンプＸijの底部４１が形成され、開口部９２の内側面に金属の側壁部４２が形成される。また、フォトレジスト膜９１の上面に金属膜９３が形成される。
このとき、図１４及び図１５に示すように、短手方向に沿う側壁部４２は、開口部９２の長手方向における内径が短手方向より大きく、スパッタリング粒子の堆積量が多いため、ステップカバレッジが高い。このため、短手方向に沿う側壁部４２は、長手方向に沿う側壁部４２より厚く形成される。逆に、図１４及び図１６に示すように、長手方向に沿う側壁部４２は、開口部９２の短手方向における内径が長手方向より小さく、スパッタリング粒子の堆積量が少なく、ステップカバレッジが低い。このため、長手方向に沿う側壁部４２は、短手方向に沿う側壁部４２より薄く形成される。
また、筒状バンプＸijの側壁部４２は、上端における内径が最も小さくなるように上部において内側に向かって湾曲する開口部９２の内側面に堆積される。このため、側壁部４２は、上端において最もスパッタ粒子の堆積量が少なく、上端において最も薄い厚さを有するように形成され得る。即ち、側壁部４２は、下端から上端に向かうに連れて減少する厚さを有し得る。
最後に、リフトオフ法を用いて図１７、図１８及び図１９に示すように筒状バンプＸijを形成する。即ち、フォトレジスト膜９１及びフォトレジスト膜９１の上面に堆積した金属膜９３を除去し、第２ランド２１の各上面に接合された筒状バンプＸijが図１に示したような放射状のレイアウトで形成される。
その後、複数の筒状バンプＸijが放射状に配置された信号回路基板１０の第１主面５３と、検出器基板５０の第２主面１３とを、第２ランド２１及び第１ランド６１のそれぞれが対応するように平行に対向させ、互いに加圧させながら加熱又は超音波のエネルギーを印加する。これにより、筒状バンプＸijの上端が内側に向けて容易に変形し、第１ランド６１の下面と面接触をなして熱圧着される。この結果、各筒状バンプＸijが第２ランド２１及び第１ランド６１の間を電気的に接続し、実施の形態に係る固体撮像装置が組み立てられる。
本発明の実施の形態に係る固体撮像装置は、図１に示したように、複数の筒状バンプＸijの各長手方向が、第１主面５３及び第２主面１３の中心ｏに向かう放射状の複数の線の上にそれぞれ中心を合わせて配列される。よって、各筒状バンプＸijは、熱応力の方向に沿って配置されるため、信号回路基板１０及び検出器基板５０が互いの熱応力の差により相対的に変位した場合であっても、電気的な接続が維持され易くなる。また、複数の筒状バンプＸijは、長手方向に沿う側壁部４２が変形し易いため、熱応力を低減することができる。更に、複数の筒状バンプＸijは、仮に長手方向に沿う薄い側壁部４２において破損が生じた場合であっても、短手方向に沿う厚い側壁部４２により、電気的な接続を維持することができる。以上のように、本発明の実施の形態に係る固体撮像装置によれば、信号回路基板１０及び検出器基板５０の間の熱膨張係数の差に起因する熱応力の影響を低減し、固体撮像装置の信頼性を向上することができる。
更に複数の筒状バンプＸijは、上端における厚さが最も薄い側壁部４２を有するため、第１ランド６１に加圧されることにより容易に変形され、第１ランド６１の下面に面接触をなして接合される。これにより、ＣｄＴｅ、ＣｄＺｎＴｅのように、比較的脆いアレイ・チップ５２を有する検出器基板５０に対して、加圧時に作用する応力を低減することができる。
（その他の実施形態）
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、上述の実施の形態において、筒状バンプＸijは、信号回路基板１０の第１主面５３側に形成される例を説明したが、図２０に示すように、検出器基板５０の第２主面１３側に形成されてもよい。この場合、先ず、図１１〜図１３の説明と同様に、複数の第１ランド６１が配列された第２主面１３上に塗布されたフォトレジスト膜に、平面パターンとして第２主面１３の中心に向かう長手方向を有する開口部を形成する。次いで、図１４〜図１６の説明と同様に、フォトレジスト膜をマスクとしてスパッタリングを行うことにより、第１ランド６１の各上面に逆テーパ状の筒状バンプＸijを形成することができる。この場合も、信号回路基板１０及び検出器基板５０を接合する際に、筒状バンプＸijが容易に変形することにより、加圧時の信号回路基板１０及び検出器基板５０に作用する応力を低減することができる。
また、全ての筒状バンプＸijが、平面パターンとして中心ｏに向かう放射状の複数の線の上にそれぞれの長手方向を合わせて配列される必要はない。例えば、図２１に示すように、複数の筒状バンプＸijは、中心ｏを通る４本の放射状の直線により等分された４つの矩形領域Ｅ1，Ｅ2，Ｅ3，Ｅ4に応じて４つのグループに分類され、グループ毎に同一配向を有するように配列されてもよい。
例えば矩形領域Ｅ1は、中心ｏからＸ軸方向及びＹ軸方向に伸びる２本の線を互いに直交する辺として区分される。矩形領域Ｅ1のグループにおいて最も大きな熱応力が作用される筒状バンプＸijは、最も中心ｏから離れている筒状バンプＸi+4,j+4である。このため、筒状バンプＸi+4,j+4は、中心ｏに向かう線Ｃ1の上に長手方向を合わせるように配置される。特定の放射状の線Ｃ1は、中心ｏと筒状バンプＸi+4,j+4の中心とを通る線である。この放射状の線Ｃ1の上に配列される筒状バンプの一群は、それぞれ長手方向の中心軸を線Ｃ1の方向に合わせている。即ち線Ｃ1の上に線状に配列される４つの筒状バンプのそれぞれの傾斜角θは線Ｃ1の傾斜角θに等しい。線Ｃ1から外れた位置に配列された、矩形領域Ｅ1のグループに属する他の筒状バンプＸijは、筒状バンプＸi+4,j+4と同一の傾斜角θを有し、互いに同一配向となるように配列される。これによりＣＡＤにおいて筒状バンプＸijそれぞれの傾斜角θを決定するため演算処理が不要となる、或いは演算処理負荷が軽減される。ＣＡＤを構成するコンピュータシステムの記憶容量等も軽減され、パターン設計が短時間で可能になる。
なお図２１に示す例では、上述の通りｍ＝ｎ＝２ｐ＋１（奇数）であり、矩形領域Ｅ1，Ｅ2，Ｅ3，Ｅ4の各境界上に位置する筒状バンプＸijが存在するが、境界上に位置する筒状バンプＸijの配向、即ち属するグループは、任意に選択されてもよい。例えば、矩形領域Ｅ1及び矩形領域Ｅ2の境界上に位置する筒状バンプＸi,j+1，Ｘi,j+2，Ｘi,j+3，Ｘi,j+4は、矩形領域Ｅ1のグループに属するものとし、筒状バンプＸi+4,j+4と同一の配向を有する。但し、中心ｏに位置する筒状バンプＸijに作用する熱応力が０となるように、矩形領域Ｅ1，Ｅ2，Ｅ3，Ｅ4の各グループの筒状バンプＸijの数は、互いに等しいことが望ましい。
更に、中心ｏを通る複数の放射状の線により区分される領域の数は４に限るものでなく、４より大きくても少なくても構わない。例えば、Ｘ軸とのなす角が、０°、６０°、１２０°、１８０°、２４０°、３００°となる中心ｏを通る６本の放射状の線により等分された６つの領域に応じた６つのグループに筒状バンプＸijが分類され、グループ毎に同一配向を有するように配列されてもよい。更に内側の矩形領域と、この内側の矩形領域を囲む外側の額縁状（ベルト状）領域とからなる２重構造に区分してから、内側の矩形領域の区分数よりも外側の額縁状領域の区分数の方が多くなるような領域の分割の仕方をしてもよい。
なお、中心ｏを通る複数の放射状の線により区分される領域は、互いに等しい面積を有する必要はない。即ち、各グループに属する筒状バンプＸijの数は、互いに等しいとは限らない。例えば、各領域は、筒状バンプＸijに作用する熱応力に応じて様々の方法により決定されることができる。但し、これらの場合、中心ｏにおける熱応力が０となるように、例えば、各筒状バンプＸijの長手方向に平行であり、各筒状バンプＸijの中心から中心ｏに近づく方向の単位ベクトルを定義し、この単位ベクトルの総和が実質的に０となるように、複数の筒状バンプＸijの配向が決定されることが望ましい。このとき、中心ｏから所定の距離範囲の熱応力の小さい領域においては、単位ベクトルを考慮せずに筒状バンプＸijが任意の傾斜角θを有するように配置されてもよい。
また、上述の実施の形態において、各筒状バンプＸijの平面パターンが長方形状である例を説明したが、平面パターンは、長手方向及び短手方向を有するパターンであればよく、例えば、楕円状等であってもよい。この場合、図１１に示した例において、平面パターンが楕円状の開口部をフォトレジスト膜９１に形成することにより、平面パターンが楕円状の筒状バンプを形成することができる。その他、筒状バンプＸijは、プロセス上の理由により、丸みを帯びた長方形状や長丸状の平面パターン有するように形成され得る。
その他、上記の実施の形態において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０ 信号回路基板
１３ 第２主面
２１ 第２ランド
４１ 底部
４２ 側壁部
５０ 検出器基板
５１ 共通電極
５２ アレイ・チップ
５３ 第１主面
６１ 第１ランド
Ｘij 筒状バンプ

Claims (8)

  1. マトリクス状に複数の固体検出器を配列し、前記複数の固体検出器の一方の電極が露出する第１主面に、前記複数の固体検出器の配列に対応して、複数の第１ランドを前記マトリクス状に配列した検出器基板と、
    前記第１主面に平行に対向し、平面パターンとして前記第１主面の中心に一致する中心を有する第２主面に、前記複数の第１ランドにそれぞれ対応して配列された複数の第２ランドを有し、前記複数の固体検出器からのそれぞれの信号を読み出す信号読出回路のそれぞれを、前記マトリクス状に配列した信号回路基板と、
    前記複数の第１ランド及び前記複数の第２ランドのそれぞれの間に挟まれ、長手方向の傾斜角が配置位置によって異なるように、前記マトリクス状に配列された複数の筒状バンプと、
    を備え、前記複数の筒状バンプの少なくとも一部の平面パターンとして、前記中心に向かう特定の放射状の線の上に、それぞれの長手方向を合わせた複数の筒状バンプの線状配列が含まれることを特徴とする固体撮像装置。
  2. 前記複数の筒状バンプの配列は、前記中心に向かう複数の放射状の線によって複数の領域に分割され、
    前記複数の領域のそれぞれにおいて、前記複数の領域のそれぞれの中心線となる、前記中心に向かう特定の放射状の線の上に、それぞれの長手方向を合わせた複数の筒状バンプが線状に配列されていることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記複数の領域のそれぞれにおいて、それぞれの領域に属する他の筒状バンプが、前記特定の放射状の線の上の前記筒状バンプの傾斜角と同一の傾斜角で配列されていることを特徴とする請求項２に記載の固体撮像装置。
  4. 平面パターンとして、前記複数の筒状バンプが前記中心に向かう放射状の線の上にそれぞれの長手方向を合わせて、前記マトリクス状に配列されていることを特徴とする請求項１に記載の固体撮像装置。
  5. 前記中心に向かう特定の放射状の線の上において、前記複数の筒状バンプのそれぞれの前記長手方向は、前記信号回路基板及び前記検出器基板の間の熱膨張係数の差に起因する熱応力の方向に沿うことを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
  6. 前記複数の筒状バンプのそれぞれは、第２ランドに接合される一端及び前記第１ランドに接合される他端を有する筒状の側壁部を有し、
    前記長手方向に沿う前記側壁部の厚さは、前記長手方向に直交する短手方向に沿う前記側壁部の厚さより薄いことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
  7. 前記側壁部は、前記一端から前記他端に向かうほど減少する内径及び外径を有することを特徴とする請求項６に記載の固体撮像装置。
  8. 前記側壁部は、前記他端において最も薄い厚さを有することを特徴とする請求項７に記載の固体撮像装置。
JP2017089871A 2017-04-28 2017-04-28 固体撮像装置 Active JP7078821B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017089871A JP7078821B2 (ja) 2017-04-28 2017-04-28 固体撮像装置
EP17210138.8A EP3396715B1 (en) 2017-04-28 2017-12-22 Solid-state imaging device
US15/851,898 US10115695B1 (en) 2017-04-28 2017-12-22 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017089871A JP7078821B2 (ja) 2017-04-28 2017-04-28 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2018190775A true JP2018190775A (ja) 2018-11-29
JP7078821B2 JP7078821B2 (ja) 2022-06-01

Family

ID=62044449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017089871A Active JP7078821B2 (ja) 2017-04-28 2017-04-28 固体撮像装置

Country Status (3)

Country Link
US (1) US10115695B1 (ja)
EP (1) EP3396715B1 (ja)
JP (1) JP7078821B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI429066B (zh) * 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPS63289844A (ja) * 1987-05-21 1988-11-28 Fuji Electric Co Ltd 半導体装置のバンプ電極
JPH03262141A (ja) * 1990-03-12 1991-11-21 Nippondenso Co Ltd バンプ付きリードの接合方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JPH07321247A (ja) * 1994-05-26 1995-12-08 Hitachi Ltd Ｂｇａ型半導体装置とそれを実装する基板
JPH08204166A (ja) * 1995-01-23 1996-08-09 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JP2000228423A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2005019429A (ja) * 2003-06-23 2005-01-20 Seiko Epson Corp 半導体チップの接続方法、半導体チップ
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
US20080142964A1 (en) * 2006-12-13 2008-06-19 Haixiao Sun Tubular-shaped bumps for integrated circuit devices and methods of fabrication
US20090045508A1 (en) * 2007-08-13 2009-02-19 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JP2012038766A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
WO2014064837A1 (ja) * 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
US20150366049A1 (en) * 2014-06-17 2015-12-17 Samsung Display Co., Ltd. Array substrate and method of mounting integrated circuit using the same
US20160043051A1 (en) * 2014-08-08 2016-02-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20160086902A1 (en) * 2014-09-24 2016-03-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307410A (ja) * 1994-05-16 1995-11-21 Hitachi Ltd 半導体装置
JPH1131893A (ja) * 1997-05-12 1999-02-02 Murata Mfg Co Ltd 電子部品の製造方法およびそれを用いた電子部品
JP3351355B2 (ja) * 1998-09-29 2002-11-25 株式会社デンソー 電子部品の実装構造
US6373139B1 (en) * 1999-10-06 2002-04-16 Motorola, Inc. Layout for a ball grid array
JP2005340674A (ja) * 2004-05-28 2005-12-08 Toshiba Corp 半導体装置とその製造方法
JP5040746B2 (ja) * 2008-03-14 2012-10-03 日本電気株式会社 電子部品及びその製造方法
TWI379391B (en) * 2008-05-05 2012-12-11 Siliconware Precision Industries Co Ltd Electronic carrier board
JP2015165185A (ja) 2012-07-04 2015-09-17 株式会社島津製作所 放射線二次元検出器
JP6392171B2 (ja) * 2015-05-28 2018-09-19 新光電気工業株式会社 半導体装置及びその製造方法
US10468365B2 (en) 2015-11-12 2019-11-05 Shimadzu Corporation Semiconductor device and semiconductor detector, methods for manufacturing same, and semiconductor chip or substrate

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038839A (ja) * 1983-08-12 1985-02-28 Hitachi Ltd フリツプチツプ型半導体装置
JPS63289844A (ja) * 1987-05-21 1988-11-28 Fuji Electric Co Ltd 半導体装置のバンプ電極
JPH03262141A (ja) * 1990-03-12 1991-11-21 Nippondenso Co Ltd バンプ付きリードの接合方法
JPH07115096A (ja) * 1993-10-18 1995-05-02 Fujitsu Ltd バンプ電極
JPH07321247A (ja) * 1994-05-26 1995-12-08 Hitachi Ltd Ｂｇａ型半導体装置とそれを実装する基板
JPH08204166A (ja) * 1995-01-23 1996-08-09 Nippon Hoso Kyokai <Nhk> 積層型固体撮像装置
JP2000228423A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2005019429A (ja) * 2003-06-23 2005-01-20 Seiko Epson Corp 半導体チップの接続方法、半導体チップ
JP2008130992A (ja) * 2006-11-24 2008-06-05 Fujitsu Ltd 実装構造体とその製造方法および半導体装置とその製造方法
US20080142964A1 (en) * 2006-12-13 2008-06-19 Haixiao Sun Tubular-shaped bumps for integrated circuit devices and methods of fabrication
US20090045508A1 (en) * 2007-08-13 2009-02-19 Broadcom Corporation Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
US8536458B1 (en) * 2009-03-30 2013-09-17 Amkor Technology, Inc. Fine pitch copper pillar package and method
JP2012038766A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、半導体チップ、これらの製造方法、および光学センサ装置
WO2014064837A1 (ja) * 2012-10-26 2014-05-01 オリンパス株式会社 固体撮像装置、撮像装置および信号読み出し方法
US20150366049A1 (en) * 2014-06-17 2015-12-17 Samsung Display Co., Ltd. Array substrate and method of mounting integrated circuit using the same
US20160043051A1 (en) * 2014-08-08 2016-02-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US20160086902A1 (en) * 2014-09-24 2016-03-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof

Also Published As

Publication number Publication date
EP3396715B1 (en) 2019-12-11
US10115695B1 (en) 2018-10-30
EP3396715A1 (en) 2018-10-31
JP7078821B2 (ja) 2022-06-01
US20180315727A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US9917123B2 (en) Method and apparatus for image sensor packaging
JP4541299B2 (ja) 光検出装置
EP2769407B1 (en) Techniques for tiling arrays of pixel elements
US10879292B2 (en) Semiconductor package and method of manufacturing the same
US8482108B2 (en) Wafer-scale X-ray detector and method of manufacturing the same
KR20180016053A (ko) 스택 이미지 센서 패키지 및 이를 포함하는 스택 이미지 센서 모듈
US11887920B2 (en) Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods
JP6123397B2 (ja) 撮像装置
EP1459384A2 (en) Sensor arrangement consisting of light-sensitive and/or x-ray sensitive sensors
US11495565B2 (en) Stacked semiconductor device and multiple chips used therein
US5120960A (en) Infrared image detecting device and method
JP7078821B2 (ja) 固体撮像装置
KR102609264B1 (ko) 센서 유닛, 방사선 검출기 및 센서 유닛 제조 방법
WO2003083944A1 (en) Pixel sensor array and method of manufacture thereof
US11749630B2 (en) Interconnect structure and semiconductor chip including the same
US20230307481A1 (en) Photodetector array (pda) metallization
US11393768B2 (en) Semiconductor package and manufacturing method thereof
US20220310690A1 (en) Mosaic focal plane array
US11705471B2 (en) Close butted collocated variable technology imaging arrays on a single ROIC
KR100311979B1 (ko) 적외선 검출기 및 그 제조방법
Marion et al. Hybrid Heterogeneous Imaging Arrays with Reinforced Functionality and Reliability
Marion et al. Hybrid Heterogeneous Imaging Arrays with Reinforced Functionality and Reliability [C]
JP2017092419A (ja) 半導体検出器
IL148463A (en) Pixel sensor array and method of manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220419

R150 Certificate of patent or registration of utility model

Ref document number: 7078821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150