JPS6038839A - フリツプチツプ型半導体装置 - Google Patents

フリツプチツプ型半導体装置

Info

Publication number
JPS6038839A
JPS6038839A JP58146330A JP14633083A JPS6038839A JP S6038839 A JPS6038839 A JP S6038839A JP 58146330 A JP58146330 A JP 58146330A JP 14633083 A JP14633083 A JP 14633083A JP S6038839 A JPS6038839 A JP S6038839A
Authority
JP
Japan
Prior art keywords
bump
chip
bumps
oval
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58146330A
Other languages
English (en)
Other versions
JPH051616B2 (ja
Inventor
Masatoshi Tsuneoka
正年 恒岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58146330A priority Critical patent/JPS6038839A/ja
Publication of JPS6038839A publication Critical patent/JPS6038839A/ja
Publication of JPH051616B2 publication Critical patent/JPH051616B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0614—Circular array, i.e. array with radial symmetry
    • H01L2224/06144—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
    • H01L2224/06145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14141—Circular array, i.e. array with radial symmetry being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H01L2224/14143—Circular array, i.e. array with radial symmetry with a staggered arrangement, e.g. depopulated array
    • H01L2224/14145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体チップ、パッケージ、低融点金属バン
プからなるワイヤレス方式のフリップチップ型半導体装
置に関するものである。
〔背景技術〕
大型コンピュータ用大規模集積回路（ＬＳＩ）等の半導
体装置は、内部多層微細配綜技や階の確立と平行し、そ
の実装面においてもワイヤボンディング方式からワイヤ
レス方式の半田等の低融点金属のバンプ電極を用いたス
リップチップ方式のボンディングによる実装（以下、単
にフリップチップボンディングという）による高速高集
積化をはかる要求が高まってきている。この要求を満す
ためには、高信頼度でかつ長力命のフリップチップボン
ディング技術を確立する必要がある。
そこで、本発明者は、フリップチップボンディング技術
について以下に述べるような技術を開発した。
すなわち、半導体チップ（以下、単にチップという）側
及びパッケージ側に円形のｆＬ極を形成し、両者を半田
等の部分球状の低融点金島バンプ電極（以下、単にバン
プという）によって電気的１機械的に結合するものであ
る。
しかし、前記の技術は、以下の欠点を有することが本発
明者により明らかにされた。すなわち、チップとパッケ
ージ間の接続部であるバンプの形状が部分球状であるた
め、チップ又はパッケージに平行な方向に対する強度が
等方向となる。そのため、バンプの配置分布の中心から
最も離れたバングは、温度サイクルにおけるチップとパ
ッケージとの熱膨張率の差によって発生する応力を受け
て破断不良をおこしやすい欠点があった。
〔発明の目的〕
本発明の目的は、チップとパッケージとの熱膨張率の差
によって発生する応力に耐え得ることが可能なバンプを
具備したフリップチップ型半導体装置を提供することに
ある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、フリップチップ型半導体装直において、チッ
プとパッケージとの熱膨張率の差によって発生する応力
がバンプに加わる方向とほぼ同一方向に、他の方向に比
軸して、ｌｌ″ｒに大きな強度を有するバンプを形成す
ることにより、バンプの破断不良を防止するようにした
ものである。
〔実施例〕
第１図及び第２図は１本発明のフリップチップ型半導体
装置の一実施例を説明するための図であり、第１図は、
そのチップの平面図、第２図は、そのチップをパッケー
ジに実装した場合の側面図である。
本実施例は、バンプを楕円球状にするためにチップ１０
所定表面側に楕円形電極を形）戊し、その楕円形電極上
に、第１図に示すように、バンプ２を設ける。そして、
パッケージの一部である実装基板３０所定表面側にＶけ
られている楕円形電極と前記バンプ２を、第２図に示す
ように、電気的。
機械的に結合してフリップチップ型半導体装置を構成し
たものである。
前記バンプ２の形成は１部分楕円球状をなしており、そ
れをチップ１に平行な面で切ると、その断面は楕円形状
をなしている。また、チップ１と垂直な面（第１図のＡ
−Ａ線で切った面）で前記バンプ２を切ると、その断面
Ａは、第３図に示すような縦長楕円形状をなしており、
チップ１と垂直な面（第１図のＢ−Ｂ線で切った面）で
バンプ２を切ると、その断面Ｂは、第４図に示すような
横長楕円形状をなしている。
また、前記バンプ２の配置は、第１図に示すように、バ
ンプ２の配置分布の中心４とバンプ２とを結ぶ直線方向
にバング２の長軸を合わせる。すなわち、前記バンプ２
の配置分布の中心４からの放射線上にバンプ２の長軸が
一致するように各バンプ２を配置するっ なお、前記バンプ２の配置は、必要に応じてチップ１の
外周部のみでな（、前記放射線上のいずれの位置にも設
けて全面バンブを形成することもｕｆ　ｉｆ：である。
また、中心４はチップ１の中心（重心）に一致するよう
にするのがよい。
次に１本実施例のバング２の作用について説明する。
前記部分楕円球状を有するバング２は、チップ１と実装
基板′３との熱膨張係数の差により第５図に示すような
応力Ｆ、が加わるっこのバンプ２に加わる応力Ｆ、は、
第６図に示すバンプ２と同一体積を有する部分球状のバ
ンプ２Ａに加わる応力Ｆ、に比較して、前記応力Ｆ、が
加わる方向におけるバンプ２の強度がバンプ２の長くな
った分だけ分散される。なお、バンプ２と実装載板３と
の間の応力は第５図、第６図のようにではなくバンブ２
内のみに働くこともありうる。
これにより、いずれの場合でもバンプ２に加えられる応
力は△）゛だけ減少させることができるため、温度サイ
クルによるバンプ２の破断不良が生じにくくなる。
また、第３図に示すように、バンプ２の断面Ａの部分で
のバンプ２とチップ１又はバンプ２と実装基板３の接触
角θ１は、破線で示す部分球状のパンダの接触面θ、よ
り大きくなるので、その強度が部分球状のバンプより増
大しバンプ２の破断不良が生じにくくなる。
〔効　果〕
チップとパッケージとの熱膨張率の差等によって生じる
応力が加わる方向に、その方向に対して特に強い強度を
有するバンプを設けることにより。
バンプの破断不良を防止することができ、フリップチッ
プ型半導体装置の信頼性を向上することができる。
熱膨張率差による応力の働く方向以外に働（応力に対し
ては、実装基板とバンプとの接触角θを大きくしている
ので、従来より強いバンプとすることができる。
このような効果は、楕円形電極を設けたことにより容易
にかつ同時に得られる。
以上本発明者によってなされた発明を実施例に基すき具
体的に説明したが１本発明は前記実施例に限定されるも
のではな（、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、バンプの形状及
び配置位置等は前記機能を有するものであればどのよう
なものでもよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である大規模集積回路等の
半導体装置の電＠（形成技術に適用した場合について説
明したが、それに限定されるものでなく１本発明は、少
フヨクともバンプによって電気的１機械的に接続する場
合、熱膨張率の差になる応力が加わることによりバンプ
の破断不良防止を必要とする技術分野には適用できる。
【図面の簡単な説明】
第１図及び第２図は１本発明のフリップチップ型半導体
装置の一実施例を説明するための図であり、 第１図は、そのチップの平面図。 第２図は、第１図に示すチップをパッケージに実装した
場合の側面図。 第３図及び第４図は２本実施例の・くンプの形成を説明
するための図、 第５図は１本実施例のバンプに加わる応力を示す図、 第６図は、部分球状バンプに加わる応力を示す図である
。 図中。 １・・・チップ、２・・・バンプ、３・・・実装鵡板、
４・・・バンプの配置分布の中心。 である。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ、実装基板、低融点金属バンプからな
    るフリップチップ型半導体装置において。 前記半導体チップと実装基板との熱膨張率の差等によっ
    て生ずる応力が加わる方向に、他の方向に比較して、特
    に大きな強度を有するような前記低融点金属バンプを形
    成したことを特徴とするフリップチップ型半導体装置。 ２、前記低融点金属バンプを部分楕円球状に形成し、該
    低融点金属の長軸を低融点金属バンプの配置分布の中心
    からの放射線と一致するように設けたことを特徴とする
    特許請求範囲第１項記載の７リツプチツプ型半導体装置
    。 ３　前記低融点金属バンプを半導体チップの所定表面の
    外周部に配設したことを特徴とする特許請求範囲第２項
    記載の７リツプチツプ型半導体装置。
JP58146330A 1983-08-12 1983-08-12 フリツプチツプ型半導体装置 Granted JPS6038839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58146330A JPS6038839A (ja) 1983-08-12 1983-08-12 フリツプチツプ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58146330A JPS6038839A (ja) 1983-08-12 1983-08-12 フリツプチツプ型半導体装置

Publications (2)

Publication Number Publication Date
JPS6038839A true JPS6038839A (ja) 1985-02-28
JPH051616B2 JPH051616B2 (ja) 1993-01-08

Family

ID=15405239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58146330A Granted JPS6038839A (ja) 1983-08-12 1983-08-12 フリツプチツプ型半導体装置

Country Status (1)

Country Link
JP (1) JPS6038839A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554063U (ja) * 1991-09-25 1993-07-20 小糸工業株式会社 車両用方向転換椅子の回転ロック機構
JPH09102517A (ja) * 1995-10-05 1997-04-15 Nec Corp 半導体装置
WO2000013228A1 (de) * 1998-09-01 2000-03-09 Robert Bosch Gmbh Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat sowie verfahren zur überprüfung einer derartigen verbindung
EP0918355A3 (en) * 1997-11-24 2001-04-25 Delphi Technologies, Inc. Solder bump input/output pad for a surface mount circuit device
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2002539632A (ja) * 1999-03-17 2002-11-19 インプット／アウトプット，インコーポレーテッド 低応力ダイ・アタッチメント
CN105762128A (zh) * 2011-02-08 2016-07-13 台湾积体电路制造股份有限公司 用于半导体器件的伸长凸块结构
JP2018190775A (ja) * 2017-04-28 2018-11-29 東北マイクロテック株式会社 固体撮像装置
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129867A (ja) * 1974-09-06 1976-03-13 Hitachi Ltd Bondenguhoho

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129867A (ja) * 1974-09-06 1976-03-13 Hitachi Ltd Bondenguhoho

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554063U (ja) * 1991-09-25 1993-07-20 小糸工業株式会社 車両用方向転換椅子の回転ロック機構
JPH09102517A (ja) * 1995-10-05 1997-04-15 Nec Corp 半導体装置
EP0918355A3 (en) * 1997-11-24 2001-04-25 Delphi Technologies, Inc. Solder bump input/output pad for a surface mount circuit device
WO2000013228A1 (de) * 1998-09-01 2000-03-09 Robert Bosch Gmbh Verfahren zur verbindung von elektronischen bauelementen mit einem trägersubstrat sowie verfahren zur überprüfung einer derartigen verbindung
US6678948B1 (en) 1998-09-01 2004-01-20 Robert Bosch Gmbh Method for connecting electronic components to a substrate, and a method for checking such a connection
JP2002539632A (ja) * 1999-03-17 2002-11-19 インプット／アウトプット，インコーポレーテッド 低応力ダイ・アタッチメント
JP2002217227A (ja) * 2000-12-29 2002-08-02 Samsung Electronics Co Ltd 熱応力吸収インタフェース構造体とこれを用いたウェーハレベルパッケージ及びその製造方法
JP2007214587A (ja) * 2000-12-29 2007-08-23 Samsung Electronics Co Ltd 半導体アセンブリ
CN105762128A (zh) * 2011-02-08 2016-07-13 台湾积体电路制造股份有限公司 用于半导体器件的伸长凸块结构
JP2018190775A (ja) * 2017-04-28 2018-11-29 東北マイクロテック株式会社 固体撮像装置
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Also Published As

Publication number Publication date
JPH051616B2 (ja) 1993-01-08

Similar Documents

Publication Publication Date Title
JP3581086B2 (ja) 半導体装置
JPS61502294A (ja) 高密度ｉｃモジュ−ルアセンブリ
KR20150041029A (ko) Bva 인터포저
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
JPS6038839A (ja) フリツプチツプ型半導体装置
JP4341187B2 (ja) 半導体装置
KR100586697B1 (ko) 솔더 조인트 특성이 개선된 반도체 패키지
JPH07235618A (ja) 多端子半導体パッケージ
US20070166881A1 (en) Package structure and method for manufacturing the same
JP3929381B2 (ja) 半導体装置
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JPH1187556A (ja) 半導体装置
TWI378546B (en) Substrate and package for micro bga
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
JP2003249621A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0219978B2 (ja)
JPS6057957A (ja) 接続構造
TWI690253B (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP3558070B2 (ja) 半導体装置およびその製造方法
TWI710093B (zh) 天線置頂之半導體封裝結構
JPH01286430A (ja) 半導体チップの実装方法
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
JP2551243B2 (ja) 半導体装置