JP2003249621A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003249621A JP2003249621A JP2002048321A JP2002048321A JP2003249621A JP 2003249621 A JP2003249621 A JP 2003249621A JP 2002048321 A JP2002048321 A JP 2002048321A JP 2002048321 A JP2002048321 A JP 2002048321A JP 2003249621 A JP2003249621 A JP 2003249621A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- semiconductor chip
- semiconductor device
- lead
- bent portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
る。 【解決手段】 半導体装置は、リード32と、積み重ね
られてなる複数の半導体チップと、複数の半導体チップ
のうち第1の半導体チップ10とリード32とを電気的
に接続する第1のワイヤ40と、複数の半導体チップの
うち第1の半導体チップ10に積み重ねられた第2の半
導体チップ20とリード32とを電気的に接続する第2
のワイヤ50と、第2のワイヤ50に形成され、他の部
分よりも曲率の大きい第1及び第2の屈曲部54、56
と、を含み、第2のワイヤ50は、リード32の上方に
第1の屈曲部54に至るように延びてなり、第1の屈曲
部54から第2の半導体チップ20の方向に斜め上方向
に延びてなり、第2の屈曲部56から下方向に延びるこ
とで第2の半導体チップ20に電気的に接続されてい
る。
Description
の製造方法、回路基板並びに電子機器に関する。
装置の一例として、半導体チップの電極にワイヤをボン
ディングすることで電気的な接続を図る形態が知られて
いる。上側の半導体チップに接続するワイヤは、下側の
半導体チップに接続するワイヤに接触しないようにする
ことが重要である。また、ワイヤの軌道は、全体のルー
プ形状の高さを低くし、ワイヤ長さを短くすることが重
要である。また、ワイヤと半導体チップの角部と接触を
回避する必要がある。
ものであり、その目的は、ワイヤの好適な引き回しを実
現することにある。
体装置は、リードと、積み重ねられてなる複数の半導体
チップと、前記複数の半導体チップのうち第1の半導体
チップと、前記リードと、を電気的に接続する第1のワ
イヤと、前記複数の半導体チップのうち前記第1の半導
体チップに積み重ねられた第2の半導体チップと、前記
リードと、を電気的に接続する第2のワイヤと、前記第
2のワイヤに形成され、他の部分よりも曲率の大きい第
1及び第2の屈曲部と、を含み、前記第2のワイヤは、
前記リードの上方に前記第1の屈曲部に至るように延び
てなり、前記第1の屈曲部から前記第2の半導体チップ
の方向に斜め上方向に延びてなり、前記第2の屈曲部か
ら下方向に延びることで前記第2の半導体チップに電気
的に接続されてなる。
及び第2の屈曲部が形成されている。第2の屈曲部は、
第1の屈曲部よりも第2の半導体チップ側に形成され、
かつ、第2のワイヤの最頂部となる。これによって、第
2のワイヤと第2の半導体チップの角部との距離を確保
することができ、両者の接触を回避することができる。
さらに、第1の屈曲部によって、第1及び第2のワイヤ
との距離を調整することができる。すなわち、第2のワ
イヤがリードから直接的に第2の屈曲部に延びるより
も、第2のワイヤの最頂部の高さを低くでき、かつ、第
1及び第2のワイヤの距離を確保することができる。し
たがって、低ループで最短の第2のワイヤの引き回しを
実現することができる。
のワイヤは、前記リードにボンディングされた後に前記
第2の半導体チップの電極にボンディングされてもよ
い。
の屈曲部は、前記第1のワイヤの高さよりも低い位置に
形成されてもよい。
の屈曲部の接線と前記リードの面とのなす前記第2の半
導体チップ側の角度は、前記第1のワイヤの高さ方向の
中間部の接線と前記リードの面とのなす前記第1の半導
体チップ側の角度よりも小さくてもよい。
のワイヤのうち前記第1の屈曲部よりも前記リード側の
部分の接線と、前記リードの面とのなす前記第2の半導
体チップ側の角度は、前記第1のワイヤの高さ方向の中
間部の接線と前記リードの面とのなす前記第1の半導体
チップ側の角度よりも大きくてもよい。
ヤから離すことができるので、第1及び第2のワイヤの
間の距離を確保することができる。
の屈曲部は、前記第1の半導体チップの内側に形成され
てもよい。
の屈曲部は、前記第2の半導体チップよりも、少なくと
も前記第2のワイヤの幅の大きさ以上に高い位置に形成
されてもよい。
体チップの角部との接触を確実に回避することができ
る。
のワイヤは、前記第1及び第2の屈曲部をほぼ最短で結
ぶように延びてもよい。
短くすることができる。
ドは、基板で支持された配線パターンであってもよい。
導体装置が実装されている。
導体装置を有する。
法は、積み重ねられてなる複数の半導体チップのうち第
1の半導体チップと、リードと、を電気的に接続する第
1のワイヤを形成し、前記複数の半導体チップのうち前
記第1の半導体チップに積み重ねられた第2の半導体チ
ップと、前記リードと、を電気的に接続する第2のワイ
ヤを、他の部分よりも曲率の大きい第1及び第2の屈曲
部を有するように形成し、前記第2のワイヤを、前記リ
ードの上方に前記第1の屈曲部に至るように引き出し、
前記第1の屈曲部から前記第2の半導体チップの方向に
斜め上方向に引き出し、前記第2の屈曲部から下方向に
引き出すことで前記第2の半導体チップに電気的に接続
する。
有する第2のワイヤを形成する。第2の屈曲部は、第1
の屈曲部よりも第2の半導体チップ側に形成し、かつ、
第2のワイヤの最頂部となる。これによって、第2のワ
イヤと第2の半導体チップの角部との距離を確保するこ
とができ、両者の接触を回避することができる。さら
に、第1の屈曲部によって、第1及び第2のワイヤとの
距離を調整することができる。すなわち、第2のワイヤ
をリードから直接的に第2の屈曲部に引き出すよりも、
第2のワイヤの最頂部の高さを低くでき、かつ、第1及
び第2のワイヤの距離を確保することができる。したが
って、低ループで最短の第2のワイヤの引き回しを実現
することができる。
て、第1の屈曲部を、第1のワイヤの高さよりも低い位
置に形成してもよい。
て、前記第1の屈曲部の接線と前記リードの面とのなす
前記第2の半導体チップ側の角度を、前記第1のワイヤ
の高さ方向の中間部の接線と前記リードの面とのなす前
記第1の半導体チップ側の角度よりも小さくするよう
に、前記第2のワイヤを形成してもよい。
て、前記第2のワイヤのうち前記第1の屈曲部よりも前
記リード側の部分の接線と、前記リードの面とのなす前
記第2の半導体チップ側の角度を、前記第1のワイヤの
高さ方向の中間部の接線と前記リードの面とのなす前記
第1の半導体チップ側の角度よりも大きくするように、
前記第2のワイヤを形成してもよい。
ヤから離すことができるので、第1及び第2のワイヤの
間の距離を確保することができる。
て、前記第2の屈曲部を、前記第1の半導体チップの内
側に形成してもよい。
て、前記第2の屈曲部を、前記第2の半導体チップより
も、少なくとも前記第2のワイヤの幅の大きさ以上に高
い位置に形成してもよい。
体チップの角部との接触を確実に回避することができ
る。
て、前記第2のワイヤを、前記第1及び第2の屈曲部を
ほぼ最短で結ぶように引き出してもよい。
短くすることができる。
て、前記リードは、基板で支持された配線パターンであ
ってもよい。
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
半導体装置及びその製造方法を示す図である。図1は、
本実施の形態に係る半導体装置を示す図であり、図2
は、図1の部分拡大図である。本実施の形態に係る半導
体装置は、複数の半導体チップ(第1及び第2の半導体
チップ10、20を含む)と、基板30と、複数の半導
体チップにボンディングされた複数のワイヤ(第1及び
第2のワイヤ40、50を含む)と、を含む。
られている。半導体装置1は、スタック型(又は三次元
実装型)の半導体装置と呼ばれる。図1に示す例では、
複数の半導体チップは2つ(第1及び第2の半導体チッ
プ10、20のみ)であるが、複数の半導体チップは3
つ以上であってもよい。第1及び第2の半導体チップ1
0、20とは、複数の半導体チップのうち上下に直接的
に積み重ねられた2つを指す。半導体チップは、例え
ば、フラッシュメモリ、SRAM、DRAM、ASIC
又はMPUなどであってもよい。複数の半導体チップの
組み合わせとして、例えば、ASICとフラッシュメモ
リとSRAM、SRAM同士、DRAM同士、あるいは
フラッシュメモリとSRAMなどがある。
ないが、図1に示すように直方体(立方体を含む)をな
すことが多い。半導体チップ10は、集積回路(図示し
ない)を有し、集積回路と電気的に接続されている少な
くとも1つ(多くの場合複数)の電極12を有する。電
極12は、第1の半導体チップ10の面に薄く平らに形
成されたパッドである。図2に示すように、電極12
は、第1の半導体チップ10の面の端部(例えば外形の
2辺又は4辺の近く)に形成されてもよい。電極12
は、アルミニウム系又は銅系の金属で形成されることが
多い。なお、第1の半導体チップ10には、電極の中央
部を避けて端部を覆って、パッシベーション膜(図示し
ない)が形成されている。パッシベーション膜は、例え
ば、SiO2、SiN、ポリイミド樹脂などで形成する
ことができる。
0の外形は、第1の半導体チップ10の外形よりも小さ
い。こうすることで、第2の半導体チップ20を、第1
の半導体チップ10上に、電極12を避けて搭載するこ
とができる。第2の半導体チップ20は、第1の半導体
チップ10の中央部に搭載されることが好ましい。
し、電極22上にバンプ24が設けられている。バンプ
24が設けられることで、第2のワイヤ50のセカンド
ボンディングを行う場合に、下地となる電極22を損傷
させずに、第2のワイヤ50と電極22とを電気的に接
続することができる。バンプ24は、第2のワイヤ50
と同一材料(例えば金)で形成されることが好ましい。
と呼ばれる。基板30は、有機系(ポリイミド基板)又
は無機系(セラミック基板、ガラス基板)のいずれの材
料から形成されてもよく、これらの複合構造(ガラスエ
ポキシ基板)から形成されてもよい。基板30は、単層
又は多層基板のいずれでもよい。
ーン(リード)32を有する。配線パターン32には、
電気的な接続部(例えばランド)が形成されている。電
気的な接続部は、平らな面に形成されることが多い。配
線パターン32は、基板10のいずれか一方又は両面か
ら電気的接続を図れるように形成される。例えば、図1
に示すように、基板30に複数の貫通孔34が形成され
ることで、基板30の両面から電気的接続を図れるよう
にしてもよい。貫通孔34は、導電材料で埋められても
よいし、内壁面にメッキされてスルーホールとなってい
てもよい。
0は、電極12が上側(基板30とは反対側)を向いて
実装されている。第2の半導体チップ20は、電極22
が上側(第1の半導体チップ10とは反対側)を向いて
実装されている。
10と配線パターン32とを電気的に接続する。第1の
半導体チップ10には、電極12の個数に対応して、複
数の第1のワイヤ40が設けられる。第1のワイヤ40
は、ボールボンディング法を適用することで形成されて
もよい。詳しくは、ツール(例えばキャピラリ)の外部
に引き出された第1のワイヤ40の先端部がボール状に
溶融されて、その先端部が電極12に熱圧着される(超
音波振動も併用すると好ましい)ことで、第1のワイヤ
40が電極12に電気的に接続されてもよい。その場
合、第1のワイヤ40の先端部はバンプ42となる。そ
の後、第1のワイヤ40は、配線パターン32にボンデ
ィングされる。
30の配線パターン32にボンディングされた後に第1
の半導体チップ10の電極12にボンディングされるこ
とで形成されてもよい。その場合、ボンディング前に、
第1の半導体チップ10の電極12上に、電極12の損
傷を防止するため、バンプを設けておくことが好まし
い。なお、第1のワイヤ40の形態(例えばループ形
状)はこれらの内容に限定されない。
20と配線パターン32とを電気的に接続する。第2の
半導体チップ20には、電極22の個数に対応して、複
数の第2のワイヤ50が設けられる。第2のワイヤ50
は、第1のワイヤ40と共通の配線に電気的に接続され
てもよいし、異なる配線に電気的に接続されてもよい。
第2のワイヤ40もボールボンディング法を適用するこ
とで形成されてもよい。図2に示すように、第2のワイ
ヤ50を、基板30の配線パターン32に最初にボンデ
ィングした場合には、配線パターン32上にバンプ52
が設けられる。その後、第2のワイヤ50は、電極22
上のバンプ24にボンディングされる。
部54、56を有する。第1及び第2の屈曲部54、5
6は、第2のワイヤ50の他の部分よりも曲率が大きい
(又は曲率半径が小さい)。言い換えれば、第2のワイ
ヤ50のうち曲率の最大の部分が、第1又は第2の屈曲
部54、56のいずれか一方に相当し、曲率の2番目に
大きい部分がいずれか他方に相当する。第1及び第2の
屈曲部54、56は、いずれが最大の曲率であっても構
わない。
りも基板30(詳しくは配線パターン32)側に形成さ
れている。すなわち、第2のワイヤ50には、第1の屈
曲部54が形成され、第1の屈曲部54よりも第2の半
導体チップ20側に第2の屈曲部56が形成されてい
る。
基板30(詳しくは配線パターン32)の上方に配置さ
れてもよい。図2に示す例では、第1の屈曲部54は、
配線パターン32の接合部(例えばバンプ52)から平
面的にずれた位置に形成されている。すなわち、第2の
ワイヤ50は、配線パターン32から第2の半導体チッ
プ20に近づく方向に斜めに延びている。その場合、第
2のワイヤ50のうち第1の屈曲部54よりも配線パタ
ーン32側の部分の接線L1(実際には複数の接線のい
ずれか1つ)と、配線パターン32の面(又は基板30
の面)と、のなす角度θ1(第2の半導体チップ側の角
度)は、自由に決定することができる。そして、角度θ
1は、第1のワイヤ40の高さ方向の中間部44(例え
ば高さ方向の中点及びその付近)の接線L3(実際には
複数の接線のいずれか1つ)と、配線パターン32の面
(又は基板30の面)と、のなす角度θ3(第1の半導
体チップ側の角度)よりも大きいことが好ましい。こう
することで、第1の屈曲部54を第1のワイヤ40から
離すことができるので、第1及び第2のワイヤ40、5
0の間の距離を確保することができる。
ターン32からほぼ真上に延びることで、第1の屈曲部
54が配線パターン32の接合部(例えばバンプ52)
のほぼ真上に形成されてもよい。
第1のワイヤ40の高さよりも低い位置に形成されても
よい。第1の屈曲部54の高さ方向の位置は、配線パタ
ーン32上の第1及び第2のワイヤ40、50の各接合
部間の距離や、第2のワイヤ50の第1の屈曲部54に
至るまでの傾斜角度などを考慮して決めればよい。ある
いは、第1の屈曲部54は、第2の半導体チップ20の
高さよりも低い位置に形成されてもよい。
線L2と、配線パターン32の面(又は基板30の面)
と、のなす角度θ2(第2の半導体チップ側の角度)
は、上述の第1のワイヤ40の角度θ3よりも小さい。
すなわち、 θ1>θ3>θ2 の関係を有してもよい。こうすることで、第2のワイヤ
50を、第1のワイヤ40と接触するのを回避できる程
度に上方に引き上げるとともに、ループ形状の高さを可
能な限り低くすることができる。
ら第2の半導体チップ20の方向に、斜め上方向(基板
30とは反対方向)に延びている。すなわち、第2のワ
イヤ50は、配線パターン32の面(又は基板30の
面)と平行な面を基準として、それよりも斜め上方向に
延びている。
最頂部となる。すなわち、第2の屈曲部56の接線(図
示しない)は、配線パターン32の面(又は基板30の
面)と平行になる。図2に示すように、第2の屈曲部5
6は、第1の半導体チップ10の内側に配置されてもよ
い。すなわち、第2の屈曲部56は、第1の半導体チッ
プ10の平面視において、第1の半導体チップ10の範
囲内に配置されてもよい。
20の面よりも高い位置に配置されている。第2の屈曲
部56は、第2の半導体チップ20よりも、少なくとも
第2のワイヤ50の幅(径)の大きさ以上に高い位置に
形成されている。こうすることで、図2に示すように、
第2のワイヤ50と第2の半導体チップ20の角部(エ
ッジ)26との接触を確実に回避することができる。例
えば、第2の屈曲部56は、第2のワイヤ50の幅(例
えば約25μm)の大きさの約1〜2倍の高さ(例えば
約25〜50μm)に配置されてもよい。
ら下方向(基板30の方向)に延びている。詳しくは、
第2のワイヤ50は、配線パターン32の面(又は基板
30の面)と平行な面を基準としてそれよりも下方向に
延びて、第2の半導体チップ20の電極22(図2では
電極22上のバンプ24)に電気的に接続されている。
部54、56をほぼ最短で結ぶように延びている。すな
わち、第2のワイヤ50のうち、第1及び第2の屈曲部
54、56の間の部分は、直線になっていてもよい。こ
うすることで、第2のワイヤを可能な限り短くすること
ができる。
30上で、第1及び第2の半導体チップ10、20を封
止する封止部60を有する。封止部60は、樹脂封止部
であってもよい。封止には、金型を使用すればよい。例
えば、トランスファモールドを適用して、基板30上に
封止部60を形成してもよい。あるいは、ポッティング
法を適用することで封止部60を形成してもよい。
の外部端子62を有する。外部端子62は、ハンダボー
ルであってもよい。外部端子62は、配線パターン32
に電気的に接続されている。貫通穴34の位置に外部端
子62が形成されてもよい。第1及び第2の半導体チッ
プ10、20と電気的に接続される配線パターン32を
所定形状にパターニングすることで、外部端子62を基
板30における平面的に広がる領域に設けることができ
る。すなわち、半導体装置にピッチ変換されてなる外部
端子62を設けることができるので、回路基板(マザー
ボード)への搭載を容易に行うことができる。
2の一部を延出し、そこから外部接続を図るようにして
もよい。配線パターン32の一部をコネクタのリードと
したり、コネクタを基板30上に実装してもよい。さら
に、積極的に外部端子62を形成せず回路基板への実装
時に回路基板側に塗布されるハンダクリームを利用し、
その溶融時の表面張力で結果的に外部端子を形成しても
よい。その半導体装置は、いわゆるランドグリッドアレ
イ型の半導体装置である。
えて、リードフレームを加工して形成されたリードに、
複数の半導体チップを電気的に接続してもよい。その場
合、リードは、部材に支持されずに自由端になってい
る。リードはインナーリード及びアウターリードを有
し、インナーリードの部分に第1及び第2のワイヤ4
0、50がボンディングされる。第1及び第2の半導体
チップ10、20は、ダイパッドに搭載してもよい。あ
るいは、ダイパッドが形成されない場合には、放熱部材
(例えばヒートシンク)を設けて、そこに第1及び第2
の半導体チップ10、20を搭載してもよい。
第2のワイヤ50には、第1及び第2の屈曲部54、5
6が形成されている。第2の屈曲部56は、第1の屈曲
部54よりも第2の半導体チップ20側に形成され、か
つ、第2のワイヤ50の最頂部となる。これによって、
第2のワイヤ50と第2の半導体チップ20の角部との
距離を確保することができ、両者の接触を回避すること
ができる。さらに、第1の屈曲部54によって、第1及
び第2のワイヤ40、50との距離を調整することがで
きる。すなわち、第2のワイヤ50がリード(配線パタ
ーン32)から直接的に第2の屈曲部56に延びるより
も、第2のワイヤ50の最頂部の高さを低くでき、か
つ、第1及び第2のワイヤ40、50の距離を確保する
ことができる。これによって、第2のワイヤ50が倒れ
にくくなり、また、封止工程で封止材で流されるのを防
止することができる。したがって、低ループで最短の第
2のワイヤ50の引き回しを実現することができる。
体装置の製造方法の一部を示す図である。本実施の形態
に係る半導体装置の製造方法は、上述の内容から選択し
たいずれかの構成に至るために必要なプロセスを含み、
上述の内容と重複する部分は省略する。
2の半導体チップ10、20を搭載した後、第1の半導
体チップ10と配線パターン32とを第1のワイヤ40
によって電気的に接続する。第1のワイヤ40の形成工
程は、すでに周知の内容を適用することができる。
えばキャピラリ)を用意する。第2のワイヤ50は、金
などの導電材料で形成されている。ツール70は、穴を
有し、穴72の内側に第2のワイヤ50が挿通されてい
る。ツール70は、図示しない支持体(例えば超音波ホ
ーン)によって、図示しない製造装置の本体(ワイヤボ
ンダー)に支持されている。第2のワイヤ50は、クラ
ンパ74の開閉によって、上下方向に移動可能になって
いる。そして、ツール70の開口端部76が第2のワイ
ヤ50の一部(ボール状に形成される先端部)を押圧で
きるようになっている。
配置し、第2のワイヤ50のうち、ツール70の外部に
引き出された先端部をボール状(又は塊状)に形成す
る。熱エネルギー(例えば放電又はガス炎)によって、
先端部を溶融させてボール状に形成してもよい。
50を配線パターン32にボンディングする。その後
に、第2のワイヤ50を、第1及び第2の屈曲部54、
56を形成して、第2の半導体チップ20の方向に引き
出す。第2の半導体チップ20の電極22上にバンプ2
4を形成しておけば、ボンディング時に電極22を損傷
させずに済む。
部をバンプ24にボンディングする。詳しくは、開口端
部76における第2のワイヤ50がすでに引き出された
側で、第2のワイヤ50の一部をボンディングする。そ
の後、第2のワイヤ50をバンプ24上で引きちぎる。
こうして、第2のワイヤ50を、第1のワイヤ40の上
方に形成することができる。なお、第1のワイヤ40も
上述と同様の工程で形成してもよい。
れば、上述の効果を達成することができる。
路基板が示されている。半導体装置1は、回路基板10
00に実装されている。回路基板1000には、例え
ば、ガラスエポキシ基板等の有機系基板を用いることが
一般的である。回路基板1000には例えば銅等からな
る配線パターン1100が所望の回路となるように形成
されていて、配線パターン1100と半導体装置の外部
端子62とが接合されている。
する電子機器として、図6にはノート型パーソナルコン
ピュータ2000が示され、図7には携帯電話3000
が示されている。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成(例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成)を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
を示す図である。
の製造方法を示す図である。
の製造方法を示す図である。
示す図である。
示す図である。
示す図である。
Claims (19)
- 【請求項1】 リードと、 積み重ねられてなる複数の半導体チップと、 前記複数の半導体チップのうち第1の半導体チップと、
前記リードと、を電気的に接続する第1のワイヤと、 前記複数の半導体チップのうち前記第1の半導体チップ
に積み重ねられた第2の半導体チップと、前記リード
と、を電気的に接続する第2のワイヤと、 前記第2のワイヤに形成され、他の部分よりも曲率の大
きい第1及び第2の屈曲部と、 を含み、 前記第2のワイヤは、前記リードの上方に前記第1の屈
曲部に至るように延びてなり、前記第1の屈曲部から前
記第2の半導体チップの方向に斜め上方向に延びてな
り、前記第2の屈曲部から下方向に延びることで前記第
2の半導体チップに電気的に接続されてなる半導体装
置。 - 【請求項2】 請求項1記載の半導体装置において、 前記第2のワイヤは、前記リードにボンディングされた
後に前記第2の半導体チップの電極にボンディングされ
てなる半導体装置。 - 【請求項3】 請求項1又は請求項2に記載の半導体装
置において、 前記第1の屈曲部は、前記第1のワイヤの高さよりも低
い位置に形成されてなる半導体装置。 - 【請求項4】 請求項1から請求項3のいずれかに記載
の半導体装置において、 前記第1の屈曲部の接線と前記リードの面とのなす前記
第2の半導体チップ側の角度は、前記第1のワイヤの高
さ方向の中間部の接線と前記リードの面とのなす前記第
1の半導体チップ側の角度よりも小さい半導体装置。 - 【請求項5】 請求項1から請求項4のいずれかに記載
の半導体装置において、 前記第2のワイヤのうち前記第1の屈曲部よりも前記リ
ード側の部分の接線と、前記リードの面とのなす前記第
2の半導体チップ側の角度は、前記第1のワイヤの高さ
方向の中間部の接線と前記リードの面とのなす前記第1
の半導体チップ側の角度よりも大きい半導体装置。 - 【請求項6】 請求項1から請求項5のいずれかに記載
の半導体装置において、 前記第2の屈曲部は、前記第1の半導体チップの内側に
形成されてなる半導体装置。 - 【請求項7】 請求項1から請求項6のいずれかに記載
の半導体装置において、 前記第2の屈曲部は、前記第2の半導体チップよりも、
少なくとも前記第2のワイヤの幅の大きさ以上に高い位
置に形成されてなる半導体装置。 - 【請求項8】 請求項1から請求項7のいずれかに記載
の半導体装置において、 前記第2のワイヤは、前記第1及び第2の屈曲部をほぼ
最短で結ぶように延びてなる半導体装置。 - 【請求項9】 請求項1から請求項8のいずれかに記載
の半導体装置において、 前記リードは、基板で支持された配線パターンである半
導体装置。 - 【請求項10】 請求項1から請求項9のいずれかに記
載の半導体装置が実装された回路基板。 - 【請求項11】 請求項1から請求項9のいずれかに記
載の半導体装置を有する電子機器。 - 【請求項12】 積み重ねられてなる複数の半導体チッ
プのうち第1の半導体チップと、リードと、を電気的に
接続する第1のワイヤを形成し、 前記複数の半導体チップのうち前記第1の半導体チップ
に積み重ねられた第2の半導体チップと、前記リード
と、を電気的に接続する第2のワイヤを、他の部分より
も曲率の大きい第1及び第2の屈曲部を有するように形
成し、 前記第2のワイヤを、前記リードの上方に前記第1の屈
曲部に至るように引き出し、前記第1の屈曲部から前記
第2の半導体チップの方向に斜め上方向に引き出し、前
記第2の屈曲部から下方向に引き出すことで前記第2の
半導体チップに電気的に接続する半導体装置の製造方
法。 - 【請求項13】 請求項12記載の半導体装置の製造方
法において、 第1の屈曲部を、第1のワイヤの高さよりも低い位置に
形成する半導体装置の製造方法。 - 【請求項14】 請求項12又は請求項13に記載の半
導体装置の製造方法において、 前記第1の屈曲部の接線と前記リードの面とのなす前記
第2の半導体チップ側の角度を、前記第1のワイヤの高
さ方向の中間部の接線と前記リードの面とのなす前記第
1の半導体チップ側の角度よりも小さくするように、前
記第2のワイヤを形成する半導体装置の製造方法。 - 【請求項15】 請求項12から請求項14のいずれか
に記載の半導体装置の製造方法において、 前記第2のワイヤのうち前記第1の屈曲部よりも前記リ
ード側の部分の接線と、前記リードの面とのなす前記第
2の半導体チップ側の角度を、前記第1のワイヤの高さ
方向の中間部の接線と前記リードの面とのなす前記第1
の半導体チップ側の角度よりも大きくするように、前記
第2のワイヤを形成する半導体装置の製造方法。 - 【請求項16】 請求項12から請求項15のいずれか
に記載の半導体装置の製造方法において、 前記第2の屈曲部を、前記第1の半導体チップの内側に
形成する半導体装置の製造方法。 - 【請求項17】 請求項12から請求項16のいずれか
に記載の半導体装置の製造方法において、 前記第2の屈曲部を、前記第2の半導体チップよりも、
少なくとも前記第2のワイヤの幅の大きさ以上に高い位
置に形成する半導体装置の製造方法。 - 【請求項18】 請求項12から請求項17のいずれか
に記載の半導体装置の製造方法において、 前記第2のワイヤを、前記第1及び第2の屈曲部をほぼ
最短で結ぶように引き出す半導体装置。 - 【請求項19】 請求項12から請求項18のいずれか
に記載の半導体装置の製造方法において、 前記リードは、基板で支持された配線パターンである半
導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048321A JP3888438B2 (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
CNB031037801A CN1314119C (zh) | 2002-02-25 | 2003-02-19 | 半导体装置及其制造方法、电路板和电子仪器 |
US10/370,699 US6770511B2 (en) | 2002-02-25 | 2003-02-24 | Semiconductor device, and its manufacturing method, circuit substrate, and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002048321A JP3888438B2 (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249621A true JP2003249621A (ja) | 2003-09-05 |
JP3888438B2 JP3888438B2 (ja) | 2007-03-07 |
Family
ID=27784558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002048321A Expired - Fee Related JP3888438B2 (ja) | 2002-02-25 | 2002-02-25 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6770511B2 (ja) |
JP (1) | JP3888438B2 (ja) |
CN (1) | CN1314119C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199011A (ja) * | 2007-02-15 | 2008-08-28 | Samsung Electro Mech Co Ltd | パッケージ基板及びその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102074543B (zh) * | 2009-11-20 | 2012-08-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装基座 |
US20110123796A1 (en) * | 2009-11-20 | 2011-05-26 | E.I. Dupont De Nemours And Company | Interposer films useful in semiconductor packaging applications, and methods relating thereto |
CN102456824A (zh) * | 2010-10-21 | 2012-05-16 | 展晶科技(深圳)有限公司 | 发光二极管封装结构 |
KR101805118B1 (ko) * | 2011-05-30 | 2017-12-05 | 엘지이노텍 주식회사 | 발광소자패키지 |
CN112666776B (zh) * | 2019-09-29 | 2022-09-02 | 宁波舜宇光电信息有限公司 | 发射模组及其制造方法、深度信息获取模组以及电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874781A (en) * | 1995-08-16 | 1999-02-23 | Micron Technology, Inc. | Angularly offset stacked die multichip device and method of manufacture |
JP2914337B2 (ja) * | 1997-02-27 | 1999-06-28 | 日本電気株式会社 | ワイヤボンディング装置 |
US6161753A (en) * | 1999-11-01 | 2000-12-19 | Advanced Semiconductor Engineering, Inc. | Method of making a low-profile wire connection for stacked dies |
JP3768761B2 (ja) * | 2000-01-31 | 2006-04-19 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US6391759B1 (en) * | 2000-04-27 | 2002-05-21 | Advanced Semiconductor Engineering, Inc. | Bonding method which prevents wire sweep and the wire structure thereof |
JP3370646B2 (ja) * | 2000-06-02 | 2003-01-27 | 株式会社新川 | 半導体装置 |
US6429536B1 (en) * | 2000-07-12 | 2002-08-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor device |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
-
2002
- 2002-02-25 JP JP2002048321A patent/JP3888438B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-19 CN CNB031037801A patent/CN1314119C/zh not_active Expired - Fee Related
- 2003-02-24 US US10/370,699 patent/US6770511B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008199011A (ja) * | 2007-02-15 | 2008-08-28 | Samsung Electro Mech Co Ltd | パッケージ基板及びその製造方法 |
US7903410B2 (en) | 2007-02-15 | 2011-03-08 | Samsung Electro-Mechanics Co., Ltd. | Package board and method for manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3888438B2 (ja) | 2007-03-07 |
US20030207510A1 (en) | 2003-11-06 |
CN1314119C (zh) | 2007-05-02 |
US6770511B2 (en) | 2004-08-03 |
CN1441495A (zh) | 2003-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3935370B2 (ja) | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3874062B2 (ja) | 半導体装置 | |
JP3865055B2 (ja) | 半導体装置の製造方法 | |
US6316838B1 (en) | Semiconductor device | |
JP3584930B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3573133B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2609382B2 (ja) | 半導体装置 | |
US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
JP2006093189A5 (ja) | ||
KR20040080912A (ko) | 반도체장치 | |
JP2004228323A (ja) | 半導体装置 | |
JP2013515371A (ja) | 低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ | |
JP3818359B2 (ja) | 半導体装置、回路基板及び電子機器 | |
JP2001156251A (ja) | 半導体装置 | |
JP3888438B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4642047B2 (ja) | 半導体装置 | |
JP2803656B2 (ja) | 半導体装置 | |
JP2004179303A (ja) | 素子パッケージ及びその製造方法 | |
JP3625714B2 (ja) | 半導体装置 | |
JP4007917B2 (ja) | 半導体装置及びその製造方法 | |
JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP3850712B2 (ja) | 積層型半導体装置 | |
JP2004207292A (ja) | ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3973309B2 (ja) | 半導体装置 | |
US9966364B2 (en) | Semiconductor package and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061121 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3888438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |