JP2013515371A - 低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ - Google Patents
低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ Download PDFInfo
- Publication number
- JP2013515371A JP2013515371A JP2012545930A JP2012545930A JP2013515371A JP 2013515371 A JP2013515371 A JP 2013515371A JP 2012545930 A JP2012545930 A JP 2012545930A JP 2012545930 A JP2012545930 A JP 2012545930A JP 2013515371 A JP2013515371 A JP 2013515371A
- Authority
- JP
- Japan
- Prior art keywords
- coupling element
- substrate
- contact
- bond wire
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/4005—Shape
- H01L2224/4009—Loop shape
- H01L2224/40091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4941—Connecting portions the connecting portions being stacked
- H01L2224/4942—Ball bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4941—Connecting portions the connecting portions being stacked
- H01L2224/49425—Wedge bonds
- H01L2224/49427—Wedge bonds outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4941—Connecting portions the connecting portions being stacked
- H01L2224/49429—Wedge and ball bonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
マイクロ電子アセンブリ100は、第1の面において露出するチップコンタクト112を有する半導体チップ110、1110と、チップ110、1110の面128、129と並置される基板130、1130とを含む。導電性結合素子144が第1のチップコンタクト112を基板の第1の基板コンタクト132、1132と電気的に接続することができ、第2の導電性結合素子146が第1のチップコンタクト112、132を第2の基板コンタクトと電気的に接続することができる。第1の結合素子144は第1のチップコンタクト112、212Aに冶金学的に接合される第1の端部244A、344Aと、第1の基板コンタクトに冶金学的に接合される第2の端部244B、344Bとを有することができる。第2の結合素子の第1の端部246A、346Aは第1の結合素子212Aに冶金学的に接合することができる。第2の結合素子は、第1のチップコンタクト112、212A、1212又は基板コンタクト132、1132と接触する場合も、接触しない場合もある。第3の結合素子948を、基板コンタクト又はチップコンタクトに接合される第1の結合素子及び第2の結合素子の端部に接合することができる。一実施形態では、結合素子740は、第1のコンタクト732Aにおいて接合される第1の端部742及び第2の端部746と、第2のコンタクト712Aに接合される中央部744とを有する、ループ状接続を有することができる。
【選択図】図1
【選択図】図1
Description
(関連出願の相互参照)
本国際出願は2010年6月4日に出願の米国特許出願第12/793,824号からの優先権を主張し、その米国特許出願第12/793,824号は2010年4月30日に出願の韓国特許出願第10−2010−0040446号からの優先権を主張し、かつ2010年4月9日に出願の米国仮特許出願第61/322,404号の出願日の利益を主張する。本出願は2009年12月22日に出願の米国特許出願第12/644,476号の一部継続出願である。前述の全ての特許出願の開示は、参照することにより本明細書の一部を成すものとする。
本国際出願は2010年6月4日に出願の米国特許出願第12/793,824号からの優先権を主張し、その米国特許出願第12/793,824号は2010年4月30日に出願の韓国特許出願第10−2010−0040446号からの優先権を主張し、かつ2010年4月9日に出願の米国仮特許出願第61/322,404号の出願日の利益を主張する。本出願は2009年12月22日に出願の米国特許出願第12/644,476号の一部継続出願である。前述の全ての特許出願の開示は、参照することにより本明細書の一部を成すものとする。
マイクロ電子素子、例えば半導体チップは通常、本体が平坦であり、反対側に面する概ね平坦な前面及び背面を有し、これらの面間に延在するエッジを有する。チップは一般的に、前面上に、チップ内の回路に電気的に接続されるコンタクトを有し、該コンタクトはパッド又はボンドパッドと呼ばれる場合もある。チップは通常、適切な材料を用いてチップを封入し、チップコンタクトに電気的に接続される端子を有するマイクロ電子パッケージを形成することによって、パッケージ封止される。その後、パッケージを試験装置に接続し、パッケージ封止されたデバイスが所望の性能標準規格に適合するか否かを判断することができる。試験されると、ハンダ付けのような適切な接続方法によって、パッケージ端子をプリント回路基板(PCB)上の対応するランドに接続することによって、そのパッケージを、より大きな回路(例えば、コンピュータ又は携帯電話のような電子製品内の回路)に接続することができる。
マイクロ電子チップと1つ又は複数の他の電子構成要素との間に導電性接続を形成するために用いられる一般的な技法はワイヤボンディングである。従来、ワイヤボンディングツールは、熱エネルギー及び/又は超音波エネルギーを用いて、ワイヤの端部をマイクロ電子チップ上のパッドに取り付け、その後、そのワイヤを他の電子構成要素上のコンタクトまでループ状に引き回し(loop)、熱的力及び/又は超音波力を用いて、そこに第2のボンドを形成する。
ワイヤボンド技術が抱える問題のうちの1つは、ワイヤに沿った電磁伝送がワイヤを包囲する空間の中に広がる可能性があり、付近の導体内に電流を誘導し、不要輻射、及び線路の性能低下を引き起こす可能性があることである。ワイヤボンドは一般的に、自己インダクタンスの影響も受け、外部(例えば、付近の電子構成要素からの)雑音の影響も受ける。マイクロ電子チップ上の、及び他の電子構成要素上のコンタクト間のピッチが狭くなるほど、そしてチップが高い周波数で動作するほど、これらの問題は深刻になる可能性がある。
マイクロ電子アセンブリのための種々の構造及び製造技法が本明細書において記述される。1つの実施形態によれば、半導体チップのようなマイクロ電子デバイスをパッケージのようなマイクロ電子アセンブリ内のパッケージ素子にワイヤボンディングすることができる。一例では、パッケージ素子は、誘電体素子と、該誘電体素子の表面に露出する1組の導電性パッドとを有する基板又はチップキャリアとすることができる。
本明細書における1つの実施形態によれば、第1の面と、第2の面と、第1の面に露出する複数のチップコンタクトとを有する半導体チップを備えることができるマイクロ電子アセンブリが提供される。基板を第1の面又は第2の面のうちの一方と並置することができる。基板は、該基板の面において露出する複数の基板コンタクトを有することができる。アセンブリは第1の導電性結合素子と、第2の導電性結合素子とを備えることができる。第1の結合素子及び第2の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第1の結合素子及び第2の結合素子は、チップコンタクトを対応する基板コンタクトに電気的に接続することができ、チップコンタクトと基板コンタクトとの間の並列の導電性経路を与えることができる。第1の結合素子はチップコンタクトに冶金学的に接合される第1の端部と、基板コンタクトに冶金学的に接合される第2の端部とを有することができる。第2の結合素子は、第1の結合素子の第1の端部及び第2の端部に冶金学的に接合することができる。特定の実施形態によれば、第2の結合素子は、チップコンタクト又は基板コンタクトのいずれとも接触しないようにして、第1の結合素子に接合することができる。
本発明の特定の態様によれば、第1の導電性結合素子は第1のボンドワイヤとすることができ、第2の導電性結合素子は第2のボンドワイヤとすることができる。
1つの実施形態では、第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができ、第2のボンドワイヤはボールを含むことができる。第2のボンドワイヤのボールは第1のボンドワイヤのボールに冶金学的に接合することができる。
別の実施形態では、第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができ、第2のボンドワイヤは、ボールを含む第1の端部と、第1の端部から遠隔した第2の端部とを有することができ、第2のボンドワイヤの第2の端部は、第1のボンドワイヤのボールに冶金学的に接合することができる。
1つの実施形態によれば、第1の結合素子はリードボンドとすることができ、第2の結合素子はボンドワイヤとすることができる。
本明細書の別の実施形態によれば、マイクロ電子アセンブリであって、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる、マイクロ電子アセンブリが提供される。基板を、第1の面又は第2の面のうちの一方と並置することができる。基板は該基板の上に複数の基板コンタクトを有することができる。そのようなアセンブリは、基板コンタクト及びチップコンタクトの第1の対を接続する第1の導電性結合素子を更に備えることができる。第1の結合素子はリードボンド又はボンドワイヤとすることができる。アセンブリは、基板コンタクト及びチップコンタクトの第2の対を接続する第2の導電性結合素子を更に含むことができる。第2の結合素子もリードボンド又はボンドワイヤとすることができる。
第3の導電性結合素子は、リボンボンド又はボンドワイヤであり、第1の結合素子及び第2の結合素子の端部に接合することができる。第3の結合素子は、チップコンタクト又は基板コンタクトのいずれとも接触しないようにして、第1の結合素子及び第2の結合素子に接合することができる。
1つの実施形態によれば、第3の結合素子と第1の結合素子及び第2の結合素子との接合部はチップコンタクトに隣接することができる。
1つの実施形態によれば、第3の結合素子と第1の結合素子及び第2の結合素子との接合部は基板コンタクトに隣接することができる。
1つの実施形態によれば、第1の結合素子、第2の結合素子、及び第3の結合素子のそれぞれはボンドワイヤとすることができる。
1つの実施形態によれば、第1の結合素子及び第2の結合素子はリードボンドとすることができ、第3の結合素子はボンドワイヤとすることができる。
本明細書の1つの実施形態によれば、マイクロ電子アセンブリは、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができる。基板は該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有することができる。リードのうちの少なくとも1つは、チップの第1の面において露出するチップコンタクトに結合される端部を有することができる。ボンドワイヤが、リードの端部に冶金学的に接合される第1の端部を有することができる。ボンドワイヤは、チップコンタクトと接触しないようにして接合することができる。ボンドワイヤは、第1の端部から遠隔し、チップコンタクトから離隔した場所においてリードに冶金学的に接合される第2の端部を有することができる。
1つの実施形態によれば、ボンドワイヤの第2の端部は、リードが基板の上にある場所において、リードに接合することができる。
本明細書の1つの実施形態によれば、マイクロ電子アセンブリは、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、基板は該基板の上に複数の基板コンタクトを有する。アセンブリは、複数の導電性結合素子を更に備えることができる。結合素子はボンドリボン又はボンドワイヤとすることができ、結合素子は、チップコンタクト及び対応する基板コンタクトの対を電気的に接続することができる。少なくとも1つの結合素子は、そのようなコンタクト対の第1のコンタクトに接続される第1の端部及び第2の端部を有することができる。第1の端部と第2の端部との間の中央部は、そのコンタクト対の第2のコンタクトと冶金学的に接合することができる。そのようにして、少なくとも1つの結合素子は、第1のコンタクトにおける第1の端部から、中央部と第2のコンタクトとの接合を経て、連続ループ状で延在することができ、第2のコンタクトから第1のコンタクトまで連続ループ状にて戻ることができる。
1つの実施形態によれば、第2の端部は、第1のコンタクトと接触しないように、第1の端部に接合することができる。
1つの実施形態によれば、第1の端部及び第2の端部のそれぞれは第1のコンタクトに直接接合することができる。
1つの実施形態によれば、少なくとも1つの結合素子はボンドワイヤとすることができる。
1つの実施形態によれば、少なくとも1つの結合素子はボンドリボンとすることができる。本発明の特定の実施形態では、マイクロ電子アセンブリであって、半導体チップが、第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第1の導電性結合素子及び第2の導電性結合素子を備えることができる。第1の結合素子及び第2の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができ、第1の結合素子は複数のチップコンタクトのうちの第1のチップコンタクトを複数の基板コンタクトのうちの第1の基板コンタクトと電気的に接続し、第2の結合素子は、第1のチップコンタクトを、複数の基板コンタクトのうちの第2の基板コンタクトと電気的に接続する。第1の結合素子は、第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接合される第2の端部とを有することができる。第2の結合素子は、第1のチップコンタクトと接触しないように、第1の結合素子に冶金学的に接合される第1の端部を有することができる。
本発明の更に別の実施形態では、マイクロ電子アセンブリであって、半導体チップが、第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第1の導電性結合素子及び第2の導電性結合素子を備えることができる。第1の導電性結合素子及び第2の導電性結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができ、第1の結合素子は複数のチップコンタクトのうちの第1のチップコンタクトを複数の基板コンタクトのうちの第1の基板コンタクトと電気的に接続し、第2の結合素子は第1のチップコンタクトを複数の基板コンタクトのうちの第2の基板コンタクトに電気的に接続することができる。第1の結合素子は第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接続される第2の端部とを有することができる。第2の結合素子は、第1の結合素子の第1の端部に冶金学的に接合される第1の端部を有することができる。
本発明の更に別の実施形態では、マイクロ電子アセンブリであって、半導体チップが第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する、マイクロ電子アセンブリが提供される。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第1の導電性結合素子及び第2の導電性結合素子を備えることができる。第1の結合素子及び第2の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第1の結合素子は第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接合される第2の端部とを有することができる。第2の結合素子は、第1のチップコンタクトと接触しないように、第1の結合素子に冶金学的に接合される第1の端部を有することができる。第2の結合素子の第2の端部は、第1の基板コンタクトに冶金学的に接合することができる。
そのような実施形態の1つの変形形態では、第2の結合素子の第1の端部は、第1の結合素子に、かつチップコンタクトに冶金学的に接合することができる。
本発明の1つの実施形態によれば、第1の面と、第2の面と、第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えるマイクロ電子アセンブリが提供される。基板を第1の面又は第2の面のうちの一方と並置することができ、基板は、該基板の面において露出する複数の基板コンタクトを有する。アセンブリは、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤを備えることができ、第1のボンドワイヤ及び第2のボンドワイヤは、複数のチップコンタクトのうちの第1のチップコンタクトを、複数の基板コンタクトのうちの対応する第1の基板コンタクトと電気的に接続し、第1のチップコンタクトと第1の基板コンタクトとの間の並列の導電性経路を与える。第1のボンドワイヤは、第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接合される第2の端部とを有することができる。第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができ、第2のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができる。第2のボンドワイヤのボールは、第2のボンドワイヤが第1のチップコンタクト又は第1の基板コンタクトのいずれとも接触しないようにして、第1のボンドワイヤの第1の端部及び第2の端部のうちの一方に直接、冶金学的に接合することができる。
本発明の1つ又は複数の態様によれば、第2のボンドワイヤのボールは、第1のボンドワイヤのボールに冶金学的に接合することができる。別の好ましい態様によれば、第2のボンドワイヤのボールから遠隔した第2のボンドワイヤの端部が、第1のボンドワイヤのボールに冶金学的に接合される。
本発明の別の実施形態によれば、マイクロ電子アセンブリは、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有することができる半導体チップ、を備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は、該基板の上に複数の基板コンタクトを有する。アセンブリは、基板コンタクト及びチップコンタクトの第1の対を接続する第1の導電性結合素子を備えることができ、第1の結合素子は、例えば、リードボンド又はボンドワイヤの一方とすることができる。第2の導電性結合素子が、基板コンタクト及びチップコンタクトの第2の対を接続することができ、第2の結合素子は、リードボンド又はボンドワイヤのうちの一方とすることができる。第3の導電性結合素子は、例えば、リボンボンド又はボンドワイヤとすることができ、第1の結合素子及び第2の結合素子の端部に接合することができ、第3の結合素子は、第1の対又は第2の対のいずれのチップコンタクト又は基板コンタクトとも接触しない。
一例では、第3の結合素子と第1の結合素子及び第2の結合素子との接合部は、第1の対及び第2の対のチップコンタクトと隣接することができる。別の例では、第3の結合素子と第1の結合素子及び第2の結合素子との接合部は、第1の対及び第2の対の基板コンタクトと隣接することができる。
特定の例では、第1の結合素子、第2の結合素子及び第3の結合素子のそれぞれはボンドワイヤである。別の例では、第1の結合素子及び第2の結合素子はリードボンドであり、第3の結合素子はボンドワイヤである。
別の実施形態によるマイクロ電子アセンブリは、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は、該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有する。複数のリードのうちの第1のリードは、複数のチップコンタクトのうちの第1のチップコンタクトに結合される端部を有することができる。ボンドワイヤが第1のリードの端部に冶金学的に接合される第1の端部を有することができ、該ボンドワイヤは第1のチップコンタクトと接触せず、該ボンドワイヤは第1のチップコンタクトから離隔した場所において第1のリードに冶金学的に接合される第2の端部を有する。
特定の例では、ボンドワイヤの第2の端部は、第1のリードが基板の上にある場所において、第1のリードに接合することができる。
本発明の別の実施形態によれば、マイクロ電子アセンブリは、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は、該基板の上に複数の基板コンタクトを有する。アセンブリは、第1の結合素子を含む複数の導電性結合素子を備えることができ、第1の結合素子は、コンタクト対を電気的に接続するボンドリボン又はボンドワイヤである。コンタクト対は、複数のチップコンタクトのうちの1つのチップコンタクトと、複数の基板コンタクトのうちの対応する1つの基板コンタクトとを含むことができる。第1の結合素子は、コンタクト対の第1のコンタクトに電気的に接続される第1の端部及び第2の端部と、コンタクト対の第2のコンタクトと冶金学的に接合される、第1の端部と第2の端部との間の中央部とを有することができる。そのようなアセンブリにおいて、第1の結合素子は、第1のコンタクトにおける第1の端部から、第2のコンタクトに接合される中央部を通って、第1のコンタクトに接続される第2の端部に戻る連続ループ状にて延在することができる。
一例では、第1の結合素子の第2の端部は第1の端部に接合することができる。第2の端部は、第1のコンタクトと接触しないようにして接合することができる。別の例では、第1の端部及び第2の端部のそれぞれは第1のコンタクトに直接接合することができる。
特定の例では、少なくとも1つの結合素子はボンドワイヤとすることができる。別の例では、少なくとも1つの結合素子はボンドリボンとすることができる。
本発明の別の実施形態によるマイクロ電子アセンブリは、第1の面と、第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができる。該基板は、該基板の面において露出する複数の基板コンタクトを有することができる。該アセンブリは、第1の導電性結合素子及び第2の導電性結合素子を含むことができ、第1の結合素子及び第2の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第1の結合素子及び第2の結合素子は、複数のチップコンタクトのうちの第1のチップコンタクトを、複数の基板コンタクトのうちの対応する第1の基板コンタクトと電気的に接続することができ、第1のチップコンタクトと第1の基板コンタクトとの間に並列の導電性経路を与えることができる。第1の結合素子は、第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接合される第2の端部とを有することができる。第2の結合素子は、第1の結合素子の第1の端部及び第2の端部に冶金学的に接合することができる。
本発明の別の実施形態によるマイクロ電子アセンブリは、第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第1の導電性結合素子及び第2の導電性結合素子を備えることができる。第1の結合素子及び第2の結合素子のそれぞれは、ボンドリボン又はボンドワイヤのうちの一方とすることができる。第1の結合素子は複数のチップコンタクトのうちの第1のチップコンタクトを複数の基板コンタクトのうちの第1の基板コンタクトと電気的に接続することができ、第2の結合素子は、第1のチップコンタクトを複数の基板コンタクトのうちの第2の基板コンタクトと電気的に接続することができる。第1の結合素子は、第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに電気的に接続される第2の端部とを有することができる。第2の結合素子は、第1のチップコンタクトと接触しないように、第1の結合素子の第1の端部に冶金学的に接合される第1の端部を有することができる。
一例では、第1の結合素子及び第2の結合素子のそれぞれはボンドワイヤとすることができる。第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができ、第2のボンドワイヤはボールを含むことができる。一例では、第2のボンドワイヤのボールは、第1のボンドワイヤのボールに冶金学的に接合することができる。別の例では、第2のボンドワイヤは、ボールを含む第1の端部と、該第1の端部から遠隔した第2の端部とを有することができ、第2のボンドワイヤの第2の端部は第1のボンドワイヤのボールに冶金学的に接合することができる。
一例では、第1の結合素子又は第2の結合素子のうちの少なくとも一方はボンドリボンとすることができる。
特定の例では、マイクロ電子アセンブリは、第1の基板コンタクトを第2の基板コンタクトと電気的に接続する第3の導電性結合素子を更に備えることができる。一例では、第3の結合素子は第1の結合素子及び第2の結合素子のうちの少なくとも一方の、第2の端部に冶金学的に接合することができる。第3の結合素子は、第1の結合素子及び第2の結合素子のそれぞれの第2の端部に冶金学的に接合することができる。第3の結合素子は、第1の結合素子及び第2の結合素子が結合される第1の基板コンタクト又は第2の基板コンタクトのいずれとも接触しないように配置することができる。
一例では、第3の結合素子は第1の基板コンタクト及び第2の基板コンタクトに冶金学的に接合することができる。
特定の例では、基板はチップの第1の面の上にあることができ、複数のチップコンタクトを露出させる開口部を有することができる。第1の結合素子及び第2の結合素子は基板内の開口部を通って延在することができる。
特定の例では、チップの第2の面は基板の上にあることができ、第1の結合素子及び第2の結合素子はチップの少なくとも1つのエッジを越えて延在することができる。
本発明の別の実施形態によるマイクロ電子アセンブリは、第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤを備えることができ、該第1のボンドワイヤ及び該第2のボンドワイヤは複数のチップコンタクトのうちの第1のチップコンタクトを複数の基板コンタクトのうちの第1の基板コンタクトと電気的に接続し、第2のボンドワイヤは第1のチップコンタクトを複数の基板コンタクトのうちの第2の基板コンタクトと電気的に接続する。第1のボンドワイヤは第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接合される第2の端部とを有することができる。第2のボンドワイヤは第1のボンドワイヤの第1の端部に冶金学的に接合される第1の端部を有することができる。
一例では、第2の結合素子は第1のチップコンタクトに冶金学的に接合される第1の端部を有することができる。
特定の例では、マイクロ電子アセンブリは、第1の基板コンタクトを第2の基板コンタクトと電気的に接続する第3の導電性結合素子を更に備えることができる。第3の結合素子は、第1の結合素子及び第2の結合素子のうちの少なくとも一方の、第2の端部に冶金学的に接合することができる。
一例では、第3の結合素子は、第1の結合素子及び第2の結合素子のそれぞれの第2の端部に冶金学的に接合することができる。一例では、第3の結合素子は第1の基板コンタクト及び第2の基板コンタクトに冶金学的に接合することができる。
一例では、基板はチップの第1の面の上にあることができ、複数のチップコンタクトを露出させる開口部を有する。第1の結合素子及び第2の結合素子は基板内の開口部を通って延在することができる。
一例では、チップの第2の面は基板の上にあることができ、第1の結合素子及び第2の結合素子はチップの少なくとも1つのエッジを越えて延在することができる。
一例では、第1の結合素子、第2の結合素子及び第3の結合素子のそれぞれはボンドワイヤとすることができる。
一例では、第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができ、第2のボンドワイヤの第1の端部はボールを含むことができる。第2のボンドワイヤのボールは第1のボンドワイヤの第1の端部に直接冶金的に接合することができる。
本発明の別の実施形態によるマイクロ電子アセンブリは、第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができる。基板は複数の基板コンタクトを有することができる。アセンブリは、第1の導電性結合素子及び第2の導電性結合素子を備えることができる。第1の結合素子及び第2の結合素子のそれぞれはボンドリボンとすることができる。第1の結合素子及び第2の結合素子は複数のチップコンタクトのうちの第1のチップコンタクトを複数の基板コンタクトのうちの第1の基板コンタクトと電気的に接続することができる。第2の結合素子は第1のチップコンタクトを複数の基板コンタクトのうちの第2の基板コンタクトと電気的に接続することができる。第1の結合素子は第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに冶金学的に接合される第2の端部とを有することができ、第2の結合素子は、第1の結合素子の第1の端部に冶金学的に接合される第1の端部を有することができる。第3の導電性結合素子は、第1の基板コンタクトを第2の基板コンタクトと電気的に接続することができる。
本発明の別の実施形態によるマイクロ電子アセンブリは、第1の面と、該第1の面から遠隔した第2の面と、該第1の面において露出する複数のチップコンタクトとを有する半導体チップを備えることができる。基板を第1の面又は第2の面のうちの一方と並置することができ、該基板は複数の基板コンタクトを有する。アセンブリは、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤを備えることができ、第1のボンドワイヤ及び第2のボンドワイヤは複数のチップコンタクトのうちの第1のチップコンタクトを複数の基板コンタクトのうちの第1の基板コンタクトと電気的に接続する。第1のボンドワイヤは第1のチップコンタクトに冶金学的に接合される第1の端部と、第1の基板コンタクトに電気的に接続される第2の端部とを有することができる。第2のボンドワイヤは第1のボンドワイヤに冶金学的に接合される第1の端部を有することができる。第2のボンドワイヤの第1の端部は第1のチップコンタクトと接触しないように配置することができる。
一例では、第1の結合素子の第2の端部は第1の基板コンタクトに冶金学的に接合することができる。
特定の例では、第2の結合素子の第2の端部は第1の基板コンタクトに冶金学的に接合することができる。
一例では、第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含むことができ、第2のボンドワイヤの第1の端部はボールを含むことができる。第2のボンドワイヤのボールは第1のボンドワイヤの第1の端部に直接冶金的に接合することができる。
(詳細な説明)
本開示において用いられるとき、導電性構造が誘電体構造の表面「において露出する」という表現は、誘電体構造の外部から誘電体構造の表面に向かって、誘電体構造の表面に対して垂直な方向に動く理論的な点との接触に、その導電性構造が利用可能であることを示す。したがって、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出する場合もあるし、そのような表面と同一平面を成す場合もあるし、そのような表面から奥に入り、誘電体内の穴又は凹部を通して露出する場合もある。
本開示において用いられるとき、導電性構造が誘電体構造の表面「において露出する」という表現は、誘電体構造の外部から誘電体構造の表面に向かって、誘電体構造の表面に対して垂直な方向に動く理論的な点との接触に、その導電性構造が利用可能であることを示す。したがって、誘電体構造の表面において露出する端子又は他の導電性構造は、そのような表面から突出する場合もあるし、そのような表面と同一平面を成す場合もあるし、そのような表面から奥に入り、誘電体内の穴又は凹部を通して露出する場合もある。
チップを別の素子、例えば、パッケージ内の基板に接続するために用いられるワイヤボンド及び他の導体は、数多くの異なる形状及びサイズを有することができる。ワイヤボンドを形成する際に用いられるワイヤは一般的に円柱形の断面を有する。ワイヤは通常、2つの直径、1ミルすなわち0.001インチ、及び0.7ミルすなわち0.007インチにおいて入手することができる。導体のインダクタンスは、その長さに比例し、その断面積に反比例する。したがって、ボンドワイヤは通常、該ボンドワイヤよりも短いか、又は大きな断面積を有する、チップと基板との間の幾つかの他のタイプの接続よりも、大きなインダクタンスを有する。ボンドワイヤは一般的に、フリップチップパッケージ内の、チップと基板との間のハンダ接続より大きなインダクタンスを有する。なぜなら、ハンダ接続は通常、ボンドワイヤよりも直径が大きく、かつ長さが短いためである。リードボンド及びリボンボンドのような、チップと基板との間の他のタイプの接続は一般的にボンドワイヤよりも幅が広いが、それらの長さ及び相対的に小さな断面積に起因して、ワイヤボンドと同じように特徴付けることができるインダクタンスを有する。
パッケージの外形を大きくすることなく、チップ上のパッドの数が増えるほど、そして動作周波数が高いほど、パッケージ内のワイヤボンドのインダクタンスを下げる方法を提供することが望ましい。述べたように、各ワイヤボンドの長さ及び断面積が、インダクタンスを主に決定する要因である。残念なことに、所与のパッケージ内で、ワイヤボンドの長さを著しく短くすることは難しい。また、ワイヤボンディングの際に用いられるワイヤは、直径に関して標準化された装置上で使用するために、標準的な直径において入手される。それゆえ、最も一般的である標準的な直径よりも大きな直径を有するワイヤを用いてワイヤボンドを形成するのは難しい。
したがって、本明細書において説明される実施形態は、ワイヤボンドのインダクタンスを下げる方法を提供する。図1及び図2に見られる一実施形態において、ワイヤボンドインダクタンスを下げることができる方法のうちの1つは、チップのコンタクトと基板のコンタクトとを複数のボンドワイヤを介して接続することによる。複数のボンドワイヤを用いることによって、チップコンタクトから基板コンタクトまでの接続の断面積が事実上大きくなる。なぜなら、この場合、コンタクト間の両方のボンドワイヤに沿って電流が流れることができるためである。
例えば、図1及び図2は、本明細書の一実施形態によるマイクロ電子アセンブリ100を示す。マイクロ電子アセンブリ100は、基板130に電気的に接続されたマイクロ電子素子110を含むことができる。本明細書の一実施形態では、「基板」は、複数のトレース及びボンドパッドを支持する誘電体素子を含むことができる。限定はしないが、基板の1つの特定の例は、その上にパターニングされた金属トレース及びボンドパッドを有し、ボンドパッドが誘電体素子の少なくとも1つの面において露出する、通常ポリマーから形成され、とりわけ、例えばポリイミドから形成される、シート状のフレキシブル誘電体素子とすることができる。
参照するのを容易にするために、本開示では、半導体チップ110の「上部」、すなわち、コンタクト支持表面128を基準にして、方向が示される場合がある。一般的に、「上方に」又は「から上昇する」として参照される方向は、チップ上面128に対して直交し、かつ上面から離れる方向を指すものとする。「下方に」として参照される方向は、チップ上面128に対して直交し、かつ上方とは反対の方向を指すものとする。基準点より「上に」という用語は、基準点の上方にある点を指すものとし、基準点より「下に」という用語は、基準的の下方にある点を指すものとする。任意の個々の素子の「上部」は、上方において最も遠くに延在する、その素子の単数又は複数の点を指すものとし、任意の素子の「下部」という用語は、下方において最も遠くに延在する、その素子の単数又は複数の点を指すものとする。
基板130は通常、相互接続機能を有する。例えば、マイクロ電子サブアセンブリは、複数の導電性リード又はトレース134と、マイクロ電子デバイスとの相互接続のために全体的に配置される、リード又はトレースに接続される複数のコンタクト132と、プリント回路基板との外部相互接続のような、別の素子との相互接続のための複数の端子136とを有する、パッケージの素子とすることができる。コンタクト132は通常、基板の上向きの面131において露出するボンドパッドの形をとる。
図1及び図2において見られるように、チップは、ワイヤボンド接続を介して、基板130に接続することができる。ワイヤボンド接続は、複数のボンドワイヤが1つのチップコンタクトを対応する1つの基板コンタクトに電気的に接続する接続140を含むことができる。さらに、ワイヤボンド接続は、単一のボンドワイヤのみが1つのチップコンタクトを対応する1つの基板コンタクトに電気的に接続する他のワイヤボンド接続142も含むことができる。
複数のボンドワイヤを含む接続140は特有の構造を有する。この場合、図1に見られ、図3に更に詳細に見られるように、接続が、1つのチップコンタクト112を対応する基板コンタクト132に接続する第1のボンドワイヤ144及び第2のボンドワイヤ146を含むことができる。例えば、第1のボンドワイヤ144は、チップコンタクト112と冶金学的に接合される端部144Aと、基板コンタクト132と冶金学的に接合される別の端部144Bとを有することができる。例えば、ボンドワイヤは、超音波エネルギー、熱又はその両方を用いてコンタクトに溶接し、コンタクトとの冶金学的接合又は結合を形成することができる、金のような金属を含むことができる。対照的に、第2のボンドワイヤ146は、第1のボンドワイヤ144の端部144Aに冶金学的に結合される1つの端部146Aを有することができる。第2のボンドワイヤ146は、第1のボンドワイヤ144の端部144Bに冶金学的に結合される1つの端部146Bも有することができる。
図1及び図3に見られるように、第2のボンドワイヤ146は、第1のボンドワイヤ144が冶金学的に結合されるコンタクト112、132、すなわち、ボンドパッドに接触する必要はない。代わりに、特定の実施形態では、第2のボンドワイヤの端部146A、146Bは、第2のボンドワイヤが第2のボンドワイヤの少なくとも1つの端部においてコンタクトと接触しないようにして、第1のボンドワイヤの端部144A、144Bに冶金学的に結合することができ、いずれの端部においてもコンタクトと接触しないこともできる。
図3に見られるように、各ボンドワイヤ144、146の端部144A、146Aはワイヤボンディングプロセス中に形成されたボールを含むことができる。ワイヤボンディングツールは通常、ツールのスプールから先端まで、金ワイヤの先端を進めることによって動作する。処理の一例において、ツールが第1のコンタクト、例えば、チップコンタクト112において第1のワイヤボンドを形成するための所定の位置にあるとき、そのツールは、ワイヤの先端が溶融してボールを形成するまで、ワイヤに超音波エネルギー、熱又はその両方を加えることができる。その後、加熱されたボールはコンタクトの表面と冶金学的に結合する。その後、ワイヤボンディングツールの先端が第1のコンタクトから離れるように動くとき、ボールはコンタクトに結合されたままになり、その間、そのようなコンタクトと第2のコンタクトとの間のボンドワイヤの長さが繰り出される。その後、ワイヤボンディングツールは、ワイヤの第2の端部において別のボールを形成することができ、該ワイヤはその端部において第2のコンタクトに冶金学的に接合される。
その後、上記のプロセスを、幾分異なるように繰り返して、第2のボンドワイヤを形成することができる。この場合、ワイヤボンディングツールを所定の位置に動かすことができ、その後、ワイヤボンディングツールを用いてワイヤの先端を加熱してボールを形成することができ、その際、ボールは、第2のボンドワイヤの端部146Aを第1のボンドワイヤの端部144Aに冶金学的に接合する。同様に、ワイヤボンディングツールがボンドワイヤの他方の端部において接合部を形成する位置にあるとき、ワイヤボンディングツールはワイヤの先端を加熱してボールを形成することができ、該ボールは端部146Bをボンドワイヤの端部144Bに冶金学的に接合する。
図1、図2及び図3に示される例では、コンタクト132のうちの幾つかが信号、すなわち、経時的に変化し、通常、情報を伝達する電圧又は電流を搬送することができる。例えば、限定はしないが、経時的に変化し、状態、変化、測定値、クロック若しくはタイミング入力、又は制御若しくはフィードバック入力を表す電圧又は電流が、信号の例である。コンタクト132のうちの他のコンタクトは、グラウンド又は電源電圧への接続を与えることができる。グラウンド又は電源電圧への接続は通常、回路動作の対象となる周波数にわたって、経時的に少なくともかなり安定している電圧を与える。
この実施形態による、複数ボンドワイヤ構造及び方法の1つの考えられる利点は、ボンドワイヤを、チップ又は基板上のボンドパッドのようなコンタクトに取り付けるための面積が制限されるときに、インダクタンスを下げることである。チップの中には、特に高いコンタクト密度及びファインピッチを有するものもある。そのようなチップ上のボンドパッドは、極めて限られた面積を有する。第2のボンドワイヤが、第1のボンドワイヤの端部に取り付けられるが、それ自体がコンタクトと接触しない端部を有する構造は、ボンドパッドのサイズの拡大を必要とすることなく、二重ボンドワイヤ構造又は複数ボンドワイヤ構造を達成することができる。したがって、図1、図2及び図3に関して説明されたような複数ボンドワイヤ構造は、ファインピッチにおいて配列されるコンタクト、又は小さな面積を有するコンタクトへのワイヤボンド接続を形成する場合であっても達成することができる。
さらに、高い密度を有する幾つかのそのようなチップは、高い入力速度及び出力速度、すなわち、信号がチップ上に、又はチップから送信される高い周波数も有する。十分に高い周波数では、接続のインダクタンスは著しく増加する可能性がある。この実施形態による複数ボンドワイヤ構造は、接続されたコンタクト間に電流が流れるための付加的な経路を与えることによって、ワイヤボンド接続のインダクタンスを著しく小さくすることができる。
図4は、その端部における第1のボンドワイヤ244と第2のボンドワイヤ246との間の接続を示す。図4に見られるように、ボンドワイヤの第1の端部において、ボール244A及び246Aが互いに冶金学的に接合することができるが、第2のワイヤ246Aのボールはコンタクト212Aと接触しない。第2のコンタクト212Bにおけるボンドワイヤの第2の端部244B、246Bでは、第2の端部244B、246Bにおいてボールを形成することなくワイヤ間に電気的接続を形成することができる。この場合、コンタクト212A、212Bのうちの一方は、チップの表面において露出するチップコンタクトとすることができ、コンタクト212A、212Bのうちの別の一方は基板の表面において露出する基板コンタクトとすることができる。代替的には、コンタクト212A、212Bの双方をチップコンタクトとすることもできるし、コンタクト212A、212Bの双方を基板コンタクトとすることもできる。
図5は、そのような実施形態(図4)の変形形態を示しており、第1のコンタクトにおいて、第1のボンドワイヤ344が、該第1のコンタクトに接合されるボール端部344Aを有する。第2のボンドワイヤ346のワイヤ端部346Aは、第1のコンタクト212Aの上方で第1のボンドワイヤのボール端部344Aに冶金学的に接合される。さらに、第2のコンタクト212Bでは、第2のボンドワイヤ346のボール端部346Bが、第1のボンドワイヤ344のワイヤ端部344Bに冶金学的に接合される。
上記の実施形態の別の変形形態では、複数のボンドワイヤを形成し、その端部においてコンタクトに接合される1つのボンドワイヤと接合して、それらのコンタクト間に3つ以上の並列の経路を形成することができる。この実施形態では、第3のボンドワイヤと第1のボンドワイヤ又は第2のボンドワイヤ(例えば、ワイヤ244、246(図4)又はワイヤ344、346(図5)との間の接合部が、第1のボンドワイヤの端部が接合されるコンタクトと接触しないように、第3のボンドワイヤを配置することができる。所望により、コンタクト対間に電流が流れるための並列の電気経路を与えるように、このようにして他のボンドワイヤに冶金学的に接合される更に多くの数のボンドワイヤを用いることができる。
図6は、上記の実施形態の変形形態を示しており、ボンドワイヤ446が、2つの隣接する基板コンタクト132A及び132Bに接続されるボンドワイヤ444、445の端部に、接続され、すなわち、冶金学的に接合されていることがわかる。上記の実施形態(図1〜図5)のようにして、付加的なボンドワイヤ446を形成することができる。ここでも、ボンドワイヤ446は、第1のボンドワイヤ444、445が冶金学的に接合されるコンタクト132A、132Bと接触する必要はない。むしろ、ボンドワイヤ446の端部は、例えば、図3、図4又は図5に見られるように、それ自体がコンタクトに接合される別のボンドワイヤ444の端部に接合することができる。また、ボンドワイヤ446の別の端部は、コンタクトに接合されるボンドワイヤ445の端部に、同じようにして接合することができる。また、図6にも見られるように、1つの変形形態では、同じように接合されるボンドワイヤ448を、2つのコンタクト132C、132D間に存在するコンタクト132E上を飛び越えるように、隣接しない基板コンタクト132C、132Dに接続されるボンドワイヤの端部に接合することができる。図6に更に見られるように、ボンドワイヤ450、452を、チップコンタクトにおいて、他のボンドワイヤの端部に同じようにして接合することができる。例えば、ボンドワイヤ450が他のボンドワイヤの端部に接合され、そのボンドワイヤが更にコンタクト412A、412Bに接合される。
図7A及び図7Bは別の実施形態を示しており、基板530上にリードボンド544が設けられ、そのリードボンドは基板530の1つの表面からチップのコンタクト512まで延在し、チップにおいてコンタクト512に冶金学的に接合される。図7Bにおいて与えられる断片的な斜視図において見られるように、リードボンドは通常、長く、かつ平坦な素子であり、リードボンドが接合されるチップコンタクト512に向かう方向に延在する長さを有する。リードボンドは、その長さに対して横方向に延在する幅550と、基板表面からの方向に延在する厚み554とを有することができる。リードボンドの長さは通常、その幅よりも大きい。リードボンドの幅は通常、その厚みよりも大きい。図7Aに見られるように、ボンドワイヤ546は、リードボンドが接合されるコンタクトとボンドワイヤ546が接触しないように、チップコンタクト上方の場所において、かつ基板上方の場所において、リードボンド544に接合される端部を有することができる。そのようにして、ボンドワイヤは、電流のための並列経路を与えることができ、該経路は、基板とチップとの間のリードボンド接続のインダクタンスを下げるのに役立つことができる。
図7Cにおいて更に見られるように、ボンドワイヤの代わりに、他の形の結合素子を用いて、コンタクト間の並列の電流経路を形成することができる。例えば、コンタクト612、632と接触しないように、チップコンタクト612及び対応する基板コンタクト632に接合されるリードボンド644の端部に接合される付加的な結合素子として、ボンドリボン646を用いることができる。リードボンドと同様に、ボンドリボン646は通常、長く、かつ平坦な素子であり、同じように、チップコンタクト612への方向又はチップコンタクトからの方向に延在する長さと、長さに対して横方向に延在する幅と、該ボンドリボン646が接合された表面、すなわち、該ボンドリボン646が接合されたリードボンドの表面から離れる方向に延在する厚みとを有する。ボンドリボンの幅は通常、その厚みよりも大きい。ボンドリボンは通常、ボンドワイヤを形成するための上記で説明されたプロセスと同じようにして、リボンボンディングツールによって形成することができる。
別の変形形態では、基板表面上方において、ボンドリボン648を隣接するリードボンド650、652に冶金学的に接合することができる。別の変形形態では、チップコンタクトに結合される隣接するリードボンド658、660の端部にボンドリボン656を冶金学的に接合することができる。
図8は、上記の実施形態(図1〜図2)の変形形態を示しており、ボンドワイヤ740がループ状の接続を有し、一対のコンタクト間に同じボンドワイヤが往復して(two runs)延在し、そのコンタクト対に電気的に接続される。この実施形態では、第1のボール端部742がコンタクトのうちの一方(例えば、基板コンタクト732A)に冶金学的に接合することができる。ボンドワイヤ740は、チップコンタクト712Aに冶金学的に接合される中央部744と、コンタクト732Aに接触しないようにして、ボンドワイヤ740のボール端部742に接合される第2の端部746とを有する。そのようにして、単一のボンドワイヤを用いて、同じ2つのコンタクト間に並列の電流経路を形成することができる。
1つの変形形態では、図8は、1つのボンドワイヤ750の第2の端部756が、ボンドワイヤの第1の端部752が接合されるのと同じコンタクト732Bに接合される実施形態も示す。しかしながら、この場合、第2の端部756はコンタクト732Bと接触し、該コンタクトに直接接合することができる。図示されない他の実施形態では、基板コンタクトのうちの1つに接合される中央部と、基板コンタクトのうちの別の1つに接合される端部とを有するか、又は基板コンタクトに接合される端部のうちの少なくとも1つと互いに接合される端部を有するボンドワイヤを用いて、基板の2つのコンタクト間に同様のループ状接続を作製することができる。更に別の変形形態では、チップコンタクトのうちの1つに接合される中央部と、チップコンタクトのうちの別の1つに接合される端部とを有するか、又はチップコンタクトに接合される端部のうちの少なくとも1つと互いに接合される端部を有するボンドワイヤを用いて、チップの2つのコンタクト間に同様のループ状接続を作製することができる。
図9は、ボンドワイヤの代わりにボンドリボン840が用いられる、図8に類似の変形形態を示しており、ボンドリボン840はコンタクトのうちの1つ(例えば、コンタクト832A)に冶金学的に接合される第1の端部842を有する。ボンドリボン840は、別のコンタクト832Bに冶金学的に接合される中央部844を有し、ボンドリボンの第1の端部842に接合される第2の端部846を有する。ボンドリボンの第1の端部842と第2の端部846との間の接合部は、第2の端部846が、第1の端部が接合されるコンタクト832Aと接触しないようにすることができる。代替的には、1つの変形形態(図示せず)では、図8のボンドワイヤ750の配置と同じように、第2の端部846は、第1の端部842が接合されるのと同じコンタクト832Aと接触するか、又は直接接合することができる。コンタクトのうちの1つ、例えば、コンタクト832A、832Bのうちの1つは、基板コンタクトとすることができ、コンタクト832A、832Bのうちの別の1つはチップコンタクトとすることができる。代替的には、コンタクト832A、832Bの双方を、基板の表面において露出する基板コンタクトとすることもできるし、双方のコンタクト832A、832Bをチップの表面において露出するチップコンタクトとすることもできる。
上記の実施形態(図1〜図5)の1つの変形形態(図10)では、マイクロ電子アセンブリ900は、第1の結合素子944及び第2の結合素子946を含むことができ、各結合素子はボンドワイヤであるか、代替的にはボンドリボンであり、それぞれ、半導体チップ110の第1の面128において露出する第1のチップコンタクト112に電気的に接続される第1の端部944A、946Aを有する。基板130はチップ110の第1の面128と並置され、基板は、第1のチップコンタクト112を含む複数のチップコンタクトを露出させる開口部920を有し、第1の結合素子944及び第2の結合素子946は基板内の開口部を通って延在するようになっている。結合素子の第2の端部944B、946Bは、基板130の面131において露出するそれぞれの基板コンタクトに電気的に接続することができる。
図10に更に見られるように、第1の結合素子は、第1のチップコンタクトに冶金学的に接合される第1の端部944Aと、第1の基板コンタクト932Aに電気的に接続されるか、又は冶金学的に接合される第2の端部944Bとを有することができる。換言すれば、第1の結合素子の端部は、金属間接合プロセスによって接合することができ、第1の結合素子の端部の金属が、第1のチップコンタクト及び第1の基板コンタクトの金属と接合部を形成する。さらに、図10に更に見られるように、第2の結合素子は、第1の結合素子944に冶金学的に接合される第1の端部946Aと、第2の基板コンタクト932Bに電気的に接続されるか、又は冶金学的に接合される第2の端部946Bとを有することができる。第2の結合素子は、冶金学的に、すなわち、金属間接合プロセスによって第1の結合素子に接合することができ、第1の結合素子及び第2の結合素子の端部の金属が金属間接合部を形成する。特定の実施形態では、図10に見られるように、第2の結合素子946の端部946Aが、第1の結合素子944の端部944Aと接合される。特定の実施形態では、図10に見られるように、第2の結合素子946は、第1のチップコンタクト112と接触しない。換言すれば、第2の結合素子は、第2の結合素子が接合される第1の結合素子によって、第1のチップコンタクトの表面から完全に切り離すことができる。
図10に特に示されるように、第2の結合素子のボール端部946Aは、第1の結合素子のボール端部944Aと接合される。しかしながら、代替的には、第1の結合素子及び第2の結合素子は図5に示される変形形態に従って接合することができる。
図10に更に見られるように、第3の導電性結合素子948が、第1の基板コンタクト932Aを第2の基板コンタクト932Bと電気的に接続することができる。第3の結合素子は、第1の結合素子及び第2の結合素子のうちの少なくとも一方の、第2の端部944B又は946Bに冶金学的に接合することができる。一実施形態では、第3の結合素子の端部948A、948Bは、第1の結合素子及び第2の結合素子のそれぞれの第2の端部944B、946Bに冶金学的に接合することができる。特定の実施形態では、第1のチップコンタクト112に対する第2の結合素子の第1の端部946Aの配置と同じように、第3の結合素子は、第1の結合素子及び第2の結合素子が接合される第1の基板コンタクト932A又は第2の基板コンタクト932Bのいずれとも接触する必要はない。代替的には、第3の結合素子は、950に示されるようにすることができ、第3の結合素子の端部は第1の基板コンタクト932A及び第2の基板コンタクト932Bに冶金学的に接合される。
図11は、図10を参照しながら上記で説明された実施形態の変形形態を示しており、チップ1110は、該チップ1110において露出したコンタクト1112を有する第1の面128を有し、チップは、第1の面から遠隔した第2の面129と、第1の面128と第2の面129との間に延在する周辺エッジ1114とを有する。図11に見られるように、第2の面は基板1130と並置される。上記の実施形態(図10)と同様に、第1の結合素子1144及び第2の結合素子1146は互いに接合される端部を有することができる。しかしながら、第2の結合素子は、第1の結合素子が冶金学的に接合される第1のチップコンタクト1112と接触する必要はない。第1の結合素子1144及び第2の結合素子1146は、チップ1110の周辺エッジ1114を越えて延在することができる。第1の結合素子及び第2の結合素子は、基板の表面1131において露出するそれぞれの第1の基板コンタクト1132A及び第2の基板コンタクト1132Bに冶金学的に接合される。
図11は、第3の結合素子1150が第1の基板コンタクト1132Aと第2の基板コンタクト1132Bとを電気的に接続できることを示す。第3の結合素子と第1の基板コンタクト及び第2の基板コンタクトとの間の接続は、図10に関連して上記で説明されたようにすることができる。
図12Aは、図1〜図5に関連して上記で説明された実施形態の変形形態によるマイクロ電子アセンブリを示す。この変形形態では、第1の結合素子1244及び第2の結合素子1246は、上記で説明されたように(図1〜図5)、互いに冶金学的に接合される第1の端部1244A、1246Aを有し、第1の結合素子1244は半導体チップ(図示せず)の面において露出するチップコンタクト112に接合される。図12Aの特定の図に見られるように、結合素子はボンドワイヤとすることができ、各第1の端部1244A、1246Aはボールを含むことができる。第2の結合素子1246(例えば、その端部1246A)は、第1のチップコンタクト112と接触しない。図12に更に見られるように、第1の結合素子及び第2の結合素子のそれぞれの第2の端部1244B、1246Bは、基板(図示せず)の表面において露出する基板コンタクト132に冶金学的に接合される。
図12Aに示される実施形態の変形形態では、結合素子1244、1246はそれぞれボンドワイヤとすることができ、各第1の端部1244A、1246Aは、ボンドワイヤのボール端部、すなわち、ボールを含む端部から遠隔したワイヤ端部とすることができる。そのような変形形態では、第1の端部は図4に見られるボンドワイヤのワイヤ端部244B、246Bと同様にすることができる。特定の変形形態では、各ボンドワイヤの第2の端部1244B、1246Bはボールを含み、各第2の端部1244B、1246Bは基板コンタクト132に接合される。
図12Aに示される実施形態の更に別の変形形態では、各結合素子はボンドワイヤとすることができ、ボンドワイヤの第1の端部1244A、1246Aは、図5に示される第1のボンドワイヤ及び第2のボンドワイヤの端部:ボール端部344A及びワイヤ端部346Aと同じようにして互いに冶金学的に接合することができる。具体的には、1つのボンドワイヤの第1の端部1244Aはボールを含むことができ、該第1の端部に冶金学的に接合される第2のボンドワイヤの第1の端部1246Aは、第2のボンドワイヤのボール端部から遠隔したワイヤ端部を含むことができる。ボンドワイヤの各第2の端部は、図12Aに見られるように、基板コンタクトに接合される。
図12Bに見られるように、上記の実施形態(図12A)の1つの変形形態では、結合素子1254及び1256の端部1254A、1256Aは互いに冶金学的に接合することができ、コンタクト1212にも接続することができる。図12Bに示されるような具体的な実施形態では、各結合素子はボンドワイヤとすることができ、ボンドワイヤのボール端部1254A、1256Aは、チップコンタクト1212に、かつ互いに冶金学的に接合することができる。図12Aに関連して上記で検討された変形形態と同じように、図12Bに示される実施形態の更なる変形形態では、ボンドワイヤの第1の端部1254A、1256Aはワイヤ端部とすることができるか、又は第1のボンドワイヤの1つの端部はボール端部とすることができ、第2のボンドワイヤの1つの端部はワイヤ端部とすることができ、第1の端部は互いに、かつチップコンタクト1212に冶金学的に接合される。
本明細書における発明は特定の実施形態を参照しながら説明されてきたが、これらの実施形態は、本発明の原理及び応用例を例示しているにすぎないことは理解されたい。それゆえ、添付の特許請求の範囲によって規定されるような本発明の趣旨及び範囲から逸脱することなく、その例示的な実施形態に対して数多くの変更を行うことができること、及び他の構成を考案できることを理解されたい。
Claims (43)
- マイクロ電子アセンブリであって、
第1の面と、第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤであって、該第1のボンドワイヤ及び該第2のボンドワイヤは、前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの対応する第1の基板コンタクトとを電気的に接続し、該第1のチップコンタクトと該第1の基板コンタクトとの間に並列の導電性経路を与え、前記第1のボンドワイヤは、前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに冶金学的に接合される第2の端部とを有し、該第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、前記第2のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、該第2のボンドワイヤのボールは前記第1のボンドワイヤのボールに直接冶金的に接合され、該第2のボンドワイヤは前記第1のチップコンタクト又は前記第1の基板コンタクトのいずれとも接触しない、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。 - マイクロ電子アセンブリであって、
第1の面と、第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤであって、該第1のボンドワイヤ及び該第2のボンドワイヤは前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの対応する第1の基板コンタクトとを電気的に接続し、該第1のチップコンタクトと該第1の基板コンタクトとの間に並列の導電性経路を与え、前記第1のボンドワイヤは前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに冶金学的に接合される第2の端部とを有し、該第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、前記第2のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、該第2のボンドワイヤのボールは前記第1のボンドワイヤの第1の端部及び第2の端部のうちの一方に直接冶金的に接合され、該第2のボンドワイヤのボールから遠隔した該第2のボンドワイヤの端部は前記第1のボンドワイヤのボールに冶金学的に接合され、該第2のボンドワイヤは前記第1のチップコンタクト又は前記第1の基板コンタクトのいずれとも接触しない、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。 - マイクロ電子アセンブリであって、
第1の面と、第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の基板コンタクトを有する、基板と、
基板コンタクト及びチップコンタクトの第1の対を接続する第1の導電性結合素子であって、該第1の結合素子はリードボンド又はボンドワイヤのうちの一方である、第1の導電性結合素子と、
基板コンタクト及びチップコンタクトの第2の対を接続する第2の導電性結合素子であって、該第2の結合素子はリードボンド又はボンドワイヤのうちの一方である、第2の導電性結合素子と、
前記第1の結合素子及び前記第2の結合素子の端部に接合される第3の導電性結合素子であって、該第3の導電性結合素子は前記第1の対又は前記第2の対のいずれの前記チップコンタクト又は前記基板コンタクトとも接触せず、該第3の結合素子はリボンボンド又はボンドワイヤのうちの一方である、第3の導電性結合素子と、
を備える、マイクロ電子アセンブリ。 - 前記第3の結合素子と前記第1の結合素子及び前記第2の結合素子との接合部は、前記第1の対及び前記第2の対の前記チップコンタクトに隣接する、請求項3に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子と前記第1の結合素子及び前記第2の結合素子との接合部は、前記第1の対及び前記第2の対の前記基板コンタクトに隣接する、請求項3に記載のマイクロ電子アセンブリ。
- 前記第1の結合素子、前記第2の結合素子、及び前記第3の結合素子のそれぞれはボンドワイヤである、請求項3に記載のマイクロ電子アセンブリ。
- 前記第1の結合素子及び前記第2の結合素子はリードボンドであり、前記第3の結合素子はボンドワイヤである、請求項3に記載のマイクロ電子アセンブリ。
- マイクロ電子アセンブリであって、
第1の面と、第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の端子と、該端子と電気的に接続され、該端子から離れるように延在する複数のリードとを有し、該複数のリードのうちの第1のリードは前記複数のチップコンタクトのうちの第1のチップコンタクトに結合される端部を有する、基板と、
前記第1のリードの端部に冶金学的に接合される第1の端部を有するボンドワイヤであって、該ボンドワイヤは前記第1のチップコンタクトとは接触せず、該ボンドワイヤは前記第1のチップコンタクトから離隔する場所において前記第1のリードに冶金学的に接合される第2の端部を有する、ボンドワイヤと、
を備える、マイクロ電子アセンブリ。 - 前記ボンドワイヤの第2の端部は、前記第1のリードが前記基板の上にある場所において、前記第1のリードに接合される、請求項8に記載のマイクロ電子アセンブリ。
- マイクロ電子アセンブリであって、
第1の面と、第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は該基板の上に複数の基板コンタクトを有する、基板と、
第1の結合素子を含む複数の導電性結合素子であって、該第1の結合素子は一対のコンタクトを電気的に接続するボンドリボン又はボンドワイヤであり、前記対は前記複数のチップコンタクトのうちの1つのチップコンタクトと、前記複数の基板コンタクトのうちの対応する1つの基板コンタクトとを含み、前記第1の結合素子は前記コンタクト対の第1のコンタクトに電気的に接続される第1の端部及び第2の端部と、前記コンタクト対の第2のコンタクトと冶金学的に接合される、前記第1の端部と前記第2の端部との間の中央部とを有し、前記第1の結合素子は、前記第1のコンタクトにおける前記第1の端部から、前記第2のコンタクトに接合される前記中央部を通って、前記第1のコンタクトに接続される前記第2の端部に戻る連続ループにおいて延在するようになっている、第1の結合素子を含む複数の導電性結合素子と、
を備える、マイクロ電子アセンブリ。 - 前記第2の端部は前記第1の端部に接合され、前記第1のコンタクトとは接触しない、請求項10に記載のマイクロ電子アセンブリ。
- 前記第1の端部及び前記第2の端部のそれぞれは前記第1のコンタクトに直接接合される、請求項10に記載のマイクロ電子アセンブリ。
- 前記少なくとも1つの結合素子はボンドワイヤである、請求項11に記載のマイクロ電子アセンブリ。
- 前記少なくとも1つの結合素子はボンドリボンである、請求項11に記載のマイクロ電子アセンブリ。
- マイクロ電子アセンブリであって、
第1の面と、第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は該基板の面において露出する複数の基板コンタクトを有する、基板と、
第1の導電性結合素子及び第2の導電性結合素子であって、該第1の導電性結合素子及び該第2の導電性結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方であり、該第1の結合素子及び該第2の結合素子は前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの対応する第1の基板コンタクトとを電気的に接続し、該第1のチップコンタクトと該第1の基板コンタクトとの間に並列の導電性経路を与え、該第1の結合素子は前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに冶金学的に接合される第2の端部とを有し、該第2の結合素子は前記第1の結合素子の第1の端部及び第2の端部に冶金学的に接合される、第1の導電性結合素子及び第2の導電性結合素子と、
を備える、マイクロ電子アセンブリ。 - マイクロ電子アセンブリであって、
第1の面と、該第1の面から遠隔した第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第1の導電性結合素子及び第2の導電性結合素子であって、該第1の結合素子及び該第2の結合素子はそれぞれ、ボンドリボン又はボンドワイヤのうちの一方であり、該第1の結合素子は前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの第1の基板コンタクトとを電気的に接続し、該第2の結合素子は前記第1のチップコンタクトと前記複数の基板コンタクトのうちの第2の基板コンタクトとを電気的に接続し、該第1の結合素子は前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに電気的に接続される第2の端部とを有し、該第2の結合素子は、該第2の結合素子が前記第1のチップコンタクトと接触しないようにして、前記第1の結合素子の第1の端部に冶金学的に接合される第1の端部を有する、第1の導電性結合素子及び第2の導電性結合素子と、
を備える、マイクロ電子アセンブリ。 - 前記第1の結合素子及び前記第2の結合素子のそれぞれはボンドワイヤである、請求項16に記載のマイクロ電子アセンブリ。
- 前記第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、前記第2のボンドワイヤはボールを含み、前記第2のボンドワイヤのボールは、前記第1のボンドワイヤのボールに冶金学的に接合される、請求項17に記載のマイクロ電子アセンブリ。
- 前記第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、前記第2のボンドワイヤは、ボールを含む第1の端部と、該第1の端部から遠隔した第2の端部とを有し、前記第2のボンドワイヤの第2の端部は前記第1のボンドワイヤのボールに冶金学的に接合される、請求項17に記載のマイクロ電子アセンブリ。
- 前記第1の結合素子又は前記第2の結合素子のうちの少なくとも一方はボンドリボンである、請求項16に記載のマイクロ電子アセンブリ。
- 前記第1の基板コンタクトと前記第2の基板コンタクトとを電気的に接続する第3の導電性結合素子を更に備える、請求項16に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は、前記第1の結合素子及び前記第2の結合素子のうちの少なくとも一方の第2の端部に冶金学的に接合される、請求項21に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は、前記第1の結合素子及び前記第2の結合素子のそれぞれの第2の端部に冶金学的に接合される、請求項22に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は、前記第1の結合素子及び前記第2の結合素子が結合される前記第1の基板コンタクト又は前記第2の基板コンタクトのいずれとも接触しない、請求項23に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は前記第1の基板コンタクト及び前記第2の基板コンタクトに冶金学的に接合される、請求項21に記載のマイクロ電子アセンブリ。
- 前記基板は、前記チップの第1の面の上にあり、前記複数のチップコンタクトを露出させる開口部を有し、前記第1の結合素子及び前記第2の結合素子は前記基板内の前記開口部を通って延在する、請求項16に記載のマイクロ電子アセンブリ。
- 前記チップの前記第2の面は前記基板の上にあり、前記第1の結合素子及び前記第2の結合素子は前記チップの少なくとも1つのエッジを越えて延在する、請求項16に記載のマイクロ電子アセンブリ。
- マイクロ電子アセンブリであって、
第1の面と、該第1の面から遠隔した第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤであって、該第1のボンドワイヤ及び該第2のボンドワイヤは前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの第1の基板コンタクトとを電気的に接続し、該第2のボンドワイヤは前記第1のチップコンタクトと前記複数の基板コンタクトのうちの第2の基板コンタクトとを電気的に接続し、該第1のボンドワイヤは前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに冶金学的に接合される第2の端部とを有し、該第2のボンドワイヤは前記第1のボンドワイヤの第1の端部に冶金学的に接合される第1の端部を有する、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。 - 前記第2のボンドワイヤは前記第1のチップコンタクトに冶金学的に接合される第1の端部を有する、請求項28に記載のマイクロ電子アセンブリ。
- 前記第1の基板コンタクトと前記第2の基板コンタクトとを電気的に接続する第3の導電性結合素子を更に備える、請求項28に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は、前記第1のボンドワイヤ及び前記第2のボンドワイヤのうちの少なくとも一方の第2の端部に冶金学的に接合される、請求項30に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は、前記第1のボンドワイヤ及び前記第2のボンドワイヤのそれぞれの第2の端部に冶金学的に接合される、請求項31に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子は前記第1の基板コンタクト及び前記第2の基板コンタクトに冶金学的に接合される、請求項30に記載のマイクロ電子アセンブリ。
- 前記基板は、前記チップの第1の面の上にあり、前記複数のチップコンタクトを露出させる開口部を有し、前記第1のボンドワイヤ及び前記第2のボンドワイヤは前記基板内の前記開口部を通って延在する、請求項31に記載のマイクロ電子アセンブリ。
- 前記チップの第2の面は前記基板の上にあり、前記第1のボンドワイヤ及び前記第2のボンドワイヤは前記チップの少なくとも1つのエッジを越えて延在する、請求項31に記載のマイクロ電子アセンブリ。
- 前記第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、前記第2のボンドワイヤの第1の端部はボールを含み、前記第2のボンドワイヤのボールは前記第1のボンドワイヤの第1の端部に直接冶金的に接合される、請求項28に記載のマイクロ電子アセンブリ。
- 前記第3の結合素子はボンドワイヤである、請求項30に記載のマイクロ電子アセンブリ。
- マイクロ電子アセンブリであって、
第1の面と、該第1の面から遠隔した第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第1の導電性結合素子及び第2の導電性結合素子であって、該第1の結合素子及び該第2の結合素子のそれぞれはボンドリボンであり、該第1の結合素子及び該第2の結合素子は前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの第1の基板コンタクトとを電気的に接続し、該第2の結合素子は前記第1のチップコンタクトと前記複数の基板コンタクトのうちの第2の基板コンタクトとを電気的に接続し、該第1の結合素子は前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに冶金学的に接合される第2の端部とを有し、該第2の結合素子は、前記第1の結合素子の第1の端部に冶金学的に接合される第1の端部を有する、第1の導電性結合素子及び第2の導電性結合素子と、
前記第1の基板コンタクトと前記第2の基板コンタクトとを電気的に接続する第3の導電性結合素子と、
を備える、マイクロ電子アセンブリ。 - マイクロ電子アセンブリであって、
第1の面と、該第1の面から遠隔した第2の面と、前記第1の面において露出する複数のチップコンタクトとを有する半導体チップと、
前記第1の面又は前記第2の面のうちの一方と並置される基板であって、該基板は複数の基板コンタクトを有する、基板と、
第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤであって、該第1のボンドワイヤ及び該第2のボンドワイヤは前記複数のチップコンタクトのうちの第1のチップコンタクトと前記複数の基板コンタクトのうちの第1の基板コンタクトとを電気的に接続し、該第1のボンドワイヤは前記第1のチップコンタクトに冶金学的に接合される第1の端部と、前記第1の基板コンタクトに電気的に接続される第2の端部とを有し、該第2のボンドワイヤは前記第1のボンドワイヤに冶金学的に接合される第1の端部を有し、該第2のボンドワイヤの第1の端部は前記第1のチップコンタクトと接触せず、該第1のボンドワイヤ及び該第2のボンドワイヤのそれぞれは基本的に同じ金属組成を有する、第1の導電性ボンドワイヤ及び第2の導電性ボンドワイヤと、
を備える、マイクロ電子アセンブリ。 - 前記第1のボンドワイヤの第2の端部は前記第1の基板コンタクトに冶金学的に接合される、請求項39に記載のマイクロ電子アセンブリ。
- 前記第2のボンドワイヤの第2の端部は前記第1の基板コンタクトに冶金学的に接合される、請求項40に記載のマイクロ電子アセンブリ。
- 前記第1のボンドワイヤの第1の端部及び第2の端部のうちの一方はボールを含み、前記第2のボンドワイヤの第1の端部はボールを含み、前記第2のボンドワイヤのボールは前記第1のボンドワイヤの第1の端部に直接冶金的に接合される、請求項39に記載のマイクロ電子アセンブリ。
- 前記第1のボンドワイヤ及び前記第2のボンドワイヤのそれぞれは基本的に金からなる、請求項39に記載のマイクロ電子アセンブリ。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/644,476 | 2009-12-22 | ||
US12/644,476 US20110147928A1 (en) | 2009-12-22 | 2009-12-22 | Microelectronic assembly with bond elements having lowered inductance |
US32240410P | 2010-04-09 | 2010-04-09 | |
US61/322,404 | 2010-04-09 | ||
KR1020100040446A KR101003393B1 (ko) | 2010-04-30 | 2010-04-30 | 인덕턴스를 감소시키는 접합 구성을 갖는 마이크로전자 어셈블리 |
KR10-2010-0040446 | 2010-04-30 | ||
US12/793,824 | 2010-06-04 | ||
US12/793,824 US8008785B2 (en) | 2009-12-22 | 2010-06-04 | Microelectronic assembly with joined bond elements having lowered inductance |
PCT/US2010/003213 WO2011087485A2 (en) | 2009-12-22 | 2010-12-20 | Microelectronic assembly with joined bond elements having lowered inductance |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013515371A true JP2013515371A (ja) | 2013-05-02 |
Family
ID=44149924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012545930A Withdrawn JP2013515371A (ja) | 2009-12-22 | 2010-12-20 | 低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ |
Country Status (6)
Country | Link |
---|---|
US (4) | US8008785B2 (ja) |
EP (1) | EP2517240A2 (ja) |
JP (1) | JP2013515371A (ja) |
CN (1) | CN102804372A (ja) |
TW (2) | TWI451537B (ja) |
WO (1) | WO2011087485A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020503688A (ja) * | 2016-12-28 | 2020-01-30 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | 半導体チップを接続する第1および第2接続要素を備えた半導体モジュールおよび製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8759987B2 (en) * | 2009-10-09 | 2014-06-24 | Nichia Corporation | Semiconductor device and method of manufacturing the semiconductor device |
US8008785B2 (en) | 2009-12-22 | 2011-08-30 | Tessera Research Llc | Microelectronic assembly with joined bond elements having lowered inductance |
US8536716B1 (en) * | 2009-12-31 | 2013-09-17 | Micron Technology, Inc. | Supply voltage or ground connections for integrated circuit device |
EP2688101A1 (en) * | 2012-07-20 | 2014-01-22 | ABB Technology AG | Method for electrically connecting vertically positioned substrates |
US9123600B2 (en) | 2013-02-27 | 2015-09-01 | Invensas Corporation | Microelectronic package with consolidated chip structures |
JP2014170801A (ja) * | 2013-03-01 | 2014-09-18 | Sumitomo Electric Ind Ltd | 半導体装置 |
CN103500736B (zh) * | 2013-08-22 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 芯片封装结构和芯片封装方法 |
TWI532215B (zh) * | 2013-12-26 | 2016-05-01 | 隆達電子股份有限公司 | 發光二極體元件 |
TWI576199B (zh) | 2014-11-12 | 2017-04-01 | 財團法人工業技術研究院 | 背隙自動偵測系統及方法 |
WO2018004695A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Electronic device packages and methods for maximizing electrical current to dies and minimizing bond finger size |
US11270963B2 (en) | 2020-01-14 | 2022-03-08 | Sandisk Technologies Llc | Bonding pads including interfacial electromigration barrier layers and methods of making the same |
CN113703099A (zh) * | 2020-05-21 | 2021-11-26 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
US11876067B2 (en) | 2021-10-18 | 2024-01-16 | Nanya Technology Corporation | Semiconductor package and method of manufacturing the same |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63114138A (ja) * | 1986-10-31 | 1988-05-19 | Hitachi Ltd | ワイヤ積層ボンデイング方法 |
JPH0666352B2 (ja) | 1989-02-16 | 1994-08-24 | 三洋電機株式会社 | 高周波半導体装置 |
US5412247A (en) * | 1989-07-28 | 1995-05-02 | The Charles Stark Draper Laboratory, Inc. | Protection and packaging system for semiconductor devices |
JPH03215137A (ja) | 1990-01-19 | 1991-09-20 | Meidensha Corp | 試験用負荷設備 |
US5917242A (en) * | 1996-05-20 | 1999-06-29 | Micron Technology, Inc. | Combination of semiconductor interconnect |
US6169331B1 (en) * | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
JP3378809B2 (ja) | 1998-09-30 | 2003-02-17 | 三洋電機株式会社 | 半導体装置 |
US6455354B1 (en) * | 1998-12-30 | 2002-09-24 | Micron Technology, Inc. | Method of fabricating tape attachment chip-on-board assemblies |
KR100319609B1 (ko) * | 1999-03-09 | 2002-01-05 | 김영환 | 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법 |
US6457235B1 (en) * | 2000-06-09 | 2002-10-01 | Advanced Semiconductor Engineering, Inc. | Method of wire-bonding circuit chip to bonding pad |
JP4439090B2 (ja) * | 2000-07-26 | 2010-03-24 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその製造方法 |
KR100388295B1 (ko) | 2000-10-26 | 2003-06-19 | 앰코 테크놀로지 코리아 주식회사 | 와이어 본딩 구조 및 그 방법 |
TW465064B (en) * | 2000-12-22 | 2001-11-21 | Advanced Semiconductor Eng | Bonding process and the structure thereof |
US20040119172A1 (en) * | 2002-12-18 | 2004-06-24 | Downey Susan H. | Packaged IC using insulated wire |
US6812580B1 (en) * | 2003-06-09 | 2004-11-02 | Freescale Semiconductor, Inc. | Semiconductor package having optimized wire bond positioning |
TWI376756B (en) * | 2003-07-30 | 2012-11-11 | Taiwan Semiconductor Mfg | Ground arch for wirebond ball grid arrays |
KR100526847B1 (ko) | 2003-11-19 | 2005-11-08 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치의 이중 와이어 본딩 구조 |
US7086148B2 (en) | 2004-02-25 | 2006-08-08 | Agere Systems Inc. | Methods and apparatus for wire bonding with wire length adjustment in an integrated circuit |
JP2005251957A (ja) | 2004-03-04 | 2005-09-15 | Renesas Technology Corp | 半導体装置 |
JP2005268497A (ja) * | 2004-03-18 | 2005-09-29 | Denso Corp | 半導体装置及び半導体装置の製造方法 |
US7078808B2 (en) * | 2004-05-20 | 2006-07-18 | Texas Instruments Incorporated | Double density method for wirebond interconnect |
TWI245387B (en) * | 2004-08-24 | 2005-12-11 | Chipmos Technologies Inc | Thermal enhanced BGA package |
DE102005006333B4 (de) * | 2005-02-10 | 2007-10-18 | Infineon Technologies Ag | Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben |
JP2006261173A (ja) | 2005-03-15 | 2006-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007150144A (ja) * | 2005-11-30 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4216295B2 (ja) * | 2006-05-01 | 2009-01-28 | シャープ株式会社 | バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 |
DE102006025867A1 (de) | 2006-06-02 | 2007-12-06 | Robert Bosch Gmbh | Bondverbindung sowie Verfahren zum Bonden zweier Kontaktflächen |
JP2008034567A (ja) * | 2006-07-27 | 2008-02-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7777353B2 (en) * | 2006-08-15 | 2010-08-17 | Yamaha Corporation | Semiconductor device and wire bonding method therefor |
JP5481769B2 (ja) * | 2006-11-22 | 2014-04-23 | 日亜化学工業株式会社 | 半導体装置及びその製造方法 |
JP2008277751A (ja) * | 2007-04-04 | 2008-11-13 | Panasonic Corp | 半導体装置の製造方法、および半導体装置 |
US20080246129A1 (en) * | 2007-04-04 | 2008-10-09 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device and semiconductor device |
JP5084015B2 (ja) | 2007-05-15 | 2012-11-28 | シチズン電子株式会社 | 発光ダイオードの製造方法 |
JP5018420B2 (ja) * | 2007-11-19 | 2012-09-05 | 株式会社デンソー | ワイヤボンディング方法およびワイヤボンディング構造体 |
TWI466247B (zh) * | 2009-01-05 | 2014-12-21 | Nanya Technology Corp | 三維封裝結構 |
US8008785B2 (en) | 2009-12-22 | 2011-08-30 | Tessera Research Llc | Microelectronic assembly with joined bond elements having lowered inductance |
US20110147928A1 (en) | 2009-12-22 | 2011-06-23 | Tessera Research Llc | Microelectronic assembly with bond elements having lowered inductance |
-
2010
- 2010-06-04 US US12/793,824 patent/US8008785B2/en not_active Expired - Fee Related
- 2010-12-20 EP EP10805549A patent/EP2517240A2/en not_active Withdrawn
- 2010-12-20 CN CN2010800626725A patent/CN102804372A/zh active Pending
- 2010-12-20 WO PCT/US2010/003213 patent/WO2011087485A2/en active Application Filing
- 2010-12-20 JP JP2012545930A patent/JP2013515371A/ja not_active Withdrawn
- 2010-12-22 TW TW099145382A patent/TWI451537B/zh not_active IP Right Cessation
- 2010-12-22 TW TW103125988A patent/TW201448132A/zh unknown
-
2011
- 2011-08-02 US US13/196,192 patent/US8410618B2/en not_active Expired - Fee Related
-
2013
- 2013-03-29 US US13/853,268 patent/US8816514B2/en not_active Expired - Fee Related
-
2014
- 2014-01-14 US US14/154,300 patent/US20140124565A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020503688A (ja) * | 2016-12-28 | 2020-01-30 | シーメンス アクチエンゲゼルシヤフトSiemens Aktiengesellschaft | 半導体チップを接続する第1および第2接続要素を備えた半導体モジュールおよび製造方法 |
JP7026688B2 (ja) | 2016-12-28 | 2022-02-28 | シーメンス アクチエンゲゼルシヤフト | 半導体チップを接続する第1および第2接続要素を備えた半導体モジュールおよび製造方法 |
US11837571B2 (en) | 2016-12-28 | 2023-12-05 | Siemens Aktiengesellschaft | Semiconductor module comprising a first and second connecting element for connecting a semiconductor chip, and also production method |
Also Published As
Publication number | Publication date |
---|---|
EP2517240A2 (en) | 2012-10-31 |
TW201448132A (zh) | 2014-12-16 |
US20140124565A1 (en) | 2014-05-08 |
WO2011087485A3 (en) | 2012-01-26 |
TWI451537B (zh) | 2014-09-01 |
TW201140765A (en) | 2011-11-16 |
US20110285020A1 (en) | 2011-11-24 |
US8410618B2 (en) | 2013-04-02 |
CN102804372A (zh) | 2012-11-28 |
US8816514B2 (en) | 2014-08-26 |
US8008785B2 (en) | 2011-08-30 |
US20110147953A1 (en) | 2011-06-23 |
US20130292834A1 (en) | 2013-11-07 |
WO2011087485A2 (en) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013515371A (ja) | 低インダクタンス化された結合素子が接合されたマイクロ電子アセンブリ | |
US7891089B2 (en) | Printed board with component mounting pin | |
US5747874A (en) | Semiconductor device, base member for semiconductor device and semiconductor device unit | |
JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
JP2005072515A (ja) | 半導体装置 | |
US20090039509A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100631939B1 (ko) | 비지에이 패키지와 티에스오피 패키지를 적층하여 형성한반도체 소자 | |
US20110147928A1 (en) | Microelectronic assembly with bond elements having lowered inductance | |
KR101003393B1 (ko) | 인덕턴스를 감소시키는 접합 구성을 갖는 마이크로전자 어셈블리 | |
JP2003249621A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3855532B2 (ja) | Icチップと回路基板との接続方法 | |
JP2001358250A (ja) | 半導体装置 | |
JPS6379361A (ja) | 立設実装形半導体装置 | |
JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
JP2004014568A (ja) | 半導体装置 | |
JP3600138B2 (ja) | 半導体装置 | |
JP2001319943A (ja) | 半導体装置 | |
JPH10189637A (ja) | 半導体装置 | |
JP2636785B2 (ja) | 半導体装置の実装方法 | |
JPH039620B2 (ja) | ||
JP3194034B2 (ja) | 電子部品用パッケージ | |
JPH0831979A (ja) | 配線基板の電極部形成方法 | |
JP2000223618A (ja) | 半導体装置 | |
KR20050035647A (ko) | 볼 그리드 어레이 타입 스택 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |