JP2636785B2 - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JP2636785B2 JP2636785B2 JP7057881A JP5788195A JP2636785B2 JP 2636785 B2 JP2636785 B2 JP 2636785B2 JP 7057881 A JP7057881 A JP 7057881A JP 5788195 A JP5788195 A JP 5788195A JP 2636785 B2 JP2636785 B2 JP 2636785B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- hole
- semiconductor device
- wiring board
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/361—Assembling flexible printed circuits with other printed circuits
- H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置等の電子
機器に使用される例えばＬＳＩに代表される集積回路テ
ープキャリアを用いた半導体装置に関する。
機器に使用される例えばＬＳＩに代表される集積回路テ
ープキャリアを用いた半導体装置に関する。
【０００２】
【従来の技術】近年、情報処理装置等に使用される集積
回路の集積度は増加の一途をたどる一方であり、それに
ともない、ＬＳＩのパッケージもデュアル・イン・ライ
ン・パッケージ（Ｄｕａｌ ｉｎ ｌｉｎｅ Ｐａｃｋ
ａｇｅ（以下ＤＩＰと称す），クワッド・フラット・パ
ック（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（以下ＱＦＰと称
す），ピン・グリッド・アレイ（Ｐｉｎ Ｇｒｉｄ Ａ
ｒｒａｙ（以下ＰＧＡ）へと高密度化が進んでいる。近
年では、更に高密度化を行うため絶縁フィルムにＬＳＩ
を接続するテープ・キャリア・パッケージ（Ｔａｐｅ
ＣａｒｒｉｅｒＰａｃｋａｇｅ（以下ＴＣＰと称す）が
使用されている。
回路の集積度は増加の一途をたどる一方であり、それに
ともない、ＬＳＩのパッケージもデュアル・イン・ライ
ン・パッケージ（Ｄｕａｌ ｉｎ ｌｉｎｅ Ｐａｃｋ
ａｇｅ（以下ＤＩＰと称す），クワッド・フラット・パ
ック（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ（以下ＱＦＰと称
す），ピン・グリッド・アレイ（Ｐｉｎ Ｇｒｉｄ Ａ
ｒｒａｙ（以下ＰＧＡ）へと高密度化が進んでいる。近
年では、更に高密度化を行うため絶縁フィルムにＬＳＩ
を接続するテープ・キャリア・パッケージ（Ｔａｐｅ
ＣａｒｒｉｅｒＰａｃｋａｇｅ（以下ＴＣＰと称す）が
使用されている。
【０００３】その一例が米国特許第４６５８３３１号公
報に示されている。いま、この例を図５を参照して説明
する。この公報によれば、ＩＣチップ１０５に取り付け
られたリード１０６は圧力パッド１２により回路基板１
０３上のアウター・リード・ボンディング（以下ＯＬ
Ｂ）パッド１０４へ圧接されて電気的に接続される。圧
力パッド１２は熱伝導プレート１０１と一体になってお
り、ＩＣチップ１０５から発生した熱は、この熱伝導プ
レート１０１から排熱される。
報に示されている。いま、この例を図５を参照して説明
する。この公報によれば、ＩＣチップ１０５に取り付け
られたリード１０６は圧力パッド１２により回路基板１
０３上のアウター・リード・ボンディング（以下ＯＬ
Ｂ）パッド１０４へ圧接されて電気的に接続される。圧
力パッド１２は熱伝導プレート１０１と一体になってお
り、ＩＣチップ１０５から発生した熱は、この熱伝導プ
レート１０１から排熱される。
【０００４】
【発明が解決しようとする課題】高密度のパッケージと
いわれるＰＧＡは、入出力（以下Ｉ／Ｏ）ピンを基板の
裏面に設け、配線基板上へ半田付け等で実装していた
が、実装後の状態での半田付けの検査は、ＰＧＡ自身で
見えなくなり、外観による検査ができなかった。
いわれるＰＧＡは、入出力（以下Ｉ／Ｏ）ピンを基板の
裏面に設け、配線基板上へ半田付け等で実装していた
が、実装後の状態での半田付けの検査は、ＰＧＡ自身で
見えなくなり、外観による検査ができなかった。
【０００５】また、上述した米国特許第４６５８３３１
号公報記載の技術では、配線基板上のＯＬＢパッド１０
４とリード１０６とが圧接して電気的接続を行うので、
接続の信頼性が低く、装置の信頼性を大きく損なう原因
となっていた。
号公報記載の技術では、配線基板上のＯＬＢパッド１０
４とリード１０６とが圧接して電気的接続を行うので、
接続の信頼性が低く、装置の信頼性を大きく損なう原因
となっていた。
【０００６】本発明の目的は、装置の製造工程を簡略化
するようにしたテープキャリアを用いた半導体装置を提
供することにある。
するようにしたテープキャリアを用いた半導体装置を提
供することにある。
【０００７】本発明の他の目的は、ハンダのすい上げを
外観で確認し検査の効率を向上するようにしたテープキ
ャリアを用いた半導体装置を提供することにある。
外観で確認し検査の効率を向上するようにしたテープキ
ャリアを用いた半導体装置を提供することにある。
【０００８】本発明の他の目的はフィルムキャリアと配
線基板との接続の信頼性を向上させるようにしたテープ
キャリアを用いた半導体装置を提供することにある。
線基板との接続の信頼性を向上させるようにしたテープ
キャリアを用いた半導体装置を提供することにある。
【０００９】本発明の半導体装置の実装方法は、実装さ
れた半導体装置と電気的に接続されたスルーホールが設
けられた可撓性基板を配線基板に実装する半導体装置の
実装方法であって、配線基板のパッドに半田を供給する
工程と、前記配線基板のパッドと前記可撓性基板に設け
られたスルーホールとを位置合わせする工程と、前記半
田を加熱溶融して前記スルーホール内をすい上がらせる
工程とを含む。
れた半導体装置と電気的に接続されたスルーホールが設
けられた可撓性基板を配線基板に実装する半導体装置の
実装方法であって、配線基板のパッドに半田を供給する
工程と、前記配線基板のパッドと前記可撓性基板に設け
られたスルーホールとを位置合わせする工程と、前記半
田を加熱溶融して前記スルーホール内をすい上がらせる
工程とを含む。
【００１０】本発明の他の半導体装置の実装方法は、前
記可撓性基板のスルーホール壁面に半田が濡れやすい金
属を設ける工程をさらに含むことを特徴とする請求項１
記載の半導体装置の実装方法
記可撓性基板のスルーホール壁面に半田が濡れやすい金
属を設ける工程をさらに含むことを特徴とする請求項１
記載の半導体装置の実装方法
【００１１】本発明の他の半導体装置の実装方法は、前
記スルーホールの開口部の直径が約１００マイクロメー
トルであることを特徴とする請求項１記載の半導体装置
の実装方法。
記スルーホールの開口部の直径が約１００マイクロメー
トルであることを特徴とする請求項１記載の半導体装置
の実装方法。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。
詳細に説明する。
【００１３】図１および図２を参照すると、本発明の実
施例は、厚さ１００ミクロン（μｍ）の絶縁フィルム
２，この絶縁フィルム２の中央にあけられた穴に実装さ
れる半導体チップの一例であるＬＳＩ１，このＬＳＩ１
の入出力端子に接続されるインナーリードボンディング
部（以下ＩＬＢ部）９，このＩＬＢ部９を先端にもつイ
ンナーリード４，このインナーリード４と接続されこの
インナーリード４とともにＬＳＩ１と配線基板８とを電
気的に接続するアウターリード５，このアウターリード
５の先端に位置し絶縁フィルム２を貫通するスルーホー
ル１０およびこのスルーホール１０の側壁に設けられた
アウターリード５と同じ種類の金属で形成される金属膜
６からなる外部接続端子部（以下ＯＬＢ部）３を備えて
いる。
施例は、厚さ１００ミクロン（μｍ）の絶縁フィルム
２，この絶縁フィルム２の中央にあけられた穴に実装さ
れる半導体チップの一例であるＬＳＩ１，このＬＳＩ１
の入出力端子に接続されるインナーリードボンディング
部（以下ＩＬＢ部）９，このＩＬＢ部９を先端にもつイ
ンナーリード４，このインナーリード４と接続されこの
インナーリード４とともにＬＳＩ１と配線基板８とを電
気的に接続するアウターリード５，このアウターリード
５の先端に位置し絶縁フィルム２を貫通するスルーホー
ル１０およびこのスルーホール１０の側壁に設けられた
アウターリード５と同じ種類の金属で形成される金属膜
６からなる外部接続端子部（以下ＯＬＢ部）３を備えて
いる。
【００１４】厚さ１００ミクロン（μｍ）の絶縁フィル
ム２上に銅（Ｃｕ）等の導体にて幅４０ミクロン（μ
ｍ）のアウターリード５が配線される。絶縁フィルム２
の中央にはＬＳＩ１が搭載できるようＬＳＩ１より大き
な穴がつくられている。この穴へＬＳＩ１がセットさ
れ、ＬＳＩ１の入出力端子とインナーリード４とが接続
されて機械的および電気的にＬＳＩと絶縁フィルムキャ
リア２とが接続される。このインナーリード４とアウタ
ーリード５とはそれぞれＬＳＩ１と配線基板８とを電気
的に接続を行うものである。
ム２上に銅（Ｃｕ）等の導体にて幅４０ミクロン（μ
ｍ）のアウターリード５が配線される。絶縁フィルム２
の中央にはＬＳＩ１が搭載できるようＬＳＩ１より大き
な穴がつくられている。この穴へＬＳＩ１がセットさ
れ、ＬＳＩ１の入出力端子とインナーリード４とが接続
されて機械的および電気的にＬＳＩと絶縁フィルムキャ
リア２とが接続される。このインナーリード４とアウタ
ーリード５とはそれぞれＬＳＩ１と配線基板８とを電気
的に接続を行うものである。
【００１５】一方、アウターリードの先端にはアウター
・リード・ボンディング部（以下ＯＬＢ部）３が設けら
れている。このＯＬＢ部３は絶縁フィルム２を貫通する
スルーホール１０となっており、その側壁にはアウター
リード５と同様の導体でメタライズされている。スルー
ホール１０の形状は円状、正方状等制限はない。また、
スルーホール１０の断面形状も長方形、台形等制限はな
いが、配線基板との対抗面のスルーホールの開口部の大
きさは約φ１００ミクロン（μｍ）が望ましい。
・リード・ボンディング部（以下ＯＬＢ部）３が設けら
れている。このＯＬＢ部３は絶縁フィルム２を貫通する
スルーホール１０となっており、その側壁にはアウター
リード５と同様の導体でメタライズされている。スルー
ホール１０の形状は円状、正方状等制限はない。また、
スルーホール１０の断面形状も長方形、台形等制限はな
いが、配線基板との対抗面のスルーホールの開口部の大
きさは約φ１００ミクロン（μｍ）が望ましい。
【００１６】次に、ＯＬＢ部３のスルーホール１０内に
ハンダ（半田）を充填する方法について図３を参照して
詳細に説明する。
ハンダ（半田）を充填する方法について図３を参照して
詳細に説明する。
【００１７】図３を参照すると、絶縁フィルム２に形成
されたスルーホール１０の側壁には、ハンダ（半田）７
が濡れやすいような金属膜６が施されている。また、金
属膜６は、スルーホール１０のみではなく絶縁フィルム
２表裏のスルーホールの周辺にもスルーホールを囲むよ
うにしてある。これはハンダ（半田）の密着面積をより
大きくするためである。ハンダ（半田）７はこのスルー
ホール１０内に充填されて、配線基板８と絶縁フィルム
２上のＯＬＢ部３とを電気的および機械的に接続してい
る。ハンダ（半田）７の組成としては、スズ（Ｓｎ）６
３％／鉛（Ｐｂ）３７％の共晶半田や、スズ（Ｓｎ）５
％／鉛（Ｐｂ）９５％、金（Ａｕ）２０％／スズ（Ｓ
ｎ）８０％等の高温ハンダ（半田）等が使用される。
されたスルーホール１０の側壁には、ハンダ（半田）７
が濡れやすいような金属膜６が施されている。また、金
属膜６は、スルーホール１０のみではなく絶縁フィルム
２表裏のスルーホールの周辺にもスルーホールを囲むよ
うにしてある。これはハンダ（半田）の密着面積をより
大きくするためである。ハンダ（半田）７はこのスルー
ホール１０内に充填されて、配線基板８と絶縁フィルム
２上のＯＬＢ部３とを電気的および機械的に接続してい
る。ハンダ（半田）７の組成としては、スズ（Ｓｎ）６
３％／鉛（Ｐｂ）３７％の共晶半田や、スズ（Ｓｎ）５
％／鉛（Ｐｂ）９５％、金（Ａｕ）２０％／スズ（Ｓ
ｎ）８０％等の高温ハンダ（半田）等が使用される。
【００１８】次にフィルムキャリアと配線基板８との接
続の工程を図４を参照しながら詳細に説明する。
続の工程を図４を参照しながら詳細に説明する。
【００１９】図４（Ａ）を参照すると、配線基板８のパ
ッド１１へハンダ（半田）７が供給される。このパッド
１１は配線基板８内で配線された内層パターンとつなが
っており、さらに外部へと接続がなされる。
ッド１１へハンダ（半田）７が供給される。このパッド
１１は配線基板８内で配線された内層パターンとつなが
っており、さらに外部へと接続がなされる。
【００２０】次に、図４（Ｂ）を参照すると、ＯＬＢ部
３と基板のパッド１１とが１１対１となるよう配線基板
８とテープキャリアとの位置あわせが行われる。次に、
全体が２００℃〜２５０℃に加熱されてハンダ（半田）
７が溶かされ、スルーホール１０内をハンダ（半田）７
がすい上がらせる。スルーホール１０にはハンダ（半
田）が濡れやすいような金属膜６が施してあるため非常
にすい上がりやすくなっている。また、金属膜６はフィ
ルムキャリア上の配線（アウターリード５）とつながっ
ているので電気的にＬＳＩ１と接続することができる。
以上のように、本発明の実施例は製造工程を単純にした
という効果がある。また、スルーホール１０にハンダ
（半田）７が充填している状態を確認しやすいので、検
査方法が簡単になるという効果がある。
３と基板のパッド１１とが１１対１となるよう配線基板
８とテープキャリアとの位置あわせが行われる。次に、
全体が２００℃〜２５０℃に加熱されてハンダ（半田）
７が溶かされ、スルーホール１０内をハンダ（半田）７
がすい上がらせる。スルーホール１０にはハンダ（半
田）が濡れやすいような金属膜６が施してあるため非常
にすい上がりやすくなっている。また、金属膜６はフィ
ルムキャリア上の配線（アウターリード５）とつながっ
ているので電気的にＬＳＩ１と接続することができる。
以上のように、本発明の実施例は製造工程を単純にした
という効果がある。また、スルーホール１０にハンダ
（半田）７が充填している状態を確認しやすいので、検
査方法が簡単になるという効果がある。
【００２１】
【発明の効果】以上のように、テープキャリアにスルー
ホールを設け、基板とフィルムキャリアの接続をスルー
ホール内でのハンダ（半田）をすい上がらせて接続させ
たことにより、装置の製造工程を非常に簡単で製造しや
すいものにすることができた。また、ハンダ（半田）８
すい上がりの状態を外観で確認できるので検査が非常に
行いやすいという効果もある。さらに、フィルムキャリ
アと配線基板との接続をハンダ（半田）で行っているの
で信頼性の高いものにできた。また、スルーホールでハ
ンダ（半田）のすい上げを確認することで接続の確認が
できる。このため、検査が非常に簡単になった。
ホールを設け、基板とフィルムキャリアの接続をスルー
ホール内でのハンダ（半田）をすい上がらせて接続させ
たことにより、装置の製造工程を非常に簡単で製造しや
すいものにすることができた。また、ハンダ（半田）８
すい上がりの状態を外観で確認できるので検査が非常に
行いやすいという効果もある。さらに、フィルムキャリ
アと配線基板との接続をハンダ（半田）で行っているの
で信頼性の高いものにできた。また、スルーホールでハ
ンダ（半田）のすい上げを確認することで接続の確認が
できる。このため、検査が非常に簡単になった。
【図１】本発明の一実施例を示す斜視図である。
【図２】図１の一実施例のＡ−Ａ′で切断した状態を示
す断面図である。
す断面図である。
【図３】図２に示されるアウターリードボンディング部
の断面を拡大した拡大断面図である。
の断面を拡大した拡大断面図である。
【図４】（Ａ）−（Ｃ）は図３に示されたアウターリー
ドボンディング部の製造工程を示す図である。
ドボンディング部の製造工程を示す図である。
【図５】従来技術の一例を示す図である。
１ ＬＳＩ ２ 絶縁フィルム ３ ＯＬＢ部 ４ インナーリード ５ アウターリード ６ メタライズ ７ ハンダ（半田） ８ 配線基板 ９ ＩＬＢ部 １０ スルーホール １１ パッド １２ 圧力パッド １０１ 熱伝導プレート １０３ 回路基板 １０４ ＯＬＢパッド １０５ ＩＣチップ １０６ リード
Claims (3)
- 【請求項１】 実装された半導体装置と電気的に接続さ
れたスルーホールが設けられた可撓性基板を配線基板に
実装する半導体装置の実装方法において、 配線基板のパッドに半田を略球状に供給する工程と、 前記配線基板のパッドと前記可撓性基板に設けられたス
ルーホールとを位置合わせする工程と、 前記半田を加熱溶融して前記スルーホール内をすい上が
らせる工程とを含むことを特徴とする半導体装置の実装
方法。 - 【請求項２】 前記可撓性基板のスルーホール壁面に半
田が濡れやすい金属を設ける工程をさらに含むことを特
徴とする請求項１記載の半導体装置の実装方法 - 【請求項３】 前記スルーホールの開口部の直径が約１
００マイクロメートルであることを特徴とする請求項１
記載の半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057881A JP2636785B2 (ja) | 1995-03-17 | 1995-03-17 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057881A JP2636785B2 (ja) | 1995-03-17 | 1995-03-17 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255814A JPH08255814A (ja) | 1996-10-01 |
| JP2636785B2 true JP2636785B2 (ja) | 1997-07-30 |
Family
ID=13068340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7057881A Expired - Fee Related JP2636785B2 (ja) | 1995-03-17 | 1995-03-17 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2636785B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51106641A (ja) * | 1975-03-17 | 1976-09-21 | Matsushita Electric Ind Co Ltd | Ionpureeteingusochi |
| JPS6334936A (ja) * | 1986-07-29 | 1988-02-15 | Nec Corp | テ−プキヤリアｉｃの実装構造 |
-
1995
- 1995-03-17 JP JP7057881A patent/JP2636785B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08255814A (ja) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2595909B2 (ja) | 半導体装置 | |
| US6188127B1 (en) | Semiconductor packing stack module and method of producing the same | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US4949224A (en) | Structure for mounting a semiconductor device | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| US20140124565A1 (en) | Microelectronic assembly with joined bond elements having lowered inductance | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JP3851797B2 (ja) | ボールグリッドアレーパッケージとそれに用いられる回路基板 | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JPS61251047A (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2636785B2 (ja) | 半導体装置の実装方法 | |
| JP2803656B2 (ja) | 半導体装置 | |
| KR20020010489A (ko) | 집적 회로 패키지 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JP3585806B2 (ja) | ピン付き配線基板 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JPH0749804Y2 (ja) | 半導体装置 | |
| JP2669388B2 (ja) | テープキャリア方式半導体装置 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JPS63229842A (ja) | 表面実装用パツケ−ジ | |
| JP3194034B2 (ja) | 電子部品用パッケージ | |
| JP2001319943A (ja) | 半導体装置 | |
| JPH039620B2 (ja) | ||
| JP3013809B2 (ja) | 半導体装置およびその製造方法 | |
| JP3067364B2 (ja) | 金属突起電極付き半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970311 |
|
| LAPS | Cancellation because of no payment of annual fees |