JPH0749804Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0749804Y2 JPH0749804Y2 JP10618488U JP10618488U JPH0749804Y2 JP H0749804 Y2 JPH0749804 Y2 JP H0749804Y2 JP 10618488 U JP10618488 U JP 10618488U JP 10618488 U JP10618488 U JP 10618488U JP H0749804 Y2 JPH0749804 Y2 JP H0749804Y2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- tape carrier
- pad
- polyimide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Description
【考案の詳細な説明】 〔概要〕 半導体装置に係わり、特に半導体チップの実装構造に関
し、 信号の高速化が促進され、また冷却性が良く、さらに実
装作業が容易な半導体装置を提供することを目的とし、 帯状体ポリイミドフイルムからなり、半導体チップ配置
のための所定位置にチップ用ホールを有し、１面上に回
路部品接続用パッド、チップ用ホール上で半導体チップ
の入出力パッドの対応位置に先端が突出するリード及び
パッドとリード間を接続する配線用パターンを備え、パ
ッド上に回路部品が接続されたテープキャリアと、テー
プキャリアのチップ用ホール中に配置され、チップ用ホ
ール中に突出するリードの先端が入出力パッドと接続さ
れる半導体チップとは、金属基板上に、テープキャリア
の他面が接着され、半導体チップの底面が接着金属を介
して密着されるようにして組合わされる。
し、 信号の高速化が促進され、また冷却性が良く、さらに実
装作業が容易な半導体装置を提供することを目的とし、 帯状体ポリイミドフイルムからなり、半導体チップ配置
のための所定位置にチップ用ホールを有し、１面上に回
路部品接続用パッド、チップ用ホール上で半導体チップ
の入出力パッドの対応位置に先端が突出するリード及び
パッドとリード間を接続する配線用パターンを備え、パ
ッド上に回路部品が接続されたテープキャリアと、テー
プキャリアのチップ用ホール中に配置され、チップ用ホ
ール中に突出するリードの先端が入出力パッドと接続さ
れる半導体チップとは、金属基板上に、テープキャリア
の他面が接着され、半導体チップの底面が接着金属を介
して密着されるようにして組合わされる。
本考案は、半導体装置に係わり、特に半導体チップの実
装構造に関する。
装構造に関する。
近年の電子部品及び電子機器は、軽薄短小傾向にあり、
同時に高密度化が一段と要求されている。このような背
景から、半導体チップと他のチップ形の回路部品を、高
い密度に回路基板に実装した半導体装置が要求されてい
る。
同時に高密度化が一段と要求されている。このような背
景から、半導体チップと他のチップ形の回路部品を、高
い密度に回路基板に実装した半導体装置が要求されてい
る。
第４図は従来例の断面図であって、セラミック基板５の
表面に、半導体チップ１と複数のチップ形の回路部品２
を表面実装している。
表面に、半導体チップ１と複数のチップ形の回路部品２
を表面実装している。
詳述すると、底面を下方にして半導体チップ１をセラミ
ック基板５の表面に載せ、Au−Sn共晶合金接着、或いは
半田接着等でマウントしている。
ック基板５の表面に載せ、Au−Sn共晶合金接着、或いは
半田接着等でマウントしている。
そして、半導体チップ１の表面に配列した入出力パッド
３のそれぞれと、セラミック基板５の表面に配列した対
応する配線用パターン６とを、金線等のワイヤ４を用い
て、ワイヤボンデングして半導体チップ１をセラミック
基板５に実装している。
３のそれぞれと、セラミック基板５の表面に配列した対
応する配線用パターン６とを、金線等のワイヤ４を用い
て、ワイヤボンデングして半導体チップ１をセラミック
基板５に実装している。
一方、回路部品２は側壁から底面にかけて設けた電極
を、セラミック基板５の表面に設けたパッドに位置合わ
せし、半田リフロー手段等で固着して表面実装してい
る。
を、セラミック基板５の表面に設けたパッドに位置合わ
せし、半田リフロー手段等で固着して表面実装してい
る。
かくして半導体チップ１と回路部品２は、セラミック基
板５の表面に設けた配線用パターンを介して、電気的に
接続され、半導体装置を構成している。
板５の表面に設けた配線用パターンを介して、電気的に
接続され、半導体装置を構成している。
しかしながら、上記従来の半導体装置は、基板の材料が
高誘電率のセラミック材であって、信号の高速性が劣る
という問題点があった。
高誘電率のセラミック材であって、信号の高速性が劣る
という問題点があった。
また、近年の半導体チップは大規模集積化され、これに
伴い多数ピン化されて多数の入出力パッドが形成されて
いる。したがって、入出力パッドと配線用パターンと
を、一つ一つワイヤボンデイングした従来の半導体装置
は、半導体チップの実装工数が多大になるという問題点
があった。
伴い多数ピン化されて多数の入出力パッドが形成されて
いる。したがって、入出力パッドと配線用パターンと
を、一つ一つワイヤボンデイングした従来の半導体装置
は、半導体チップの実装工数が多大になるという問題点
があった。
さらにまた、半導体チップの大規模集積化に伴い、半導
体チップの発生する熱量が増加している。しかし、セラ
ミック基板は熱伝導率が低いので、従来の半導体装置は
放熱性が劣るという問題点があった。
体チップの発生する熱量が増加している。しかし、セラ
ミック基板は熱伝導率が低いので、従来の半導体装置は
放熱性が劣るという問題点があった。
本考案はこのような点に鑑みて創作されたもので、信号
の高速化が促進され、また冷却性が良く、さらに実装作
業が容易な半導体装置を提供することを目的としてい
る。
の高速化が促進され、また冷却性が良く、さらに実装作
業が容易な半導体装置を提供することを目的としてい
る。
上記目的は本考案により、帯状体ポリイミドフイルムか
らなり、半導体チップ配置のための所定位置にチップ用
ホールを有し、１面上に回路部品接続用パッド、チップ
用ホール上で半導体チップの入出力パッドの対応位置に
先端が突出するリード及びパッドとリード間を接続する
配線用パターンを備え、パッド上に回路部品が接続され
たテープキャリアと、テープキャリアのチップ用ホール
中に配置され、チップ用ホール中に突出するリードの先
端が入出力パッドと接続される半導体チップとは、金属
基板上に、テープキャリアの他面が接着され、半導体チ
ップの底面が接着金属を介して密着されるようにして組
合わされることを特徴とする半導体装置によって達成さ
れる。
らなり、半導体チップ配置のための所定位置にチップ用
ホールを有し、１面上に回路部品接続用パッド、チップ
用ホール上で半導体チップの入出力パッドの対応位置に
先端が突出するリード及びパッドとリード間を接続する
配線用パターンを備え、パッド上に回路部品が接続され
たテープキャリアと、テープキャリアのチップ用ホール
中に配置され、チップ用ホール中に突出するリードの先
端が入出力パッドと接続される半導体チップとは、金属
基板上に、テープキャリアの他面が接着され、半導体チ
ップの底面が接着金属を介して密着されるようにして組
合わされることを特徴とする半導体装置によって達成さ
れる。
上述のように半導体チップ１の底面は接着金属13を介し
て、金属基板10に密着している。接着金属13,及び金属
基板10は共に熱伝達率が高いので、半導体チップ１の熱
は、金属基板10に容易に伝達され、金属基板10の広い表
面積から外部に放出される。
て、金属基板10に密着している。接着金属13,及び金属
基板10は共に熱伝達率が高いので、半導体チップ１の熱
は、金属基板10に容易に伝達され、金属基板10の広い表
面積から外部に放出される。
一方、誘電体の表面に形成した信号回路の速度は、誘電
率の平方根に逆比例する。ポリイミドフィルム21の誘電
率はセラミック基板の誘電率よりも非常に小さい。した
がって、本考案の半導体装置は高速化を促進することが
できる。
率の平方根に逆比例する。ポリイミドフィルム21の誘電
率はセラミック基板の誘電率よりも非常に小さい。した
がって、本考案の半導体装置は高速化を促進することが
できる。
また、テープキャリア20のチップ用ホール23部分に、そ
れぞれの入出力パッドに対応してリード25を配列してあ
る。したがって熱圧着工具を用いることにより、多数の
入出力パッドを同時に、リード25に接続することが可能
となる。
れぞれの入出力パッドに対応してリード25を配列してあ
る。したがって熱圧着工具を用いることにより、多数の
入出力パッドを同時に、リード25に接続することが可能
となる。
以下図を参照しながら、本考案を具体的に説明する。な
お、全図を通じて同一符号は同一対象物を示す。
お、全図を通じて同一符号は同一対象物を示す。
第１図は本考案の一実施例の断面図、第２図は本考案の
組立を説明する図、第３図は本考案の他の実施例の断面
図である。
組立を説明する図、第３図は本考案の他の実施例の断面
図である。
第１図において、10は，熱伝導率の高い金属，例えば銅
系金属，アルミニウム等よりなる金属基板である。
系金属，アルミニウム等よりなる金属基板である。
20は、フィルム厚が比較的厚い（例えば0.5mm〜1mm）ポ
リイミドフィルム21の所望の個所に、角形のチップ用ホ
ール23を設け、このチップ用ホール23の４辺に、それぞ
れの辺に直交するように多数の銅条よりなるリード25を
配列したテープキャリアである。
リイミドフィルム21の所望の個所に、角形のチップ用ホ
ール23を設け、このチップ用ホール23の４辺に、それぞ
れの辺に直交するように多数の銅条よりなるリード25を
配列したテープキャリアである。
ポリイミドフィルム21の表面に、回路部品２の電極に対
応してパッド22を配列し、電極をパッド22に位置合わせ
して回路部品２をポリイミドフィルム21に載せ、半田リ
フロー手段等で固着して、回路部品２をテープキャリア
20に実装してある。
応してパッド22を配列し、電極をパッド22に位置合わせ
して回路部品２をポリイミドフィルム21に載せ、半田リ
フロー手段等で固着して、回路部品２をテープキャリア
20に実装してある。
なお、回路部品２用のパッド22とリード25は、ポリイミ
ドフィルム21の表面に形成した配線用パターン（図示せ
ず）を介して、所望に接続されている。
ドフィルム21の表面に形成した配線用パターン（図示せ
ず）を介して、所望に接続されている。
一方、半導体チップ１は、底面を下方にして金属基板10
の表面に載せ、Au−Sn共晶合金接着，或いは半田接着等
して接着金属13を介して、金属基板10の所定の個所にマ
ウントしてある。
の表面に載せ、Au−Sn共晶合金接着，或いは半田接着等
して接着金属13を介して、金属基板10の所定の個所にマ
ウントしてある。
テープキャリア20はチップ用ホール23が半導体チップ１
の上方に位置するように、金属基板10に重層され、その
状態で、ポリイミドフィルム21の下面と金属基板10の表
面とを、接着剤15を用いて固着してある。
の上方に位置するように、金属基板10に重層され、その
状態で、ポリイミドフィルム21の下面と金属基板10の表
面とを、接着剤15を用いて固着してある。
なお、リード25は、半導体チップ１の表面に配列した入
出力パッドのそれぞれに対応するように、配列形成して
ある。
出力パッドのそれぞれに対応するように、配列形成して
ある。
テープキャリア20のリード25と、半導体チップ１の入出
力パッドとは、小さい団子形の金等よりなるバンプ11を
介して接続してある。
力パッドとは、小さい団子形の金等よりなるバンプ11を
介して接続してある。
なお、図示例の半導体チップは１個であるが、複数の半
導体チップを有する半導体装置の場合には、半導体チッ
プ数に対応した複数のチップ用ホールをポリイミドフィ
ルムの所望の個所に配列し、それぞれのチップ用ホール
に半導体チップを実装することは勿論である。
導体チップを有する半導体装置の場合には、半導体チッ
プ数に対応した複数のチップ用ホールをポリイミドフィ
ルムの所望の個所に配列し、それぞれのチップ用ホール
に半導体チップを実装することは勿論である。
第１図のような半導体装置の組立について、第２図を参
照しながら説明する。
照しながら説明する。
先ず第２図（ａ）の如くに、金属基板10の表面の所望の
位置に、Au−Sn半田よりなる接着金属13を載せる。
位置に、Au−Sn半田よりなる接着金属13を載せる。
一方半導体チップ１の裏面は予めメタライズしておき、
この半導体チップ１の裏面を接着金属13上に合わせ、加
熱押圧して、第２図（ｂ）の如くに半導体チップ１を金
属基板10にマウントし、半導体チップ１の表面に配列し
た入出力パッドのそれぞれの上に、バンプ11を固着す
る。
この半導体チップ１の裏面を接着金属13上に合わせ、加
熱押圧して、第２図（ｂ）の如くに半導体チップ１を金
属基板10にマウントし、半導体チップ１の表面に配列し
た入出力パッドのそれぞれの上に、バンプ11を固着す
る。
一方、テープキャリア20は、厚さが例えば0.5mm〜1mm
で、所望の幅の帯状のポリイミドフィルム21を連続プレ
ス加工して、角形のチップ用ホール23を配列する。次に
ポリイミドフィルム21の表面に銅箔をラミネートしエッ
チングして、第２図（ｃ）のように、先端がチップ用ホ
ール23内に突出し他方が所望の配線用パターンに繋がる
リード25と、所望に配列したパッド22を設ける。
で、所望の幅の帯状のポリイミドフィルム21を連続プレ
ス加工して、角形のチップ用ホール23を配列する。次に
ポリイミドフィルム21の表面に銅箔をラミネートしエッ
チングして、第２図（ｃ）のように、先端がチップ用ホ
ール23内に突出し他方が所望の配線用パターンに繋がる
リード25と、所望に配列したパッド22を設ける。
次に、第２図（ｄ）のように所望の個所に、回路部品２
の電極をパッド22に位置合わせして、半田リフロー手段
で電極とパッド22とを半田付けして、回路部品２をテー
プキャリア20に実装する。
の電極をパッド22に位置合わせして、半田リフロー手段
で電極とパッド22とを半田付けして、回路部品２をテー
プキャリア20に実装する。
なお、ポリイミドフィルム21は耐熱性が強いので、半田
付け時に加熱されても損傷しない。
付け時に加熱されても損傷しない。
次に第２図（ｅ）のように、ポリイミドフィルム21の裏
面に接着剤15（例えば両面接着テープ）を塗布する。
面に接着剤15（例えば両面接着テープ）を塗布する。
このようなテープキャリア20を、第１図のように、金属
基板10の表面に貼着し、その後チップ用ホール23の上方
より熱圧着工具を押圧して、それぞれのリード25の先端
を、パッド11を介して半導体チップ１の入出力パッドに
固着する。
基板10の表面に貼着し、その後チップ用ホール23の上方
より熱圧着工具を押圧して、それぞれのリード25の先端
を、パッド11を介して半導体チップ１の入出力パッドに
固着する。
このように、熱圧着工具を使用することにより、多数の
入出力パッドを同時にリード25に接続することができ、
半導体チップ１を短時間にテープキャリア20に実装でき
る。
入出力パッドを同時にリード25に接続することができ、
半導体チップ１を短時間にテープキャリア20に実装でき
る。
また、上述の半導体装置は、半導体チップ１の熱が熱伝
導性の良い金属基板10に伝達され、金属基板10の広い表
面積から外部に放出される。
導性の良い金属基板10に伝達され、金属基板10の広い表
面積から外部に放出される。
さらに、ポリイミドフィルム21が低誘電率であり、且つ
半導体チップ１と回路部品２とを接続する配線用パター
ン長が短いので、半導体装置の高速化が促進される。
半導体チップ１と回路部品２とを接続する配線用パター
ン長が短いので、半導体装置の高速化が促進される。
第３図の例は、ポリイミドフィルム21の表裏の両面に配
線用パターンを設けてテープキャリアとし、テープキャ
リアの両面に回路部品２を表面実装した半導体装置であ
る。なお、ポリイミドフィルム21の表裏の面の配線用パ
ターンは、スルーホール26を介して接続してある。
線用パターンを設けてテープキャリアとし、テープキャ
リアの両面に回路部品２を表面実装した半導体装置であ
る。なお、ポリイミドフィルム21の表裏の面の配線用パ
ターンは、スルーホール26を介して接続してある。
一方、金属基板10には、テープキャリアの裏面に実装し
た回路部品２に対応して、回路部品２より大きい角形の
凹部19を設けてある。
た回路部品２に対応して、回路部品２より大きい角形の
凹部19を設けてある。
そして、ポリイミドフィルム21の裏面を金属基板10の表
面に合わせ、回路部品２を対応する凹部19に挿入した状
態で、ポリイミドフィルム21を接着剤15を用いて、金属
基板10に貼着している。
面に合わせ、回路部品２を対応する凹部19に挿入した状
態で、ポリイミドフィルム21を接着剤15を用いて、金属
基板10に貼着している。
なお、半導体チップ１の入出力パッドをテープキャリア
のリード25に接続し、底面を金属基板10の表面に固着し
てあることは、第１図と同様である。
のリード25に接続し、底面を金属基板10の表面に固着し
てあることは、第１図と同様である。
以上説明したように本考案は、テープキャリアのポリイ
ミドフィルムを金属基板の表面に貼着し、半導体チップ
と回路部品とをテープキャリアに実装して配線用パター
ンを介して接続し、さらに半導体チップは金属基板にマ
ウントした半導体装置であって、信号の高速化が促進さ
れ、冷却性が良く、且つ実装作業が容易である等、実用
上で優れた効果がある。
ミドフィルムを金属基板の表面に貼着し、半導体チップ
と回路部品とをテープキャリアに実装して配線用パター
ンを介して接続し、さらに半導体チップは金属基板にマ
ウントした半導体装置であって、信号の高速化が促進さ
れ、冷却性が良く、且つ実装作業が容易である等、実用
上で優れた効果がある。
第１図は本考案の実施例の断面図、 第２図は本考案の組立を説明する図、 第３図は本考案の他の実施例の断面図、 第４図は従来例の断面図である。 図において、 １は半導体チップ、２は回路部品、３は入出力パッド、
５はセラミック基板、10は金属基板、11はバンプ、13は
接着金属、15は接着剤、19は凹部、20はテープキャリ
ア、21はポリイミドフィルム、22はパッド、23はチップ
用ホール、25はリードをそれぞれ示す。
５はセラミック基板、10は金属基板、11はバンプ、13は
接着金属、15は接着剤、19は凹部、20はテープキャリ
ア、21はポリイミドフィルム、22はパッド、23はチップ
用ホール、25はリードをそれぞれ示す。
Claims (1)
- 【請求項１】帯状体ポリイミドフイルムからなり、半導
体チップ配置のための所定位置にチップ用ホールを有
し、１面上に回路部品接続用パッド、チップ用ホール上
で半導体チップの入出力パッドの対応位置に先端が突出
するリード及びパッドとリード間を接続する配線用パタ
ーンを備え、パッド上に回路部品が接続されたテープキ
ャリアと、 テープキャリアのチップ用ホール中に配置され、チップ
用ホール中に突出するリードの先端が入出力パッドと接
続される半導体チップとは、 金属基板上に、テープキャリアの他面が接着され、半導
体チップの底面が接着金属を介して密着されるようにし
て組合わされることを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10618488U JPH0749804Y2 (ja) | 1988-08-11 | 1988-08-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10618488U JPH0749804Y2 (ja) | 1988-08-11 | 1988-08-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227746U JPH0227746U (ja) | 1990-02-22 |
| JPH0749804Y2 true JPH0749804Y2 (ja) | 1995-11-13 |
Family
ID=31339468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10618488U Expired - Lifetime JPH0749804Y2 (ja) | 1988-08-11 | 1988-08-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749804Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5644103A (en) * | 1994-11-10 | 1997-07-01 | Vlt Corporation | Packaging electrical components having a scallop formed in an edge of a circuit board |
| JP4961215B2 (ja) * | 2007-01-09 | 2012-06-27 | パナソニック株式会社 | パワーデバイス装置 |
| DE112013005084T5 (de) * | 2012-10-22 | 2015-07-16 | U-Shin Ltd. | Türschlossbetätigungsvorrichtung, Komponentenbefestigungsstruktur und Komponentenbefestigungsverfahren |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131561A (ja) * | 1986-11-18 | 1988-06-03 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子パツケージ |
-
1988
- 1988-08-11 JP JP10618488U patent/JPH0749804Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63131561A (ja) * | 1986-11-18 | 1988-06-03 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子パツケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227746U (ja) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367435A (en) | Electronic package structure and method of making same | |
| US20020038908A1 (en) | Thermal enhanced ball grid array package | |
| JP2910670B2 (ja) | 半導体実装構造 | |
| EP1143514A2 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| US5869889A (en) | Thin power tape ball grid array package | |
| TWI226687B (en) | Package for integrated circuit with thermal vias and method thereof | |
| JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
| JPH0749804Y2 (ja) | 半導体装置 | |
| US6949823B2 (en) | Method and apparatus for high electrical and thermal performance ball grid array package | |
| JPH03195053A (ja) | インバータ装置 | |
| GB2370687A (en) | An integrated circuit package | |
| JPS61137349A (ja) | 半導体装置 | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPH09186272A (ja) | 外部露出型ヒートシンクが付着された薄型ボールグリッドアレイ半導体パッケージ | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP2521624Y2 (ja) | 半導体装置 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JPS6211014Y2 (ja) | ||
| KR19980056452U (ko) | 고미세형 집적회로의 방열 장치 | |
| JP2636785B2 (ja) | 半導体装置の実装方法 |