JP4216295B2 - バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 - Google Patents

バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 Download PDF

Info

Publication number
JP4216295B2
JP4216295B2 JP2006127813A JP2006127813A JP4216295B2 JP 4216295 B2 JP4216295 B2 JP 4216295B2 JP 2006127813 A JP2006127813 A JP 2006127813A JP 2006127813 A JP2006127813 A JP 2006127813A JP 4216295 B2 JP4216295 B2 JP 4216295B2
Authority
JP
Japan
Prior art keywords
bump structure
wire
electrode pad
capillary
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006127813A
Other languages
English (en)
Other versions
JP2007300000A (ja
Inventor
祐司 矢野
和雄 玉置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006127813A priority Critical patent/JP4216295B2/ja
Priority to US11/790,143 priority patent/US7683484B2/en
Priority to TW096115056A priority patent/TWI341566B/zh
Priority to CNA200710102380XA priority patent/CN101068012A/zh
Priority to KR1020070042092A priority patent/KR100884520B1/ko
Publication of JP2007300000A publication Critical patent/JP2007300000A/ja
Application granted granted Critical
Publication of JP4216295B2 publication Critical patent/JP4216295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Description

本発明は、バンプ構造およびその形成方法、ならびにそれを用いた半導体装置に関するものである。より詳細には、半導体チップの電極パッドを微細化できるフリップチップ接続に好適に用いることができるバンプ構造およびその形成方法、ならびにそれを用いた半導体装置に関するものである。
近年、半導体装置を回路基板に実装する方法としてフリップチップ接続を用いたパッケージの検討がなされている。上記フリップチップ接続には、バンプ構造が用いられている。
従来から、上記バンプ構造として、電極上に底面が固着されたほぼ円筒形状である導電材料から成る第１バンプと、この第１バンプの上面に底面が固着された第１バンプと同種の導電材料から成りほぼ円筒形状の第２のバンプとを含むバンプ構造が用いられている（例えば、特許文献１参照）。
また、従来から、上記バンプ構造の形成方法として、キャピラリに挿通されたワイヤの先端にボールを形成し、このボールを導体に接合して圧着ボールとする第１の工程と、次にキャピラリを上昇及び横方向に移動させてキャピラリの下端の平坦部を前記圧着ボールに対応して位置させる第２の工程と、続いてキャピラリを下降させて前記圧着ボールを押圧して第１のバンプを形成する第３の工程と、次にキャピラリを上昇及び前記第２の工程における横方向移動と反対の横方向に移動させてキャピラリの下端の平坦部を前記第１のバンプに対応して位置させる第４の工程と、続いてキャピラリを下降させてワイヤを折り曲げ前記第１のバンプ上に押圧して第２のバンプを形成する第５の工程と、次にワイヤを前記第２のバンプから切断する第６の工程からなるバンプ形成方法が用いられている（例えば、特許文献２参照）。
また、従来から、上記バンプ構造の配置方法として、チップ部品の表面に電極となる複数のパッドが並んで形成されており、これらパッド上に形成された突起電極であるバンプを介して、チップ部品と配線基板とがフリップチップ接続される際のバンプの配置方法であって、上記複数のバンプを上記複数のパッドが並ぶ方向に対して略直交する方向に交互にずらした配置とするバンプの配置方法が用いられている（例えば、特許文献３参照）。
また、従来から、上記バンプ構造を用いて回路基板に実装される半導体装置として、半導体チップ上の外部接続用ワイヤまたはバンプをボンディングする電極であるボンディング用パッドを千鳥状に配列した半導体装置において、ウエハテスト時にプローブを接触させるためのテスト用パッドを、前記千鳥状に配列されたボンディング用パッドの余剰のスペースに設ける半導体装置が用いられている（例えば、特許文献４参照）。
また、上記半導体装置の製造方法として、半導体キャリア上において、導電性接着剤の隣接する電極方向の拡がりをなくし、かつバンプの頭頂部（上段部）面積を大きくすることでバンプに対して十分な量の導電性接着剤を付設することができ、隣接する電極間のショートのない電気的に安定した接続構造を有する半導体装置の製造方法が用いられている（例えば、特許文献５参照）。
以下に、特許文献５に開示されている従来のフリップチップ接続用のバンプ構造およびその形成方法、ならびにフリップチップ接続構造を、図７および図８を用いて詳細に説明する。
まず、図７（ａ）〜図７（ｄ）に、バンプ構造およびその形成方法について示す。図７（ａ）に示すように、電極パッド１０２に対して、ワイヤボンディング法を用いて、キャピラリ１１４の先端部に位置するワイヤ１１５の先端に、ボール１１６を形成する。次に、図７（ｂ）に示すように、電極パッド１０２に超音波を印加しながら、キャピラリ１１４を用いてボール１１６を熱圧着することによって、圧着ボール１１７ａを形成する。その後、図７（ｃ）に示すように、キャピラリ１１４を上昇させながら、平行または斜め上方に移動させることによってワイヤ１１５を引きちぎり、テール部１１７ｂを形成する。そして図７（ｄ）に示すように、高さを均一化するためにレベリングを行い、圧着ボール１１７ａ上にテール部１１７ｂが形成されたバンプ構造１１８を形成する。
次いで、図８（ａ）（ｂ）に、上記バンプ構造を用いたフリップチップ接続の構造を示す。半導体チップ２０１の電極パッド２０２上に形成された台座部２１７ａとテール部２１７ｂとからなるバンプ構造２１８が、ベース基板２１１に形成された接続パッド２０７に導電性樹脂２１２を介して接続さる。このとき、半導体チップ２０１はベース基板２１１にフェイスダウンに搭載されている。半導体チップ２０１とベース基板２１１との間隙には封止樹脂２１３が注入され硬化される。
上記フリップチップ接続に用いられるバンプ構造２１８は、図８（ｂ）に示すように、テール部２１７ｂの方向を千鳥に配列させることにより、接続パッド２０７間の距離を広げることができるので、隣接する電極間でのショートの危険性を低減できる。
特開平８−２６４５４０号公報（平成８年１０月１１日公開） 特開２００４−２４７６７２号公報（平成１６年９月２日公開） 特開２００２−７６０４８号公報（平成１４年３月１５日公開） 特開２００２−３２９７４２号公報（平成１４年１１月１５日公開） 特開２００１−１７６９０８号公報（平成１３年６月２９日公開）
しかしながら、上記従来のバンプ構造およびその形成方法、ならびにそれを用いた半導体装置では、バンプ構造と接続パッドとの接続信頼性が低いという問題点、接続パッドなどに代表される半導体装置の構成の設計の自由度が低いという問題点、および機械的応力を効率よく吸収することができないという問題点などを有している。
例えば、図７（ａ）〜図７（ｄ）に示す方法では、ワイヤ１１５をひきちぎることによってテール部１１７ｂを形成するため、テール部１１７ｂの長さが安定しない。その結果、テール部１１７ｂと接続パッド（図示せず）との接続信頼性が低いという問題点を有している。また、上記方法において、テール部１１７ｂの長さを安定させようとすれば、レベリングの工程が必要であるため、コストアップにつながるという問題点を有している。
また、上記従来の方法ではテール部の長さや方向の調整が非常に困難であるため、図８（ｂ）に示すようにバンプ構造２１８を千鳥に配列した場合でも、接続パッド間の距離を十分に保持することが難しく、ショートの危険性が残る。また図８（ａ）に示すように、半導体チップ２０１上の電極パッド２０２の位置によって、必然的に接続パッド２０７の位置が決まるため、配線２０８の設計の自由度も小さいという問題点を有している。また、半導体チップ２０１上の電極パッド２０２の狭ピッチ化（例えば、電極パッド２０２間の距離が６０μｍ以下）を進めようとすると、接続パッド２０７間の距離を電極パッド２０２間の距離と同等にすることが困難になるか、またはベース基板２１１のコストが非常に高くなるという問題点を有している。また、接続パッド２０７の幅を広く形成できなくなるため、接続パッド２０７とバンプ構造２１８との接合面積が減少するとともに、バンプ構造２１８の体積が減る。その結果、接続パッド２０７とバンプ構造２１８との接続部の接続信頼性が低下する。また、バンプ構造２１８と電極パッド２０２との接続部、およびバンプ構造２１８と接続パッド２０７との接続部にかかる機械的応力をバンプ構造２１８で吸収しにくくなるという問題点を有している。
本発明のバンプ構造およびその形成方法、ならびにそれを用いた半導体装置は、上記従来の問題点に鑑みなされたものであって、その目的は、バンプが機械的応力を効率よく吸収することにより、接合パッドとバンプ構造との間で高い接続信頼性を有するバンプ構造およびその形成方法、ならびにそれを用いた半導体装置を提供することにある。
本発明のバンプ構造は、上記課題を解決するために、電極パッド上に設けられる圧着ボールと該圧着ボール上に設けられるワイヤとから構成されるバンプ構造において、該ワイヤは、該圧着ボールの端部からはみ出すように形成されたループ状の形状を有するワイヤループであることを特徴としている。
上記構成によれば、ワイヤループが圧着ボールの端部からはみ出すように形成されるので、離れた位置に存在する電極パッドと接続パッドとを接続するようにバンプ構造を形成することができる。これによって、半導体チップ上の電極パッドの位置に制約されることなく、ベース基板に形成される接続パッドの位置を自由に設定することができる。例えば、隣接する接続パッド間の距離を広げることができるので、その結果、接続パッド間に配線を通したり、接続パッド間のショートの危険性を低減することができる。また、接続パッドを大きく設計することができるので、その結果、バンプ構造と接続パッドとの接続信頼性を向上させることができる。また、上述したようにベース基板の配線の自由度を上げることができるので、その結果、ベース基板のコストを低減することができる。また、本発明のバンプ構造は、ループ状のワイヤループを備えているので、接続信頼性を更に向上させることができるとともに、機械的応力を効率よく吸収することができる。
本発明のバンプ構造では、前記ワイヤループは、ループ状のワイヤによって囲まれて形成される平面が、前記電極パッドの表面に対して直交するように形成されていることが好ましい。
上記構成によれば、バンプ構造と接続パッドとの接合面積が増え、かつワイヤループがループ状のワイヤによって形成されているので機械的応力を効率よく吸収することができるため、バンプ構造と接続パッドとの接続信頼性を向上させることができる。また、バンプ形成時間を短くすることができる。
本発明のバンプ構造では、前記ワイヤループは、ループ状のワイヤによって囲まれて形成される平面が、前記電極パッドの表面に対して平行に形成されていることが好ましい。
上記構成によれば、ループ状のワイヤによって囲まれて形成される平面が前記電極パッドの表面に対して直交するように形成されているバンプ構造と比較して、バンプ構造と接続パッドとの接合面積がさらに増え、かつワイヤループがループ状のワイヤによって形成されているので機械的応力を効率よく吸収することができるため、バンプ構造と接続パッドとの接続信頼性をより向上させることができる。
また、本発明のバンプ構造は、上記課題を解決するために、電極パッド上に設けられる圧着ボールと該圧着ボール上に設けられる複数のワイヤとから構成されるバンプ構造において、該複数のワイヤは、いずれも該圧着ボールの端部からはみ出すように形成されたループ状の形状を有するワイヤループからなっていると共に、該ワイヤループは、ループ状のワイヤによって囲まれて形成される平面が、前記電極パッドの表面に対して直交するように形成されているか、または前記電極パッドの表面面に対して略平行に形成されているかのうち少なくともいずれか一方であることを特徴としている。
上記構成によれば、一つの圧着ボールから複数のワイヤループが伸びているので、一つのワイヤループのみが伸びている場合と比較して、より大きな機械的応力を吸収することができるため、バンプ構造と接続パッドとの接続信頼性を向上させることができる。例えば、半導体チップのコーナー部は、特に機械的応力が高い。このため、電極パッドのコーナー部に当該バンプ構造を形成し、電極パッドと接続パッドとの接続箇所を複数設けることにより、オープン不良となる確率を低減させることができ、その結果、接続信頼性を向上させることができる。
また、本発明の半導体装置は、上記課題を解決するために、前記バンプ構造を備える半導体装置であって、半導体チップに形成された電極パッドとベース基板に形成された接続パッドとが、該バンプ構造を介してフリップチップ接続されていることを特徴としている。
上記構成によれば、バンプ構造と接続パッドとの接合面積が増え、かつワイヤループがループ状のワイヤによって形成されているので機械的応力を効率よく吸収することができるため、バンプ構造と接続パッド間の接続信頼性が向上させることができる。
本発明の半導体装置では、前記バンプ構造が、前記半導体チップのコーナー部に位置する電極パッド上に形成されていることが好ましい。
上記構成によれば、機械的応力が特に高い半導体チップのコーナー部にて、機械的応力を効率よく吸収することができる。その結果、本発明の半導体装置においては、オープン不良となる確率を低減させることができる。
また、本発明のバンプ構造の形成方法は、上記課題を解決するため、キャピラリに通したワイヤの先端にボールを形成し、該キャピラリを下降させて該ボールを電極パッドに押圧して形成した圧着ボールを該電極パッドに固着する第１工程と、該キャピラリを上昇および横方向へ移動させて、該キャピラリの先端部が、該圧着ボールの端部からはみ出すように位置させる第２工程と、該キャピラリの先端部が、該圧着ボールを押圧しないように該キャピラリを下降させる第３工程と、該キャピラリを上昇、および第２工程における横方向への移動とは反対の横方向に移動させる第４工程と、該キャピラリを下降させて該ワイヤを該圧着ボールに押圧して固着させ、ループ状のワイヤからなるワイヤループを該圧着ボール上に形成する第５工程と、該ワイヤを該ワイヤループから切断する第６工程を含むことを特徴としている。
上記構成によれば、ループ状であるとともに、圧着ボールの端部からはみ出すように形成されているワイヤループを再現性よく低コストにて形成することができる。
また、本発明のバンプ構造の形成方法では、前記電極パッドの表面を規定する方向をＸ軸方向およびＹ軸方向とし、該表面に垂直な方向をＺ軸方向とした場合、前記キャピラリの横方向への移動が、Ｘ軸方向またはＹ軸方向への移動のみからなることが好ましい。
上記構成によれば、ループ状のワイヤによって囲まれて形成される平面が、前記電極パッドの表面に対して直交するように形成されているバンプ構造を、再現性よく形成することができる。
また、本発明のバンプ構造の形成方法では、前記電極パッドの表面を規定する方向をＸ軸方向およびＹ軸方向とし、該表面に垂直な方向をＺ軸方向とした場合、前記キャピラリの横方向への移動が、Ｘ軸方向およびＹ軸方向への移動からなることが好ましい。
上記構成によれば、ループ状のワイヤによって囲まれて形成される平面が、前記電極パッドの表面に対して平行になるように形成されているバンプ構造を、再現性よく形成することができる。
本発明のバンプ構造およびその形成方法、ならびにそれを用いた半導体装置は、以上のように、圧着ボールの端部からはみ出すように形成されたループ状のワイヤからなるワイヤループを有するものである。
それゆえ、接合パッドとバンプ構造との間で高い接続信頼性を有する。
本発明の一実施の形態について図１〜図６に基づいて説明すれば、以下の通りである。
〔実施の形態１〕
図１（ａ）は、本発明の第１の実施の形態のバンプ構造の断面図であり、図１（ｂ）はその平面図である。図１（ａ）（ｂ）に示すように、本実施の形態のバンプ構造では、半導体チップ１上に電極パッド２が備え付けられている。電極パッド２上には圧着ボール３ａが備え付けられ、更に圧着ボール３ａからループ状のワイヤからなるワイヤループ３ｂが伸びている。このとき上記ワイヤループ３ｂは、圧着ボール３ａの端部からはみ出るように形成されている。なお、本明細書中にて「圧着ボールの端部からはみ出す」とは、圧着ボールから伸びているワイヤループが、圧着ボール上のみならず、圧着ボールの端部よりも外側にも存在する状態を意図する。
また、上述したように本実施の形態のバンプ構造では、ワイヤループ３ｂはループ状のワイヤからなる。上記ループ状とは、ワイヤループの始点近傍と終点近傍とが連結されている状態であればよく、特に限定されない。例えば、ループ状としては、楕円形または円形であることが好ましい。また、上記バンプ構造を形成するワイヤとしては、バンプ構造を形成するために用いる公知のワイヤを適宜用いることができる。
また、本実施の形態のバンプ構造では、上記ワイヤループが、ループ状のワイヤによって囲まれて形成される平面が電極パッド２の表面に対して垂直になるように配置されている。なお、上記電極パッド２の表面とは、圧着ボール３ａと接する電極パッド２の面を意図する。
また、図１（ｂ）に示すように、ワイヤループ３ｂは、長さ５を有するとともに、電極パッド２に対して角度６を有するように備え付けられている。ワイヤループ３ｂの長さ５は、ワイヤループ３ｂが圧着ボール３ａの端部からはみ出す長さであればよく、特に限定されない。例えば、上記長さ５は、バンプ構造４が形成される電極パッド２と、当該電極パッド２を接続させるべき接続パッド（図示せず）とを接続させ得る長さであればよく、特に限定されない。
また、ワイヤループ３ｂの角度６も、バンプ構造４が形成される電極パッド２と、当該電極パッド２を接続させるべき接続パッド（図示せず）とを接続させ得る角度であればよく、特に限定されない。
以下に、本実施の形態のバンプ構造の形成方法を、図４を用いて説明する。
本実施の形態のバンプ構造の形成方法は、第１工程〜第６工程を含む。
まず、図４（ａ）に示すように、第１工程では、キャピラリ５４に通したワイヤ５５の先端部にボール５６を形成する。上記ボール５６を形成する方法は特に限定されず、適宜公知の方法を用いることができる。例えば、放電スパークなどの方法によってボール５６を形成することができる。次いで、図４（ｂ）に示すように、キャピラリ５４を下降させてボール５６を電極パッド５２に押圧する。このとき、キャピラリ５４を用いて電極パッド５２に超音波を印加しながら熱圧着することにより圧着ボール５３ａが形成される。
次いで、第２工程〜第５工程において、ループ状のワイヤループが形成される。その詳細を図４（ｃ）（ｄ）を用いて説明する。なお、図４（ｃ）において、キャピラリ５４の先端部５４ａの移動経路を矢印（Ｓ１〜Ｓ６）にて示す。また、図４（ｃ）において、位置Ａ〜Ｃは、先端部５４ａの移動経路上の位置を示し、上記位置Ａは、ワイヤループ５３ｂが圧着ボール５３ａから伸びるときの始点の上方に位置し、位置Ａの電極パッド５２からの高さは特に限定されない。また、位置Ｂは、ワイヤループ５３ｂを接続パッドに接続させた場合の、接続パッドの位置に対応する。また、位置Ｃは、位置Ｂの下方に位置する。位置Ｃの電極パッド５２からの高さは、特に限定されないが、上記始点の電極パッド５２からの高さに、ほぼ等しいことが好ましい。
図４（ｃ）に示すように、まず第２工程では、キャピラリ５４を上昇（Ｓ１）させて位置Ａに移動させたあと、さらに横方向（Ｓ２）へ移動させて位置Ｂへと位置させる。この場合、横方向への移動とは、電極パッド５２の表面を規定し得る方向をＸ軸方向およびＹ軸方向とし、当該表面に対して垂直な方向をＺ軸方向とした場合、Ｘ軸方向またはＹ軸方向への移動のみからなる移動であって、位置Ａから位置Ｂへの直線的な移動が意図される。
このとき、上記Ｓ１およびＳ２の移動距離を調節することによって、ワイヤループ５３ｂの長さを調節することができる。さらに、上記Ｓ２においてキャピラリ５４を移動させる方向を選択することによって、ワイヤループ５３ｂが形成される方向を調節することができる。このとき、移動後のキャピラリ５４の先端部５４ａは、圧着ボール５３ａの端部からはみ出すように位置される。
次いで、第３工程では、キャピラリ５４の先端部５４ａが圧着ボール５３ａを押圧しないように、キャピラリ５４を位置Ｂから位置Ｃまで下降させる（Ｓ３）。
上記第２工程および第３工程において、キャピラリ５４を横方向（Ｓ２）へ移動させて位置Ｂに到達したときに、キャピラリ５４の先端部５４ａが圧着ボール５３ａの端部からはみ出すように位置され、次いで、キャピラリ５４を位置Ｃまで下降させる（Ｓ３）ときに、先端部５４ａが圧着ボール５３ａを押圧しないように移動させることによって、電極パッド５２と圧着ボール５３ａとの接合部への機械的ストレスを減らすことができる。
次いで、第４工程では、キャピラリ５４を上昇（Ｓ４）させて位置Ｂに移動させたあと、第２工程における横方向への移動とは反対の横方向（Ｓ５）に移動させる。これによって、キャピラリ５４を位置Ａに移動させる。
次いで、第５工程では、キャピラリ５４を下降させてワイヤ５５を圧着ボール５３ａに押圧して固着させ、図４（ｄ）に示すような、ループ状のワイヤからなるワイヤループ５３ｂを圧着ボール５３ａ上に形成する
次いで、第６工程では、ワイヤ５５をバンプ構造５７から切断する。ワイヤ５５の切断方法は、特に限定されず、適宜公知の方法を用いることができる。例えば、クランパ（図示せず）とキャピラリ５４とを共に上昇させ、この上昇途中にてクランパを閉じることによって、ワイヤ５５をバンプ構造５７の根元から切断してもよい。
以上のように、本実施の形態のバンプ構造の形成方法では、図４（ｃ）に示すように、キャピラリ５４を、Ｘ軸方向およびＺ軸方向に移動させることによって、バンプ構造５７を形成するものである。これによって、ループ状のワイヤによって囲まれて形成されるワイヤループの平面が、電極パッド５２の表面に対して垂直になるように配置されているバンプ構造を形成することができる。
〔実施の形態２〕
図２（ａ）は、本発明の第２の実施の形態のバンプ構造の断面図であり、図２（ｂ）はその平面図である。図２（ａ）（ｂ）に示すように、本実施の形態のバンプ構造では、半導体チップ１１上に電極パッド１２が備え付けられている。電極パッド１２上には圧着ボール１３ａが備え付けられ、更に圧着ボール１３ａからループ状のワイヤからなるワイヤループ１３ｂが伸びている。このとき上記ワイヤループ１３ｂは、圧着ボール１３ａ上からはみ出るように形成されている。
また、上述したように本実施の形態のバンプ構造では、ワイヤループ１３ｂはループ状のワイヤからなる。上記ループ状とは、ワイヤの始点近傍と終点近傍とが連結されている状態であればよく、特に限定されない。例えば、ループ状としては、楕円形または円形であることが好ましい。また、上記バンプ構造を形成するワイヤとしては、バンプ構造を形成するために用いる公知のワイヤを適宜用いることができる。
また、本実施の形態のバンプ構造では、ループ状のワイヤによって囲まれて形成されるワイヤループの平面が、電極パッド１２の表面に対して、並行に配置されている。なお、上記電極パッド１２の表面とは、圧着ボール１３ａと接する電極パッド１２の面を意図する。
また、図２（ｂ）に示すように、ワイヤループ１３ｂは、長さ１５を有するとともに、電極パッド１２に対して角度１６を有するように備え付けられている。上記長さ１５は、バンプ構造１４が形成される電極パッド１２と、当該電極パッド１２を接続させるべき接続パッド（図示せず）とを接続させ得る長さであればよく、特に限定されない。
また、ワイヤループ１３ｂの角度１６も、バンプ構造１４が形成される電極パッド１２と、当該電極パッド１２を接続させるべき接続パッド（図示せず）とを接続させ得る角度であればよく特に限定されない。
以下に、本実施の形態のバンプ構造の形成方法を、図５を用いて説明する。
本実施の形態のバンプ構造の形成方法は、第１工程〜第６工程を含む。上記第１工程および第６工程は、それぞれ、本発明の第１の実施の形態のバンプ構造の形成方法における第１工程、第５工程および第６工程と同じ工程を用いることができるので、ここでは説明を省略する。したがって、以下には、第２工程〜第５工程に関して説明することとする。なお、図５（ｃ）において、キャピラリ６４の先端部６４ａの移動経路を矢印（Ｓ１〜Ｓ６）にて示す。また、このとき、実施の形態１にけるキャピラリの先端部の移動経路を点線にて示す。
図５に示すように、まず第２工程では、キャピラリ６４を上昇（Ｓ１）させて位置Ａに移動させたあと、横方向（Ｓ２）へ移動させ、位置Ｂと角度αの角度をなす位置Ｄへと移動させる。この場合、横方向への移動とは、電極パッド５２の表面を規定し得る方向をＸ軸方向およびＹ軸方向とし、当該表面に対して垂直な方向をＺ軸方向とした場合、Ｘ軸方向およびＹ軸方向への移動からなる移動であって、位置Ａから位置Ｄへの直線的な移動が意図される。
このとき、上記Ｓ２において、上記Ｓ１およびＳ２の移動距離を調節することによって、ワイヤループ６３ｂの長さを調節することができる。また、上記Ｓ２においてキャピラリ６４を移動させる方向を選択することによって、ワイヤループ６３ｂが形成される角度を調節することができる。また、このとき、移動後のキャピラリ６４の先端部６４ａは、圧着ボール６３ａの端部からはみ出すように位置される。
次いで、第３工程では、キャピラリ６４の先端部６４ａが圧着ボール６３ａを押圧しないように、キャピラリ６４を位置Ｄから位置Ｃまでほぼ垂直に下降させる（Ｓ３）。
次いで、第４工程では、キャピラリ６４を上昇（Ｓ４）させて位置Ｅに移動させたあと、第２工程における横方向への移動とは反対の横方向（Ｓ５）に移動させる。これによって、キャピラリ６４を位置Ａに移動させる。このとき上記Ｓ４において、キャピラリ６４は、位置Ｃから角度βの位置にある位置Ｅに向かって、斜め上に向かって上昇することになる。位置Ｅの位置は位置Ｂと同じ高さでなくてもよく、線ＤＢの延長上でなくてもよい。位置Ｅの位置により、ワイヤループ６３ｂが形成される角度を調節することができる。
上記第４工程の後、第５工程によって、キャピラリ６４を、位置Ｅから位置Ａへと移動させる。
その後、第６工程を経て、本実施の形態のバンプ構造は形成されるが、第６工程に関しては、本発明の実施の形態１のバンプ構造の形成方法における第６工程を用いることができるので、その説明は省略する。
以上のように、本実施の形態のバンプ構造の形成方法では、図５（ｃ）に示すように、キャピラリ６４を、Ｘ軸方向およびＺ軸方向に移動させるのみならず、Ｙ軸方向へ移動させることによって、図５（ｄ）に示すようなバンプ構造６７を形成するものである。これによって、ループ状のワイヤによって囲まれて形成される平面が、電極パッド６２の表面に対して、略並行に配置されているバンプ構造を形成することができる。
〔実施の形態３〕
図３は、本発明の第３の実施の形態のバンプ構造の平面図である。図３に示すように、本実施の形態のバンプ構造では、半導体チップ（図示せず）上に電極パッド２２が備え付けられている。電極パッド２２上には圧着ボール２３ａが備え付けられ、更に圧着ボール２３ａからループ状のワイヤからなる複数のワイヤループ２３ｂが伸びている。つまり、１つの圧着ボール２３ａ上に複数のワイヤループ２３ｂが形成されている。なお、本実施の形態のバンプ構造は、実施の形態１にて説明したワイヤループ３ｂを複数有するものでもよいし、実施の形態２にて説明したワイヤループ１３ｂを複数有するものであってもよい。あるいは、実施の形態１にて説明したワイヤループ３ｂと実施の形態２にて説明したワイヤループ１３ｂとの両方を有するものであってもよい。また、本実施の形態のバンプ構造は、１つの圧着ボール２３ａ上に複数のワイヤループ２３ｂが形成されているものであればよく、圧着ボール２３ａ上に形成されるワイヤループ２３ｂの数は特に限定されない。また、実施の形態１にて説明したワイヤループ３ｂと実施の形態２にて説明したワイヤループ１３ｂとの両方を有する場合、それぞれのワイヤループの数も、特に限定されない。また、上記ワイヤループ２３ｂのそれぞれは、圧着ボール２３ａの端部からはみ出るように形成されている。
また、上述したように本実施の形態のバンプ構造では、ワイヤループ２３ｂはループ状のワイヤからなる。上記ループ状とは、ワイヤの始点近傍と終点近傍とが連結されている状態であればよく、特に限定されない。例えば、ループ状としては、楕円形または円形であることが好ましい。また、上記ワイヤループ２３ｂを形成するワイヤとしては、バンプ構造を形成するために用いる公知のワイヤを適宜用いることができる。
また、図３に示すように、それぞれのワイヤループ２３ｂは、長さ２５を有するとともに、電極パッド２２に対して角度２６を有するように備え付けられている。
上記長さ２５は、ワイヤループ２３ｂが圧着ボール２３ａの端部からはみ出す長さであればよく、特に限定されない。また、それぞれのワイヤループ２３ｂの長さ２５は、それぞれのワイヤループ２３ｂに応じて設定すればよい。つまり、それぞれのワイヤループ２３ｂの長さ２５は、異なる長さであってもよいし、同じ長さであってもよく、特に限定されない。また、それぞれのワイヤループ２３ｂの角度２６も、それぞれのワイヤループ２３ｂに応じて設定すればよく、特に限定されない。なお、上記角度２６は、それぞれのワイヤループ２３ｂが異なる方向に向かって伸びるように設定されていることが好ましい。それぞれのワイヤループ２３ｂの長さ２５は、電極パッド２２と、当該電極パッド２２を接続させるべき各接続パッド（図示せず）とを接続させ得る長さであればよく、特に限定されない。また、それぞれのワイヤループ２３ｂの角度２６も、電極パッド２２と、当該電極パッド２２を接続させるべき各接続パッド（図示せず）とを接続させ得る角度であればよく特に限定されない。
以下に、本実施の形態のバンプ構造の形成方法を説明する。本実施の形態のバンプ構造は、１つの圧着ボール上に、実施の形態１にて説明したワイヤループ３ｂおよび実施の形態２にて説明したワイヤループ１３ｂを、それぞれの数に応じて形成したあと、最後に１度だけ第６工程を行ってワイヤをバンプ構造から切断すればよい。つまり、ワイヤを切断することなく、複数のワイヤループを形成したあと、最後に一度だけワイヤを切断すればよい。
例えば、まず、実施の形態１のワイヤループ３ｂまたは実施の形態２のワイヤループ１３ｂの形成方法における第１工程〜第５工程を行ったあと、キャピラリを圧着ボールの上面にセカンドボンディングし、第１のワイヤループを形成する。次いで、ワイヤを切断することなく、実施の形態１のワイヤループ３ｂまたは実施の形態２のワイヤループ１３ｂの形成方法における第２工程〜第５工程を行うことによって第２のワイヤループを形成する。その後、実施の形態１のワイヤループ３ｂまたは実施の形態２のワイヤループ１３ｂの形成方法における第２工程〜第５工程を繰り返すことによって、１つの圧着ボール上に複数のワイヤループを形成することができる。最後に、キャピラリを圧着ボールの上面にセカンドボンディングしてワイヤを切断することによって、本実施の形態のバンプ構造を形成することができる。なお、上記ワイヤを切断する方法は、実施の形態１のバンプ構造の形成方法における第６工程にしたがって行うことができる。
〔実施の形態４〕
本発明の半導体装置は、実施の形態１〜実施の形態３において説明したバンプ構造を用いてフリップチップ接続した半導体装置である。図６（ａ）〜図６（ｄ）に、本発明の半導体装置を示す。図６（ａ）は、本発明の半導体装置の平面図であり、図６（ｂ）は、図６（ａ）に示すＸ１−Ｙ１部分の断面図である。また、図６（ｃ）は、図６（ａ）のＸ２−Ｙ２部分の断面図である。また、図６（ｄ）は、図６（ａ）に示すＸ３−Ｙ３部分の断面図である。
図６（ｂ）〜図６（ｄ）に示すように、本発明の半導体装置は、半導体チップ８１上に電極パッド８２が形成される。そして、当該電極パッド８２上に、実施の形態１〜実施の形態３にて説明したバンプ構造が形成される。バンプ構造８４のワイヤループ８３ｂとベース基板９１に形成された接続パッド８７とは、導電性樹脂９２を介して接続されている。
上記ベース基板９１では、基材９０上に接続パッド８７と配線８８とが形成されている。さらに、上記ベース基板９１上には、接続パッド８７の表面のみが露出するようにソルダレジスト８９が形成されている。また、接続パッド８７は配線８８を介して半導体装置の外部接続端子（図示せず）へと電気的に導通がとられている。また、半導体チップ８１とベース基板９１との間隙には、封止樹脂９３が注入されて硬化されている。
図６（ａ）に示すように、ワイヤループ８３ｂが圧着ボール８３ａの端部からはみ出す距離、およびワイヤループ８３ｂを形成する角度を調節することによって、半導体チップ８１上の電極パッド８２の位置に制約されることなく、ベース基板９１に形成される接続パッド８７の位置を自由に配置することができる。例えば、隣接する接続パッド８７間の距離を広げることができる。それゆえ、接続パッド８７間に配線８８を通すことが可能となるとともに、接続パッド８７間のショートの危険性を低減できる。また、接続パッド８７を大きく設計することができるので、その結果、バンプ構造８４と接続パッド８７との接合面積が増え、接続信頼性を向上させることができる。また、ベース基板９１のコストを低減することができるとともに、配線８８の設計の自由度を上げることができる。
以下に、ベース基板９１について更に具体的に説明する。ベース基板９１における配線８８および接続パッド８７の形成方法は特に限定されず、適宜公知の方法を用いて形成することができる。例えば、サブトラクティブ工法またはアディティブ工法を用いて、配線８８および接続パッド８７を形成することができる。サブトラクティブ工法は、コストが安いという利点を有する。その反面、サブトラクティブ工法では、配線８８の幅および接続パッド８７の幅を、それぞれ４０μｍ以下に形成することは困難であるとともに、配線８８と接続パッド８７との間の距離を４０μｍ以下に形成することは困難である。一方、アディティブ工法では、配線８８の幅および接続パッド８７の幅を２５μｍ程度にまで小さく形成することができるとともに、配線８８と接続パッド８７との間の距離を２５μｍ程度にまで小さく形成することができるという利点を有する。
以下に、半導体チップ８１上の電極パッド８２が、６０μｍの間隔にて形成されている場合を例に挙げて、本発明の利点を説明する。
従来のフリップチップ接続の方法では、ベース基板に形成された接続パッドの幅が３０μｍ、接続パッド間の距離が３０μｍにて配線される必要がある。そのため、ベース基板の工法として、アディティブ工法を採用する必要があり、ベース基板のコストが高くなる。また、接続パッド間の距離が狭いので、その間に配線を通すことができず、配線の自由度が小さい。さらに、接続パッド間の距離が狭いので、隣接する電極間でのショートの危険性が高い。また、接続パッドの幅が狭いので、接合パッドとバンプ構造との間で高い接続信頼性を実現することができない。
それに対して、本発明を用いると、ベース基板９１に形成される接続パッド８７を自由に配置することが可能である。例えば、接続パッド８７の幅が６０μｍ、接続パッド８７間の距離を１２５μｍにて配線することが可能となる。そのため、ベース基板９１の工法として、サブトラクティブ工法を採用することができ、ベース基板９１のコストが安くなる。また、接続パッド８７間に配線８８を、サブトラクティブ工法で１本、アディティブ工法で２本通すことができるので、配線の自由度が高くなる。さらに、接続パッド８７の幅が広いので、接続パッドとバンプ構造との接続信頼性を十分に確保することが可能となる。
当然ながら、半導体チップ８１上の電極パッド８２間の距離が４５μｍ以下になると、アディティブ工法でも配線することが難しくなり、フリップチップ接続できないという問題も生じる。
また、図６（ｂ）〜図６（ｄ）に示すように、電極パッド８２とバンプ構造８４との接合部分と、接続パッド８７とバンプ構造８４との接合部分との間に存在するワイヤループ８３ｂが、フリップチップ接続後にかかる機械的応力を吸収して両接合部分へのダメージを軽減するため、接続信頼性が向上する。特に半導体チップ８１のコーナー部は機械的応力が高い。このため、上記コーナー部の電極パッド８２上に、実施の形態３のバンプ構造を形成し、接続パッド８７との接続箇所を複数設けることにより、オープン不良となる確率を低減させることが可能となり接続信頼性が向上する。また、一つの接続パッド８７に対して、複数のバンプ構造８４を接続することもできる。また、本発明のバンプ構造は、ループ状のワイヤループを有しているので、接続パッド８７との接合面積が大きい。したがって、接合信頼性が高いので、本発明のバンプ構造を半導体チップ８１のコーナー部に設けることは、接続信頼性の向上に寄与することになる。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、半導体チップの電極パッドを微細化できるフリップチップ接続に利用することができる。そのため、本発明は、各種半導体装置やその部品を製造する分野に利用することができる。
（ａ）は、本発明におけるバンプ構造の実施の一形態を示す断面図であり、（ｂ）はその平面図である。 （ａ）は、本発明におけるバンプ構造の他の実施の形態を示す断面図であり、（ｂ）はその平面図である。 本発明におけるバンプ構造のさらに他の実施の形態を示す平面図である。 本発明におけるバンプ構造の形成方法を示す模式図である。 本発明における他の実施形態のバンプ構造の形成方法を示す模式図である。 （ａ）は、上記バンプ構造を用いてフリップチップ接続した本発明における半導体装置の実施の一形態を示す模式図であり、（ｂ）はＸ１−Ｙ１部分、（ｃ）はＸ２−Ｙ２部分、（ｄ）はＸ３−Ｙ３部分の断面図である。 （ａ）〜（ｄ）は、従来のバンプ構造およびその形成方法を示す模式図である。 （ａ）（ｂ）は、従来のフリップチップ接続の構造を示す模式図である。
符号の説明
２・１２・２２・５２・６２ 電極パッド
８２・１０２・２０２ 電極パッド
８７・２０７ 接続パッド
３ａ・１３ａ・２３ａ・５３ａ 圧着ボール
６３ａ・８３ａ・１１７ａ 圧着ボール
３ｂ・１３ｂ・２３ｂ・５３ｂ ワイヤループ
６３ｂ・８３ｂ・１１７ｂ ワイヤループ
４・１４・５７・６７・８４ バンプ構造
１１８・２１８ バンプ構造
９１・２１１ ベース基板
５６・６６ ボール
１４・５４・６４・１１４ キャピラリ

Claims (6)

  1. 電極パッド上に設けられる圧着ボールと該圧着ボール上に設けられる複数のワイヤとから構成されるバンプ構造において、
    該複数のワイヤは、いずれも該電極パッドの端部から側方に、はみ出すように形成されたループ状の形状を有するワイヤループからなっていると共に、
    該ワイヤループは、ループ状のワイヤによって囲まれて形成される平面が、前記電極パッドの表面に対して直交するように形成されているか、または前記電極パッドの表面面に対して略平行に形成されているかのうち少なくともいずれか一方であることを特徴とするバンプ構造。
  2. 請求項１に記載のバンプ構造を備える半導体装置であって、
    半導体チップに形成された電極パッドとベース基板に形成された接続パッドとが、該バンプ構造を介してフリップチップ接続されていることを特徴とする半導体装置。
  3. 前記バンプ構造が、前記半導体チップのコーナー部に位置する電極パッド上に形成されていることを特徴とする請求項２に記載の半導体装置。
  4. キャピラリに通したワイヤの先端にボールを形成し、該キャピラリを下降させて該ボールを電極パッドに押圧して形成した圧着ボールを該電極パッドに固着する第１工程と、
    該キャピラリを上昇および横方向へ移動させて、該キャピラリの先端部が、該電極パッドの端部から側方に、はみ出すように位置させる第２工程と、
    該キャピラリの先端部が、該圧着ボールを押圧しないように該キャピラリを下降させる第３工程と、
    該キャピラリを上昇、および第２工程における横方向への移動とは反対の横方向に移動させる第４工程と、
    該キャピラリを下降させて該ワイヤを該圧着ボールに押圧して固着させ、ループ状のワイヤからなるワイヤループを該圧着ボール上に形成する第５工程と、
    該ワイヤを該ワイヤループから切断する第６工程を含むことを特徴とするバンプ構造の形成方法。
  5. 前記電極パッドの表面を規定する方向をＸ軸方向およびＹ軸方向とし、該表面に垂直な方向をＺ軸方向とした場合、
    前記キャピラリの横方向への移動が、Ｘ軸方向またはＹ軸方向への移動のみからなることを特徴とする請求項４に記載のバンプ構造の形成方法。
  6. 前記電極パッドの表面を規定する方向をＸ軸方向およびＹ軸方向とし、該表面に垂直な方向をＺ軸方向とした場合、
    前記キャピラリの横方向への移動が、Ｘ軸方向およびＹ軸方向への移動からなることを特徴とする請求項４に記載のバンプ構造の形成方法。
JP2006127813A 2006-05-01 2006-05-01 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置 Expired - Fee Related JP4216295B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006127813A JP4216295B2 (ja) 2006-05-01 2006-05-01 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
US11/790,143 US7683484B2 (en) 2006-05-01 2007-04-24 Bump structure, method of forming bump structure, and semiconductor apparatus using the same
TW096115056A TWI341566B (en) 2006-05-01 2007-04-27 Bump structure, method of forming bump structure, and semiconductor apparatus using the same
CNA200710102380XA CN101068012A (zh) 2006-05-01 2007-04-30 凸点结构及其形成方法和使用该凸点结构的半导体器件
KR1020070042092A KR100884520B1 (ko) 2006-05-01 2007-04-30 범프 구조, 그 형성 방법, 및 그것을 이용한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006127813A JP4216295B2 (ja) 2006-05-01 2006-05-01 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2007300000A JP2007300000A (ja) 2007-11-15
JP4216295B2 true JP4216295B2 (ja) 2009-01-28

Family

ID=38647582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127813A Expired - Fee Related JP4216295B2 (ja) 2006-05-01 2006-05-01 バンプ構造およびその形成方法、ならびにそれを用いた半導体装置

Country Status (5)

Country Link
US (1) US7683484B2 (ja)
JP (1) JP4216295B2 (ja)
KR (1) KR100884520B1 (ja)
CN (1) CN101068012A (ja)
TW (1) TWI341566B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
KR101977391B1 (ko) 2018-05-31 2019-08-28 주식회사 동부아이씨티 열영상 기반의 교통 신호 제어 방법 및 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429389A (ja) 1990-05-24 1992-01-31 Hitachi Chem Co Ltd フレキシブルプリント配線板
JPH0529389A (ja) 1991-07-22 1993-02-05 Sharp Corp 半導体素子の接続構造
JP3259377B2 (ja) 1992-11-06 2002-02-25 ソニー株式会社 半導体装置
JP2735022B2 (ja) 1995-03-22 1998-04-02 日本電気株式会社 バンプ製造方法
US5842628A (en) 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
US6225143B1 (en) * 1998-06-03 2001-05-01 Lsi Logic Corporation Flip-chip integrated circuit routing to I/O devices
JP2000311915A (ja) 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP2001176908A (ja) 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2001189338A (ja) 1999-12-28 2001-07-10 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
JP2002076048A (ja) 2000-09-05 2002-03-15 Sony Corp フリップチップ接続によるバンプの配置方法
JP3913134B2 (ja) 2002-08-08 2007-05-09 株式会社カイジョー バンプの形成方法及びバンプ
JP2002329742A (ja) 2001-05-07 2002-11-15 Mitsubishi Electric Corp 半導体装置
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
TWI221664B (en) * 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP3854232B2 (ja) 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US20050133928A1 (en) * 2003-12-19 2005-06-23 Howard Gregory E. Wire loop grid array package

Also Published As

Publication number Publication date
TWI341566B (en) 2011-05-01
US7683484B2 (en) 2010-03-23
CN101068012A (zh) 2007-11-07
KR20070106935A (ko) 2007-11-06
US20070252272A1 (en) 2007-11-01
TW200809993A (en) 2008-02-16
JP2007300000A (ja) 2007-11-15
KR100884520B1 (ko) 2009-02-18

Similar Documents

Publication Publication Date Title
US6316838B1 (en) Semiconductor device
JP3765952B2 (ja) 半導体装置
US7928557B2 (en) Stacked package and method for manufacturing the package
JP2011166051A (ja) 半導体装置及び半導体装置の製造方法
CA2687424C (en) A contact pad and method of forming a contact pad for an integrated circuit
KR20130042210A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP5893266B2 (ja) 半導体装置およびその製造方法
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
US20130334684A1 (en) Substrate structure and package structure
JP4216295B2 (ja) バンプ構造およびその形成方法、ならびにそれを用いた半導体装置
JPH10223688A (ja) 半導体装置
JP2009043793A (ja) 半導体装置、およびその半導体装置の製造方法
US20070182026A1 (en) Semiconductor device
JP2007150144A (ja) 半導体装置およびその製造方法
JP3965354B2 (ja) 素子パッケージ及びその製造方法
JP2005123388A (ja) ボンディング構造及びボンディング方法、並びに半導体装置及びその製造方法
TWI378546B (en) Substrate and package for micro bga
JP4435074B2 (ja) 半導体装置およびその製造方法
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
TWI261300B (en) Semiconductor device
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP2008177424A (ja) 半導体装置
JP3659406B2 (ja) バンプ構造とバンプの製造方法
JP2010073747A (ja) ワイヤボンディング方法及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080925

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees