JPH0529389A - 半導体素子の接続構造 - Google Patents
半導体素子の接続構造Info
- Publication number
- JPH0529389A JPH0529389A JP20646291A JP20646291A JPH0529389A JP H0529389 A JPH0529389 A JP H0529389A JP 20646291 A JP20646291 A JP 20646291A JP 20646291 A JP20646291 A JP 20646291A JP H0529389 A JPH0529389 A JP H0529389A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- connection
- bumps
- cantilever
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体素子と接続基板の間の熱膨張係数差に
対応して半田バンプに作用する応力を緩和し、高い信頼
性を有する電気的接続を得ることを目的としている。 【構成】 複数個のバンプ3 を有する半導体素子1 を、
表面に導体の回路パターンが形成された接続基板2 に、
フェイスダウン法によりフリップチップ接続する実装構
造において、半導体素子1 の電極部あるいは接続基板2
のパッド部の少なくとも一方に、片持ち梁構造を有する
突起部11または21あるいは11および21を形成し、前記片
持ち梁先端部にバンプを形成し、若しくはバンプを接続
する。
対応して半田バンプに作用する応力を緩和し、高い信頼
性を有する電気的接続を得ることを目的としている。 【構成】 複数個のバンプ3 を有する半導体素子1 を、
表面に導体の回路パターンが形成された接続基板2 に、
フェイスダウン法によりフリップチップ接続する実装構
造において、半導体素子1 の電極部あるいは接続基板2
のパッド部の少なくとも一方に、片持ち梁構造を有する
突起部11または21あるいは11および21を形成し、前記片
持ち梁先端部にバンプを形成し、若しくはバンプを接続
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の接続構造に
関するものである。
関するものである。
【０００２】
【従来の技術】一般にフリップチップ接続は、図４に示
すように、半導体素子1 を接続基板2に接続する際に、
半田バンプ3 を介して電気的接続を行う方法である。こ
の手法はワイヤボンディング法やＴＡＢ法に比べて次の
ような利点を有している。
すように、半導体素子1 を接続基板2に接続する際に、
半田バンプ3 を介して電気的接続を行う方法である。こ
の手法はワイヤボンディング法やＴＡＢ法に比べて次の
ような利点を有している。
【０００３】すなわち、半田の溶融・凝固プロセスを
経て、多数の接続端子を一括して接続できるため、作業
性に優れている。実装面積が半導体素子と同程度にな
るため、高密度化に対応できる。素子の電極の配置が
周辺に限定されないため、接続端子数を多くとることが
できる。
経て、多数の接続端子を一括して接続できるため、作業
性に優れている。実装面積が半導体素子と同程度にな
るため、高密度化に対応できる。素子の電極の配置が
周辺に限定されないため、接続端子数を多くとることが
できる。
【０００４】
【発明が解決しようとする課題】しかしながら、通常は
素子および基板の材料は異なっているため、素子自体の
発熱や環境温度の変化により、素子・基板間に生じる熱
変位量が異なり、その結果、図５に示すように、半田バ
ンプにせん断応力が発生し、塑性ひずみを生じる。温度
変化が繰り返された場合には、半田バンプに繰り返し塑
性ひずみが重畳されることとなり、接続の信頼性が低下
し、最終的には破断に至ることがある。本発明は上記事
情に鑑みて創案されたもので、素子の電極部あるいは接
続基板のパッド部の少なくとも一方に、片持ち梁を有す
る突起部を設け、片持ち梁先端部に半田バンプを形成す
ること、若しくは半田バンプを接続することにより、熱
ひずみによる破断に対して信頼性の高い半導体素子の接
続構造を提供することを目的としている。
素子および基板の材料は異なっているため、素子自体の
発熱や環境温度の変化により、素子・基板間に生じる熱
変位量が異なり、その結果、図５に示すように、半田バ
ンプにせん断応力が発生し、塑性ひずみを生じる。温度
変化が繰り返された場合には、半田バンプに繰り返し塑
性ひずみが重畳されることとなり、接続の信頼性が低下
し、最終的には破断に至ることがある。本発明は上記事
情に鑑みて創案されたもので、素子の電極部あるいは接
続基板のパッド部の少なくとも一方に、片持ち梁を有す
る突起部を設け、片持ち梁先端部に半田バンプを形成す
ること、若しくは半田バンプを接続することにより、熱
ひずみによる破断に対して信頼性の高い半導体素子の接
続構造を提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明に係る半導体素子
の接続構造は、複数個のバンプを有する半導体素子を、
表面に導体の回路パターンが形成された接続基板に、フ
ェイスダウン法によりフリップチップ接続する実装構造
において、半導体素子の電極部あるいは接続基板のパッ
ド部の少なくとも一方に、片持ち梁構造を有する突起部
を形成し、前記片持ち梁先端部にバンプを形成するこ
と、若しくはバンプを接続することを特徴としている。
の接続構造は、複数個のバンプを有する半導体素子を、
表面に導体の回路パターンが形成された接続基板に、フ
ェイスダウン法によりフリップチップ接続する実装構造
において、半導体素子の電極部あるいは接続基板のパッ
ド部の少なくとも一方に、片持ち梁構造を有する突起部
を形成し、前記片持ち梁先端部にバンプを形成するこ
と、若しくはバンプを接続することを特徴としている。
【０００６】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は素子電極に突起部を有する素子を用いた場
合の接続構造の説明図、図２は接続パッドに突起部を有
する基板を用いた場合の接続構造の説明図、図３は接続
パッドおよび素子電極の双方に突起部を有する場合の接
続構造の説明図である。
する。図１は素子電極に突起部を有する素子を用いた場
合の接続構造の説明図、図２は接続パッドに突起部を有
する基板を用いた場合の接続構造の説明図、図３は接続
パッドおよび素子電極の双方に突起部を有する場合の接
続構造の説明図である。
【０００７】本発明では、前記した従来の熱ひずみを緩
和する手段として、素子の電極部あるいは接続基板のパ
ッド部の少なくとも一方に、片持ち梁構造を有する突起
部を設けるとともに、この片持ち梁を弾性変形量の大き
い材料を用いて形成することによって、温度変化が生じ
た場合に発生する熱ひずみを緩和しようとするものであ
る。
和する手段として、素子の電極部あるいは接続基板のパ
ッド部の少なくとも一方に、片持ち梁構造を有する突起
部を設けるとともに、この片持ち梁を弾性変形量の大き
い材料を用いて形成することによって、温度変化が生じ
た場合に発生する熱ひずみを緩和しようとするものであ
る。
【０００８】図１、図２、図３は本発明による半導体素
子の接続構造であり、1 は半導体素子、2 は接続基板、
3 は半田バンプである。11は断面L 字状に形成した片持
ち梁からなる突起部である。図１においては、素子側に
突起部11を設けている。この場合、半導体素子1 に予め
突起部をめっき若しくは蒸着により形成し、その後半田
バンプを片持ち梁先端部に形成する。この素子を接続基
板2 に位置合わせした後、リフロー炉に投入し、半田を
溶融・凝固させて接続を得るものである。
子の接続構造であり、1 は半導体素子、2 は接続基板、
3 は半田バンプである。11は断面L 字状に形成した片持
ち梁からなる突起部である。図１においては、素子側に
突起部11を設けている。この場合、半導体素子1 に予め
突起部をめっき若しくは蒸着により形成し、その後半田
バンプを片持ち梁先端部に形成する。この素子を接続基
板2 に位置合わせした後、リフロー炉に投入し、半田を
溶融・凝固させて接続を得るものである。
【０００９】図２の場合には、上記と同様の方法で基板
に予め突起部21を形成しておき、別途半田バンプを形成
した半導体素子を同様のプロセスを経て接続する。図３
においては、素子、基板それぞれにまず突起部11、21を
形成し、この後、素子に半田バンプを形成する。接続を
得るための方法は上記方法と同様である。
に予め突起部21を形成しておき、別途半田バンプを形成
した半導体素子を同様のプロセスを経て接続する。図３
においては、素子、基板それぞれにまず突起部11、21を
形成し、この後、素子に半田バンプを形成する。接続を
得るための方法は上記方法と同様である。
【００１０】前記片持ち梁を形成する材料としては、弾
性変形量の大きい材料、例えばTi-Ni 、Cu-Al-Ni、Au-C
d 、Ag-Cd 、Cu-Zn-Al、Cu-Sn 、Fe-Pt 、Fe-Pd 、In-T
i 、Ni-Al 等の超弾性材料が望ましいが、図３に示すよ
うに、素子および基板双方に突起部を設けた場合に突起
部を含む素子および突起部を含む基板間の熱変位量が極
力小さくなるように材料を選択することによっても目的
は達成される。また、片持ち梁構造の形状は必ずしも長
方形断面の単純支持梁である必要はなく、例えば板ばね
状にするなど必要に応じた形状にすることが可能であ
る。
性変形量の大きい材料、例えばTi-Ni 、Cu-Al-Ni、Au-C
d 、Ag-Cd 、Cu-Zn-Al、Cu-Sn 、Fe-Pt 、Fe-Pd 、In-T
i 、Ni-Al 等の超弾性材料が望ましいが、図３に示すよ
うに、素子および基板双方に突起部を設けた場合に突起
部を含む素子および突起部を含む基板間の熱変位量が極
力小さくなるように材料を選択することによっても目的
は達成される。また、片持ち梁構造の形状は必ずしも長
方形断面の単純支持梁である必要はなく、例えば板ばね
状にするなど必要に応じた形状にすることが可能であ
る。
【００１１】
【発明の効果】以上説明したように、本発明に係る半導
体素子の接続構造は、複数個のバンプを有する半導体素
子を、表面に導体の回路パターンが形成された接続基板
に、フェイスダウン法によりフリップチップ接続する実
装構造において、半導体素子の電極部あるいは接続基板
のパッド部の少なくとも一方に、片持ち梁構造を有する
突起部を形成し、前記片持ち梁先端部にバンプを形成す
ること、若しくはバンプを接続することを特徴とするも
のであるから、熱ひずみによる破断に対して信頼性の高
い半導体素子の接続構造を得ることが可能である。
体素子の接続構造は、複数個のバンプを有する半導体素
子を、表面に導体の回路パターンが形成された接続基板
に、フェイスダウン法によりフリップチップ接続する実
装構造において、半導体素子の電極部あるいは接続基板
のパッド部の少なくとも一方に、片持ち梁構造を有する
突起部を形成し、前記片持ち梁先端部にバンプを形成す
ること、若しくはバンプを接続することを特徴とするも
のであるから、熱ひずみによる破断に対して信頼性の高
い半導体素子の接続構造を得ることが可能である。
【図１】本発明に係る図面であって、素子電極に突起部
を有する素子を用いた場合の接続構造の説明図である。
を有する素子を用いた場合の接続構造の説明図である。
【図２】本発明に係る図面であって、接続パッドに突起
部を有する基板を用いた場合の接続構造の説明図であ
る。
部を有する基板を用いた場合の接続構造の説明図であ
る。
【図３】本発明に係る図面であって、素子電極、接続パ
ッド双方に突起部を有する場合の接続構造の説明図であ
る。
ッド双方に突起部を有する場合の接続構造の説明図であ
る。
【図４】従来技術に係る図面であって、一般的なフリッ
プチップ接続の構造の説明図である。
プチップ接続の構造の説明図である。
【図５】熱ひずみによって、図４の接合部のバンプが変
形した状態の説明図である。
形した状態の説明図である。
1 半導体素子
11 突起部
2 接続基板
21 突起部
3 半田バンプ
Claims (2)
- 【請求項１】 複数個のバンプを有する半導体素子を、
表面に導体の回路パターンが形成された接続基板に、フ
ェイスダウン法によりフリップチップ接続する実装構造
において、半導体素子の電極部あるいは接続基板のパッ
ド部の少なくとも一方に、片持ち梁構造を有する突起部
を形成し、前記片持ち梁先端部にバンプを形成するこ
と、若しくはバンプを接続することを特徴とする半導体
素子の接続構造。 - 【請求項２】 前記片持ち梁の材料として弾性変形量の
大きい材料を選択した請求項１記載の半導体素子の接続
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20646291A JPH0529389A (ja) | 1991-07-22 | 1991-07-22 | 半導体素子の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20646291A JPH0529389A (ja) | 1991-07-22 | 1991-07-22 | 半導体素子の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0529389A true JPH0529389A (ja) | 1993-02-05 |
Family
ID=16523783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20646291A Pending JPH0529389A (ja) | 1991-07-22 | 1991-07-22 | 半導体素子の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0529389A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0852397A1 (en) * | 1997-01-02 | 1998-07-08 | Texas Instruments Incorporated | Cantilevered ball connection for integrated circuit chip package |
| EP0961327A1 (en) * | 1998-05-15 | 1999-12-01 | Nec Corporation | Photosemiconductor device mounted structure |
| JP2001094227A (ja) * | 1999-09-20 | 2001-04-06 | Shinko Electric Ind Co Ltd | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 |
| JP2007250712A (ja) * | 2006-03-15 | 2007-09-27 | Nec Corp | 半導体装置及びその製造方法 |
| US7683484B2 (en) | 2006-05-01 | 2010-03-23 | Sharp Kabushiki Kaisha | Bump structure, method of forming bump structure, and semiconductor apparatus using the same |
-
1991
- 1991-07-22 JP JP20646291A patent/JPH0529389A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0852397A1 (en) * | 1997-01-02 | 1998-07-08 | Texas Instruments Incorporated | Cantilevered ball connection for integrated circuit chip package |
| US6064576A (en) * | 1997-01-02 | 2000-05-16 | Texas Instruments Incorporated | Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board |
| EP0961327A1 (en) * | 1998-05-15 | 1999-12-01 | Nec Corporation | Photosemiconductor device mounted structure |
| US6184560B1 (en) | 1998-05-15 | 2001-02-06 | Nec Corporation | Photosemiconductor device mounted structure |
| JP2001094227A (ja) * | 1999-09-20 | 2001-04-06 | Shinko Electric Ind Co Ltd | 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法 |
| JP2007250712A (ja) * | 2006-03-15 | 2007-09-27 | Nec Corp | 半導体装置及びその製造方法 |
| US7683484B2 (en) | 2006-05-01 | 2010-03-23 | Sharp Kabushiki Kaisha | Bump structure, method of forming bump structure, and semiconductor apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5980270A (en) | Soldering with resilient contacts | |
| US4827611A (en) | Compliant S-leads for chip carriers | |
| JP2716336B2 (ja) | 集積回路装置 | |
| KR100335168B1 (ko) | 반도체 장치에 일시 접속후 영구 접속하는 방법 | |
| CA2010306C (en) | Connecting apparatus | |
| JPS60119737A (ja) | 背高半田接続体を形成する方法 | |
| JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
| JPS60262430A (ja) | 半導体装置の製造方法 | |
| JP2953076B2 (ja) | 半導体素子の実装構造体 | |
| JPH053052A (ja) | 着脱可能パツケージ | |
| JPH0529389A (ja) | 半導体素子の接続構造 | |
| JP5292772B2 (ja) | 電子部品及びその製造方法 | |
| KR100496841B1 (ko) | 엘라스토머 전기 커넥터 | |
| JPS6114798A (ja) | はんだ相互接続を形成する方法 | |
| JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 | |
| JPH08139226A (ja) | 半導体回路装置及びその回路実装方法 | |
| JP3398276B2 (ja) | ランドグリッドアレイ型パッケージの実装構造 | |
| JP2709501B2 (ja) | 半導体素子接続方法 | |
| JPH02206139A (ja) | 半導体素子接続構造 | |
| JPH03190251A (ja) | 半導体装置 | |
| JP3410298B2 (ja) | 半導体装置及び突起電極形成方法 | |
| JPH0685153A (ja) | 表面実装型電子部品 | |
| JPH02185036A (ja) | 電気的接続接点 | |
| JPH07130798A (ja) | 半導体装置およびその製造方法 | |
| JPH04266035A (ja) | 半導体素子の実装構造体 |