JPS6114798A - はんだ相互接続を形成する方法 - Google Patents

はんだ相互接続を形成する方法

Info

Publication number
JPS6114798A
JPS6114798A JP60015648A JP1564885A JPS6114798A JP S6114798 A JPS6114798 A JP S6114798A JP 60015648 A JP60015648 A JP 60015648A JP 1564885 A JP1564885 A JP 1564885A JP S6114798 A JPS6114798 A JP S6114798A
Authority
JP
Japan
Prior art keywords
solder
substrate
annealing
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60015648A
Other languages
English (en)
Other versions
JPH027181B2 (ja
Inventor
アーネスト・ノーマン・レヴイン
ルイス・ドラツカー・リツプシヤルツ
ホラテイオ・クイノーンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6114798A publication Critical patent/JPS6114798A/ja
Priority to AU60125/86A priority Critical patent/AU581392B2/en
Publication of JPH027181B2 publication Critical patent/JPH027181B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、超小型コンポーネントを支持板または基板に
はんだ接合する方法、さらに具体的にいえば半導体デバ
イスと、熱膨張率がデバイスとは異なる基板との間には
んだ相互接続を形成する方法に関するものである。
本発明は、半導体デバイスと支持板または基板との間の
複数の電気的接続を密な間隔で配置された非常に小さな
はんだ相互接続によって形成する、半導体デバイスの基
板へのフェースダウン・ボンディングまたはブリップ・
チップ・ボンディングに関係するものである。本発明は
、はんだリフロー制御コラプス・チップ接続（Ｃ−４）
技術の改良である。
［従来技術］ 米国特許第３４０１１２６号および第３４２９０４０号
には、半導体チップをキャリアへフェースダウン・ボン
ディングする基本的制御コラプス・チップ接続技術が詳
しく記載されている。一般に、これらの特許に記載され
特許請求されていることは、チップ・キャリアの導体上
の半導体チップ接触部位とはんだ接合可能部位に、金属
はんだのメ−ラブル・パッドを形成することである。チ
ップ・キャリアのはんだ接合可能部位は、はんだ付は不
能なバリアによって取り囲まれ、その結果キャリア部位
および半導体デバイス接触部位のはんだが融けて合体す
ると、表面張力によって半導体チップがキャリアの上方
に浮んで保持される。
［発明が解決しようとする問題点］ 集積回路半導体デバイス技術の発展につれて、個々の能
動素子および受動素子の寸法は非常に小さくなり、デバ
イス中の素子の数が劇的に増加してきた。その結果、よ
り多数の入出力端子を含む著しく大きなデバイス・サイ
ズになった。この傾向は今後も続き、端子の密度と全体
数に対する要件はますます高くなっていく。はんだ接合
＜Ｃ−４）の利点は、入出力端子を半導体デバイスの頂
面のほぼ全体に分配できることである。それによって、
表面全体の効果的使用が可能になるが、これはエリア・
ボンディングと呼ばれる方がより一般的である。
通常、集積回路半導体デバイスは、半導体デバイスの材
料すなわちシリコンと熱膨張率が異なる材料でできた支
持基板に取りつけられる。使用の際、半導体デバイスの
各素子は必然的に熱を発生し、熱がはんだ相互接続を通
って伝導するため、デバイスと支持基板中に温度のばら
つきができる。
デバイスと基板は、熱膨張率の違いによる温度のばらつ
きで、膨張および収縮の量が異なる。このため、はんだ
端子に応力がかかる。
半導体工学においてはんだ相互接続の信頼性を改善する
ことは急務である。最も重要なのは、相互接続の疲労破
壊に対する抵抗力を改善することである。この因子のた
めにはんだ結合にかかる応力は、より大きなサイズのデ
バイスと、より小さく、より密な間隔の接続を利用する
と増大する。
集膨張率がシリコンと同程度のセラミック材料が開発さ
れれば、将来の安心が約束されるが、それはもつと遠い
将来になるかも知れず、当面の措置が緊急に必要である
。
［問題点を解決するための手段］ 本発明によけば、デバイス・基板相互接続構造の応力を
除いて、相互接続はんだ結合の疲労破壊に対する抵抗性
を著しく高める方法が提供される。
集積回路半導体デバイスと支持基板の間に改良されたは
んだ相互接続を形成するための本発明の方法の−１−記
の目的にもとづき、この方法はデバイスを基板−ヒに配
置してはんだ材を各入出力パッドの間に選択的に置き、
全体を少くともはんだ材の融点にまで加熱し、冷却して
はんだを凝固させることによって、デバイス入出力パッ
ドを対応する基板の入出力パッドに接合するステップを
含んでいる。その結果できたデバイス基板を続いて１１
５〜１３５℃のアニール温度に加熱して２日間具−Ｌそ
のまま保ってアニールする。
［実施例］ 本発明の方法とそれを使った結果を理解しやすくするに
は、本発明の基礎となる理論を知ると便利である。当該
技術で周知のように、集積回路半導体デバイスは、物理
的特性が異なる数種の材料からできた比較的複雑な集積
構造である。デバイスは典型的な場合、複数の５ｉ０２
層やＳｉ、Ｎ。
４一 層その他の誘電層またはそれらの組み合せが片面だけに
接着され、各層の間にアルミニウム金属ストライプのネ
ットワークが挿まれた、単結晶シリコンのベース基板を
もっている。さらに絶縁層分離の用途では、基板の片面
にＳｊＯ，で充填されたトレンチが設けられることがあ
る。最終結果は、基本的にベース基板材料と熱膨張率が
異なる材料の薄い皮膜が片面のみに接着された集積構造
である。この複合構造が室温では裏側から見たとき凹ん
だ表面をもつ、すなわち頂面がデバイスを含む面の反対
側になった、湾曲構造をとることを見出した。各層を比
較的高温で付着させた後にデバイスを冷却したとき、こ
の構造ができる。この構造は金属のバイメタル・ストリ
ップと少し似ている。
無制約条件での室温でのデバイスの形状を第２Ａ図に示
す。この図では半導体デバイス１００曲率登誇張して示
しである。
米国特許第３４０１１２６号および第３４２９０４０号
に記載されているような先行技術で周知のやり方で、は
んだ接着端子によってデバイス１Ｏを基板１２に接続し
、基板がシリコンよりも集膨張率の大きい材料でできて
いる場合、デバイス１０は第２Ｂ図に示した形状をとる
。この場合も、説明の便宜上形を誇張して描いである。
一般に接合されたデバイス１０の形状は、自由状態のと
き第２Ａ図に示した形状から変化する。デバイス１０は
第２Ｂ図に示すような凸面状になることもあり、また平
面状や、無制約の弛緩状態はどではないが凹面状になる
こともある。言い変えれば、接合されたチップを基板１
２から剥がすと、チップの接着されない側からみて接着
された状態のときよりももつと凹面状であることがわか
る。接合されたチップを自由状態のときの形状よりもも
つと凹面状にする機構は２つある。計算によれば、第１
の機構はシリコン・チップとそれが接合される基板１２
の熱膨張率の差でもあると考えられる。
基板の方がチップよりも熱膨張率が大きい。チップと基
板がチップ接合温度から冷却されると、基板１２はチッ
プよりも大きく収縮し、チップの下面に矢印１４で示す
ような内側向きの力が働いて、第２Ｂ図のようにそれが
より凸面状になる。第２の機構は、シリコン・チップと
その底面に付着されたアルミニウム層および石英層の熱
膨張率の差である。チップが接合温度から冷却されると
、自由状態ならチップの正味移動はより凹面状になるは
ずであるが、はんだ結合によってそれを妨げられている
。
接合されたチップが自由状態のときよりももつと凸面状
の形になることは、外側の端子に張力がかかつているは
ずだということである。この張力は温度の変動がくり返
される場合に一番外側の端子の寿命に２つの悪影響を与
える。一つには、引張応力が周期的せん断に重ね合わさ
って、疲労劣化を促進する。もう一つには、そうでなけ
れば狭いままのはんだ結合の疲労亀裂が引張応力によっ
て開き、電流を通し難くなる。はんだ結合の疲労亀裂は
第２Ｃ図に示すように外側部分で生じ易い。
この亀裂を参照番号１６で示す。
本発明は上記の現象を認識したトで、半導体デバイスが
接合されたとき、比較的応力のかからない弛緩した無制
約の形状をとることができるようにするための方法に関
係するものである。本発明は、デバイス上のはんだ結合
が接合されたとき変形して、結合に損傷を与える疲労応
力をかけずに、デバイスに少くとも引張応力の一部が解
除された比較的応力のかからない状態をとらせることが
できる、アニール・ステップから構成されている。
この方法によってはんだ相互接続結合は基本的に変化し
て変形できるようになり、集積回路デバイスは応力がか
からない場合にとる形と類似の形状をとり、はんだ結合
の張力と応力が取り除かれて、相互接続の疲労寿命を延
長させることができるようになる。第２Ｄ図は本発明の
方法に従ってアニールされた、基板１２上に取付けられ
たデバイス】Ｏを示す。本発明の効果によりはんだ結合
には疲労亀裂が生じない。
集積回路半導体デバイスとデバイスの材料とは熱膨張率
が異なる材温でできた支持基板の間に改良されたはんだ
相互接続を形成するための本発明の方法は、まず通常の
はんだ接着技術を用いて、すなわちデバイスを基板上に
置き、はんだ材を当該の入出力パッドとデバイスと基板
の間に選択的に配置し、全体を少くともはんだ材の融点
にまで加熱し、次に冷却してはんだ相互接続を凝固させ
ることによって、デバイスを基板に接合することを含ん
でいる。このステップは第１図のブロック３０に示され
ている。この結果できたデバイスと基板のアセンブリを
、続いてアニール温度に充分な時間加熱してアニールし
、はんだ相互接続結合を変形させてデバイスに比較的無
制約な形状をとらせる。アニール・ステップは、このア
センブリを１１５〜１３５℃の温度に２日間以」二加熱
することによって実現される。６〜】０日間加熱するの
がより望ましい。さらに望ましいのは、アニール温度を
１２５℃以にし、焼きなまし時間を１０日前後とするこ
とである。アニーリングは空気中または不活性雰囲気中
で行うことができる。このアニール・ステップは、第１
図のブロック３２に示されている。できたデバイスを適
切な不活性流体中で通常は１１５〜１３５℃の所期の温
度で必要な時間だけアニールすることによって、このプ
ロセスに修正を加えることもできる。
例 それぞれセラミック基板に接合された集積半導体デバイ
スからなる、同一の２組の試験力を調整する。デバイス
はＳｉからできており、パッドが中心間隔０．２５ｍｍ
で等間隔に配置された１７×１７個のはんだパッド・ア
レイを備えている。
中立点すなわちアレイ中心点と隅のパッドとの距離は２
．８ｍｍであった。Ｓｉの熱膨張率は２゜５　ｘ　１０
−’／℃であった。無制約な装置の平均曲率は０．００
１２／ａｍであった。基板は、熱膨張率５．ａｘｌ　Ｏ
−’／℃のアルミナでてきた多層セラミック型基板であ
った。基板はそれぞれ頂面に装置のパッド・アレイと対
応する１７Ｘ１７個のパッド・アレイを備えていた。デ
バイスを通常のはんだリフロー法で基板に接合した後、
拘束された装置の平均曲率は０．０００６／ｃｍであっ
た。
第１の試験片の組を空気雰囲気中で炉に入れて、１２５
℃に１０日間加熱した。このアニール・ステップの後、
半導体デバイスの平均曲率は０．００１１／ａｎであっ
た。次に２組の試験片を熱サイクルにかけ、デバイスと
基板の間のはんだ相互接続の少くとも１つが故障するま
で監視を続けた。
熱サイクルは、試験が温度をチェンバ内で１［１に４８
回Ｏ℃から１００℃に変えることであった。
試験片の故障が起こる毎に、故障を引き起こすのに必要
な熱サイクルの回数を記録した。実験終了後に結果を計
算し、試験片の状態を記録した。アニールなしの試験片
の場合、約１２５０回の熱サイクルで０．６％の累積破
断故障が起こり、アニール済み試験片の場合の当該サイ
クル数は約４０００回であった。
［発明の効果］ アニール処理によって、熱膨張率の異なる材料でできた
素子を接着するのに使用されるはんだ結合相互接続の寿
命が著しく延び、非常に有利な結果がもたらされた。
かくて本発明の処理により半導体デバイス及び支持基板
間のはんだ相互接続のストレスが減少するので疲労破断
事故を最少化した高密度はんだ接続を可能にする。
【図面の簡単な説明】
第１図は、本発明の装置接合プロセスの各ステップを示
すフロー・チャート、第２Ａ図乃至第２Ｄ図は本発明の
アニール処理に関連する論理を示す接合の各段階のデバ
イスの置所面図である。 １０・・・・装置、１２・・・・基板、１４・・・・収
縮力を示す矢印、１６・・・・疲労亀裂。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 復代理人　　弁理士　　篠　　１）　文　　雄第１図　
　　　　ご二二二二二二１−１０第２Ｂ囚 第２Ｃ図 第２Ｄ図

Claims (2)

    【特許請求の範囲】
  1. （１）集積半導体デバイス及び支持基板間の対応する接
    続パッドの間にはんだ材を選択的に置き、全体を少くと
    もはんだ材の融点にまで加熱した後一旦冷却してはんだ
    を凝固させることにより仮接合し、その結果できた仮接
    合体を続いて１１５〜１３５℃のアニール温度に加熱し
    て２日間以上そのまま保ちアニールすることからなる、
    集積半導体デバイスと熱膨張率がデバイス材料製の支持
    基板との間にはんだ相互接続を形成する方法。
  2. （２）上記アニール処理を空気雰囲気中で行なうことを
    特徴とする特許請求の範囲第（１）項に記載の方法。
JP60015648A 1984-06-28 1985-01-31 はんだ相互接続を形成する方法 Granted JPS6114798A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU60125/86A AU581392B2 (en) 1985-01-31 1986-07-14 Phase-locked loop frequency synthesizer having reduced power consumption

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US625386 1984-06-28
US06/625,386 US4611746A (en) 1984-06-28 1984-06-28 Process for forming improved solder connections for semiconductor devices with enhanced fatigue life

Publications (2)

Publication Number Publication Date
JPS6114798A true JPS6114798A (ja) 1986-01-22
JPH027181B2 JPH027181B2 (ja) 1990-02-15

Family

ID=24505839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60015648A Granted JPS6114798A (ja) 1984-06-28 1985-01-31 はんだ相互接続を形成する方法

Country Status (4)

Country Link
US (1) US4611746A (ja)
EP (1) EP0167030B1 (ja)
JP (1) JPS6114798A (ja)
DE (1) DE3570154D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244386A (ja) * 1990-02-22 1991-10-31 Nippon Mining Co Ltd ３，３，３―トリフルオロプロペンオキシドの製造方法
US8556593B2 (en) 2007-10-29 2013-10-15 Sanyo Denki Co., Ltd. Method of controlling counter-rotating axial-flow fan

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102029A (en) * 1990-06-22 1992-04-07 Watkins-Johnson Company Microwave integrated circuit package to eliminate alumina substrate cracking and method
US5438749A (en) * 1993-09-02 1995-08-08 Delco Electronics Corp. Method of making a flex circuit interconnect for a microprocessor emulator and a method of testing
GB2308560B (en) * 1995-12-23 1999-06-23 Ibm Improvements in solder joint strength
US6320139B1 (en) 1998-11-12 2001-11-20 Rockwell Automation Technologies, Inc. Reflow selective shorting
WO2001086714A1 (de) * 2000-05-05 2001-11-15 Infineon Technologies Ag Verfahren zum verlöten eines ersten metallelements und eines zweiten metallelements durch ein lotmaterial und halbleiterchip-montagevorrichtung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1022165A (en) * 1962-08-22 1966-03-09 English Electric Co Ltd Improvements in or relating to methods of bonding metallic bodies to non-metallic bodies and articles produced thereby
US3273979A (en) * 1964-07-06 1966-09-20 Rca Corp Semiconductive devices
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3486223A (en) * 1967-04-27 1969-12-30 Philco Ford Corp Solder bonding
US3811186A (en) * 1972-12-11 1974-05-21 Ibm Method of aligning and attaching circuit devices on a substrate
US3921285A (en) * 1974-07-15 1975-11-25 Ibm Method for joining microminiature components to a carrying structure
US4017889A (en) * 1974-12-23 1977-04-12 International Business Machines Corporation Ternary barrier structure for conductive electrodes
JPS58191441A (ja) * 1982-04-19 1983-11-08 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ハンダ付けされた部品の応力軽減方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244386A (ja) * 1990-02-22 1991-10-31 Nippon Mining Co Ltd ３，３，３―トリフルオロプロペンオキシドの製造方法
US8556593B2 (en) 2007-10-29 2013-10-15 Sanyo Denki Co., Ltd. Method of controlling counter-rotating axial-flow fan

Also Published As

Publication number Publication date
DE3570154D1 (en) 1989-06-15
EP0167030A1 (en) 1986-01-08
JPH027181B2 (ja) 1990-02-15
US4611746A (en) 1986-09-16
EP0167030B1 (en) 1989-05-10

Similar Documents

Publication Publication Date Title
US7594644B2 (en) Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus
US5553769A (en) Interconnection of a carrier substrate and a semiconductor device
US4545610A (en) Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US5473814A (en) Process for surface mounting flip chip carrier modules
JP2999992B2 (ja) 半導体基板用の多層ハンダ・シール・バンドおよびその方法
US5268533A (en) Pre-stressed laminated lid for electronic circuit package
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
US7413926B2 (en) Methods of making microelectronic packages
US3392442A (en) Solder method for providing standoff of device from substrate
US4902857A (en) Polymer interconnect structure
JPH0222541B2 (ja)
EP0473929B1 (en) Method of forming a thin film electronic device
JPS60262430A (ja) 半導体装置の製造方法
JPS6114798A (ja) はんだ相互接続を形成する方法
US5122929A (en) Method of achieving selective inhibition and control of adhesion in thick-film conductors
Royce Differential thermal expansion in microelectronic systems
JPS6351538B2 (ja)
US20030202332A1 (en) Second level packaging interconnection method with improved thermal and reliability performance
JPS60100443A (ja) 半導体装置の実装構造
JPH02218143A (ja) 半導体装置およびその製造方法
JP3319127B2 (ja) 半導体装置及びその製造方法
JPS62299039A (ja) 半導体装置の面実装方法
JPS63310127A (ja) マイクロ継手構造
JPS61203648A (ja) はんだ接続体を有する回路装置
JPH04151861A (ja) 混成集積回路の製造方法