JPS63310127A - マイクロ継手構造 - Google Patents
マイクロ継手構造Info
- Publication number
- JPS63310127A JPS63310127A JP14506887A JP14506887A JPS63310127A JP S63310127 A JPS63310127 A JP S63310127A JP 14506887 A JP14506887 A JP 14506887A JP 14506887 A JP14506887 A JP 14506887A JP S63310127 A JPS63310127 A JP S63310127A
- Authority
- JP
- Japan
- Prior art keywords
- thin metal
- metal wire
- bonded
- solder
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000000463 material Substances 0.000 claims abstract description 26
- 238000005219 brazing Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 26
- 230000005291 magnetic effect Effects 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000005304 joining Methods 0.000 claims description 4
- 239000000696 magnetic material Substances 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 2
- 239000002470 thermal conductor Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 20
- 238000005452 bending Methods 0.000 abstract description 6
- 238000010008 shearing Methods 0.000 abstract description 5
- 230000008859 change Effects 0.000 abstract description 3
- 230000006378 damage Effects 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 description 59
- 238000001816 cooling Methods 0.000 description 30
- 238000006073 displacement reaction Methods 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000005476 soldering Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011104 metalized film Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップや電子部品を配線基板の電気的
に接合する構造に係り、特に、大型LSIチップと配線
基板の接合部が、水平方向の荷重に対して破断せず、ま
た、その疲労寿命を向上させる柔軟構造を有するマイク
ロ継手構造に関する。
に接合する構造に係り、特に、大型LSIチップと配線
基板の接合部が、水平方向の荷重に対して破断せず、ま
た、その疲労寿命を向上させる柔軟構造を有するマイク
ロ継手構造に関する。
最近の電子装置においては、装置の小型化や演算処理性
能の向上を図るため、LSIチップの高集積化並びに大
型化が進んでおり、それに伴い配線基板上に実装された
LSIチップの半田接合部の熱破断や熱疲労寿命が大き
な問題となってきている。
能の向上を図るため、LSIチップの高集積化並びに大
型化が進んでおり、それに伴い配線基板上に実装された
LSIチップの半田接合部の熱破断や熱疲労寿命が大き
な問題となってきている。
一方、電子計算機などの超高性能機器では、従来の1チ
ツプパツケ一ジ方式から複数の裸のあるいはチップキャ
リアに封止されたLSIチップを1枚の多層配線基板上
に搭載するマルチチップモジュール方式に変りつつあり
、また、LSIチップから熱を取り去るためにチップ直
上に水を循環させた冷却体を配置させ、冷却体とLSI
チップ間を高熱伝達構造で結合する方式が考えられてい
る。さらに、今後、LSIチップの集積度が向上し、チ
ップ当りの発熱量が40Wを超えるレベルに達するとL
SIチップの構造素子をその動作範囲である85℃以下
に冷却するため、LSIチップと冷却体の間を金属材料
で結合し、熱伝導のみによって冷却する方式を採らざる
を得なくなると想定される。
ツプパツケ一ジ方式から複数の裸のあるいはチップキャ
リアに封止されたLSIチップを1枚の多層配線基板上
に搭載するマルチチップモジュール方式に変りつつあり
、また、LSIチップから熱を取り去るためにチップ直
上に水を循環させた冷却体を配置させ、冷却体とLSI
チップ間を高熱伝達構造で結合する方式が考えられてい
る。さらに、今後、LSIチップの集積度が向上し、チ
ップ当りの発熱量が40Wを超えるレベルに達するとL
SIチップの構造素子をその動作範囲である85℃以下
に冷却するため、LSIチップと冷却体の間を金属材料
で結合し、熱伝導のみによって冷却する方式を採らざる
を得なくなると想定される。
第9図は、この想定におけるマルチチップモジュールの
基本的な装置構成の一例を示−す図である。
基本的な装置構成の一例を示−す図である。
多相配線基板66は、その上のチップキャリア64と、
半田からなるCCB接合部65を介して接合され、さら
にそのチップキャリア64は、冷却用半田固着部63を
介して、排水管61と給水管62とを有する冷却体60
と接合されている。
半田からなるCCB接合部65を介して接合され、さら
にそのチップキャリア64は、冷却用半田固着部63を
介して、排水管61と給水管62とを有する冷却体60
と接合されている。
冷却体60は金属で構成され、多層配線基板66は有機
材あるいはセラミック材で構成されているため、冷却体
60と多層配線基板66の熱膨張率を一致させることは
実際上困難であるので1寸法が100m角以上となるマ
ルチチップモジュールなどでは、半田付後の冷却に伴う
熱収縮によって冷却体60と多層配線基板の間に数10
〜数100μmもの歪が発生する。このため、構造上強
度的に最も弱いCCB接合部6Sが破壊されたり、その
熱疲労寿命が著しく低下し、装置の信頼性が著しく悪く
なる。上記の熱歪に起因する装置の信頼性の低下に対し
ては、通常のCCB接合に改良を加えた新しい接合構造
が考案されているが、この改良案においても上記の破壊
や熱疲労の問題を十分に解決できていないのが実状であ
る1次にその改良案を示す。
材あるいはセラミック材で構成されているため、冷却体
60と多層配線基板66の熱膨張率を一致させることは
実際上困難であるので1寸法が100m角以上となるマ
ルチチップモジュールなどでは、半田付後の冷却に伴う
熱収縮によって冷却体60と多層配線基板の間に数10
〜数100μmもの歪が発生する。このため、構造上強
度的に最も弱いCCB接合部6Sが破壊されたり、その
熱疲労寿命が著しく低下し、装置の信頼性が著しく悪く
なる。上記の熱歪に起因する装置の信頼性の低下に対し
ては、通常のCCB接合に改良を加えた新しい接合構造
が考案されているが、この改良案においても上記の破壊
や熱疲労の問題を十分に解決できていないのが実状であ
る1次にその改良案を示す。
第10図は、LSIチップの改良型半田構造を示す図で
ある。LSIチップ67と多層配線基板71とは、LS
Iチップ67に設けられた数個の配線接合パッド68と
多層配線基板71に設けられた数個の電極接合パッド7
0とを各半田接合部69で接合して、モジュールとして
一体化されている。この接合方法においては、まず、前
記の配線接合パッド68及び電極接合パッド70上に蒸
着法あるいはメッキ法によりpb及びSnが所定の組成
をもつ半田の膜を形成し、次にこの膜を一度加熱溶融さ
せて半円球の半田バンプに成形し、最後に、LSIチッ
プ67の半田バンプと多層配線基板71の半田バンプが
対面するように位置合せを行い、不活性あるいは還元性
雰囲気の炉中加熱によって半田バンプを溶融し、半田が
凝固する前にLSIチップ67を機械的あるいは磁気的
な力や遠心力等を用いて引き上げ、つづみ形の半田接合
部69を形成する。半田接合部を従来のたる形からつづ
み形に改良することにより、半田接合部における歪を分
散できかつ応力集中を緩和できるため、このつづみ形の
半田接合部は疲労寿命でたる形のものより4倍以上の向
上が望めるとしている。
ある。LSIチップ67と多層配線基板71とは、LS
Iチップ67に設けられた数個の配線接合パッド68と
多層配線基板71に設けられた数個の電極接合パッド7
0とを各半田接合部69で接合して、モジュールとして
一体化されている。この接合方法においては、まず、前
記の配線接合パッド68及び電極接合パッド70上に蒸
着法あるいはメッキ法によりpb及びSnが所定の組成
をもつ半田の膜を形成し、次にこの膜を一度加熱溶融さ
せて半円球の半田バンプに成形し、最後に、LSIチッ
プ67の半田バンプと多層配線基板71の半田バンプが
対面するように位置合せを行い、不活性あるいは還元性
雰囲気の炉中加熱によって半田バンプを溶融し、半田が
凝固する前にLSIチップ67を機械的あるいは磁気的
な力や遠心力等を用いて引き上げ、つづみ形の半田接合
部69を形成する。半田接合部を従来のたる形からつづ
み形に改良することにより、半田接合部における歪を分
散できかつ応力集中を緩和できるため、このつづみ形の
半田接合部は疲労寿命でたる形のものより4倍以上の向
上が望めるとしている。
今後、LSIチップが現状の2〜3倍又はそれ以上(2
0m角以上)に大型化した場合や、LSIチップを高効
率に冷却するため冷却体にLSIチップあるいはチップ
キャリアを金属的に接合した場合には、LSIチップあ
るいはチップキャリアと、半田接合部を介して接合され
た配線基板との間に発する熱歪によって、その半田接合
部が破断するかあるいはその半田接合部の疲労寿命が大
幅に低下するという問題が生じる。この問題に対しては
、現在までに根本的な解決策が見出されていない。
0m角以上)に大型化した場合や、LSIチップを高効
率に冷却するため冷却体にLSIチップあるいはチップ
キャリアを金属的に接合した場合には、LSIチップあ
るいはチップキャリアと、半田接合部を介して接合され
た配線基板との間に発する熱歪によって、その半田接合
部が破断するかあるいはその半田接合部の疲労寿命が大
幅に低下するという問題が生じる。この問題に対しては
、現在までに根本的な解決策が見出されていない。
前記の第10図に示した従来の改良案において、半田接
合部の形状をたる形からつづみ形に変えることによって
その疲労寿命の向上を図っているが、半田の疲労寿命は
、次式 %式%() ここで、Nt:低サイクルの疲労寿命 C:定数 γ、□:最大剪断歪 δ;配線基板とLSIチップの相対変位で示されるよう
に、配線基板とLSIチップの相対変位の2乗に反比例
して減少するために1例えば、相対変位が従来の2倍に
なった場合に、従来と同じ疲労寿命を得ようとすると、
特開昭61−156745に開示されているデータから
試算して半田高さを従来の100μmから400μmに
増さねばならない。しかし、実用的な半田バンプ径50
〜200μmに対して半田高さを400μm以上に引伸
ばすと、溶融半田はくびれで切れ、実際上接合するのが
難しくなる。
合部の形状をたる形からつづみ形に変えることによって
その疲労寿命の向上を図っているが、半田の疲労寿命は
、次式 %式%() ここで、Nt:低サイクルの疲労寿命 C:定数 γ、□:最大剪断歪 δ;配線基板とLSIチップの相対変位で示されるよう
に、配線基板とLSIチップの相対変位の2乗に反比例
して減少するために1例えば、相対変位が従来の2倍に
なった場合に、従来と同じ疲労寿命を得ようとすると、
特開昭61−156745に開示されているデータから
試算して半田高さを従来の100μmから400μmに
増さねばならない。しかし、実用的な半田バンプ径50
〜200μmに対して半田高さを400μm以上に引伸
ばすと、溶融半田はくびれで切れ、実際上接合するのが
難しくなる。
従って、半田高さの増加による半田接合部の疲労寿命の
改善方法は、相対変位が従来の2倍程度すなわち20μ
mを限界としてそれ以下に適用され、それ以上の相対変
位に対しては適用困難である。
改善方法は、相対変位が従来の2倍程度すなわち20μ
mを限界としてそれ以下に適用され、それ以上の相対変
位に対しては適用困難である。
本発明の目的は、半導体部品を配線基板上に電気的に接
続する接合部において、温度変化のために半導体部品と
配線基板との相対変位が数10〜数100μmに達した
場合でも、接合部が破断せず、また、その疲労寿命の向
上を図れるマイクロ継手構造を提供することである。
続する接合部において、温度変化のために半導体部品と
配線基板との相対変位が数10〜数100μmに達した
場合でも、接合部が破断せず、また、その疲労寿命の向
上を図れるマイクロ継手構造を提供することである。
微小間隔を以て配置された被接合部材の相互に対向する
接続端子部を、この接続端子部とは異る材質の接合材料
によって接合するマイクロ継手構造において、前記接続
端子間に渡した金属細線と、少なくともこの金属細線の
各端と前記接続端子部のそれぞれを接合したろう材と、
から構成されていることを特徴とするマイクロ継手構造
によって、上記問題は解決される。
接続端子部を、この接続端子部とは異る材質の接合材料
によって接合するマイクロ継手構造において、前記接続
端子間に渡した金属細線と、少なくともこの金属細線の
各端と前記接続端子部のそれぞれを接合したろう材と、
から構成されていることを特徴とするマイクロ継手構造
によって、上記問題は解決される。
第1図と共に作用を説明する。
被接合部材1および被接合部材1′は、被接合部材1に
設けられた接続端子部2と、被接合部材1′に設けられ
た接続端子部3と、相互に対向する接続端子部2,3の
間隙に渡した金属細線6と、その金属細線の各端をそれ
ぞれ接続端子2,3に接合したろう材4.5と、からな
るマイクロ継手構造によって、結合されている。
設けられた接続端子部2と、被接合部材1′に設けられ
た接続端子部3と、相互に対向する接続端子部2,3の
間隙に渡した金属細線6と、その金属細線の各端をそれ
ぞれ接続端子2,3に接合したろう材4.5と、からな
るマイクロ継手構造によって、結合されている。
今、温度変化のために被接合部材1と被接合部材1′間
に相対変位δが生じたとすれば、金属細線6は第1図(
a)に示す直線状から第1図(b)に示す曲線上に変化
する。この時、相対変位δは金属細線6の曲り変形によ
って吸収されるために、金属細線およびろう材4,5の
層に生ずる剪断応力は著しく低い。
に相対変位δが生じたとすれば、金属細線6は第1図(
a)に示す直線状から第1図(b)に示す曲線上に変化
する。この時、相対変位δは金属細線6の曲り変形によ
って吸収されるために、金属細線およびろう材4,5の
層に生ずる剪断応力は著しく低い。
以下、本発明の実施例を第1図〜第9図を用いて説明す
る。
る。
第1図(a)は、本発明の基本的な構成を示す図である
。半導体部品1および半導体部品1′は、半導体部品1
に設けられた接続端子部2と、半導体部品1′に設けら
れた接続端子部3と、それら接続端子部2,3の間隙に
渡した金属細線6と、その金属細線6の各端をそれぞれ
を接続端子部2゜3に接合した半田付層4,5からなる
マイクロ継手構造によって結合されており、接続端子部
2゜3の間には、各接続端子部面に形成され、かつ、金
属細線6の端部を含む半田付層4,5と金属細線6のみ
からなる層を含んでいる。
。半導体部品1および半導体部品1′は、半導体部品1
に設けられた接続端子部2と、半導体部品1′に設けら
れた接続端子部3と、それら接続端子部2,3の間隙に
渡した金属細線6と、その金属細線6の各端をそれぞれ
を接続端子部2゜3に接合した半田付層4,5からなる
マイクロ継手構造によって結合されており、接続端子部
2゜3の間には、各接続端子部面に形成され、かつ、金
属細線6の端部を含む半田付層4,5と金属細線6のみ
からなる層を含んでいる。
いま、半導体部品1と半導体部品1′に温度変化のため
に相対変位δが生じて、マイクロ継手構造が、第1図(
a)から(b)に示す状態に変化したとする。この状態
は、材料力学的には第2図に示すように、両端が剛接で
、一端の位置が固定で、他端の位置が自由な長柱の問題
と等価であると見なせる。このとき、相対変位δと長柱
なる金属細線の端部における剪断力Fの間には、次式(
2)の関係が成り立ち、金属細線の断面形状を円とする
とその断面2次モーメントは次式(3)で表わされる。
に相対変位δが生じて、マイクロ継手構造が、第1図(
a)から(b)に示す状態に変化したとする。この状態
は、材料力学的には第2図に示すように、両端が剛接で
、一端の位置が固定で、他端の位置が自由な長柱の問題
と等価であると見なせる。このとき、相対変位δと長柱
なる金属細線の端部における剪断力Fの間には、次式(
2)の関係が成り立ち、金属細線の断面形状を円とする
とその断面2次モーメントは次式(3)で表わされる。
F=12−E−I−6/Q’ −(2)ここ
で、E:金属細線の弾性係数 Q:金属細線のみからなる層の高さ I=πd4/64 ここで、d:金属細線の直径 すなわち、(2)、 (3)式かられかるように、相対
変位がδのときに発生する剪断力Fは、金属細線6の直
径dの4乗に比例するので、その直径dを小さくするこ
とで著しく低減できる。ちなみに、Niの弾性係数E=
1.9X10”dyn/adを用い、金属細線6のみか
らなる層の高さΩを300μm、金属細線6の直径dを
5μmとして、100μmの相対変位δを生じさせたと
きの剪断力Fを試算すると、F=2.6X10″″2g
となり、半田材にかかる力は非常に小さいものとなる
。すなわち、半田層の破壊はなくなる。また、金属細線
6自体の歪もその直径dに比例して小さくできるため、
金属細線6の歪を弾性限内に保つことが可能となるので
、低サイクル疲労は弾性歪内では発生しないことから、
金属細線6の繰返し変形に伴う疲労破断を防ぐことが可
能となる。
で、E:金属細線の弾性係数 Q:金属細線のみからなる層の高さ I=πd4/64 ここで、d:金属細線の直径 すなわち、(2)、 (3)式かられかるように、相対
変位がδのときに発生する剪断力Fは、金属細線6の直
径dの4乗に比例するので、その直径dを小さくするこ
とで著しく低減できる。ちなみに、Niの弾性係数E=
1.9X10”dyn/adを用い、金属細線6のみか
らなる層の高さΩを300μm、金属細線6の直径dを
5μmとして、100μmの相対変位δを生じさせたと
きの剪断力Fを試算すると、F=2.6X10″″2g
となり、半田材にかかる力は非常に小さいものとなる
。すなわち、半田層の破壊はなくなる。また、金属細線
6自体の歪もその直径dに比例して小さくできるため、
金属細線6の歪を弾性限内に保つことが可能となるので
、低サイクル疲労は弾性歪内では発生しないことから、
金属細線6の繰返し変形に伴う疲労破断を防ぐことが可
能となる。
すなわち、直径数μm程度で長さ数100μm以上の金
属細線を用いて、マイクロ継−手構造に数100μmの
金属細線のみからなる層を形成すれば、例えば、配置基
板とLSIチップの相対変位が100μmに達する熱歪
が繰返された場合でも、疲労破壊の発生がなく信頼性の
高いマイクロ継手構造を得ることができる。
属細線を用いて、マイクロ継−手構造に数100μmの
金属細線のみからなる層を形成すれば、例えば、配置基
板とLSIチップの相対変位が100μmに達する熱歪
が繰返された場合でも、疲労破壊の発生がなく信頼性の
高いマイクロ継手構造を得ることができる。
一方、電気抵抗の点から見た場合に、マイクロ継手構造
が金属細線を含むためその電気抵抗の増加が心配される
が、金属細線を主に銅で構成した場合、銅の固有抵抗ρ
=1.7μΩ・■を用い、金属細線の直径を5μm、長
さを300μmとして、その電気抵抗値を計算すると2
6mΩとなり、一端子当り26本の金属細線を用いると
すれば、抵抗の並列回路となるから、マイクロ継手構造
の電気抵抗は1mΩとなり、この値は配線基板の配線抵
抗と同等またはそれ以下であるので、特に問題とはなら
ない。そして、このときの一端子当りの剪断力も0.6
8 g と小さい。この剪断力は、金属細線をさらに
細くするかあるいは金属細線のみからなる層をさらに高
くすることでさらに1〜2桁程度下げること・が可能で
ある。
が金属細線を含むためその電気抵抗の増加が心配される
が、金属細線を主に銅で構成した場合、銅の固有抵抗ρ
=1.7μΩ・■を用い、金属細線の直径を5μm、長
さを300μmとして、その電気抵抗値を計算すると2
6mΩとなり、一端子当り26本の金属細線を用いると
すれば、抵抗の並列回路となるから、マイクロ継手構造
の電気抵抗は1mΩとなり、この値は配線基板の配線抵
抗と同等またはそれ以下であるので、特に問題とはなら
ない。そして、このときの一端子当りの剪断力も0.6
8 g と小さい。この剪断力は、金属細線をさらに
細くするかあるいは金属細線のみからなる層をさらに高
くすることでさらに1〜2桁程度下げること・が可能で
ある。
第3図は、多層配線基板上にLSIチップを実装すると
きの接合工程とモジュールの断面構造を示す図である。
きの接合工程とモジュールの断面構造を示す図である。
LSIチップ7とアルミナセラミックの多層配線基板8
とは、LSIチップ7の面に形成された接続端子9と、
多層配線基板8の面に形成された接続端子10と、接続
端子9,10を対面させたその間隙を渡す金属細線13
と、接続端子9,10の面上に形成され、かつ、金属細
線13の各端を含む半田層10,11と、からなるマイ
クロ継手構造によって結合されている。
とは、LSIチップ7の面に形成された接続端子9と、
多層配線基板8の面に形成された接続端子10と、接続
端子9,10を対面させたその間隙を渡す金属細線13
と、接続端子9,10の面上に形成され、かつ、金属細
線13の各端を含む半田層10,11と、からなるマイ
クロ継手構造によって結合されている。
第1工程は、金属細線13を供給する工程で、まず、接
続端子1oの位置に合せた直径50μmのスルーホール
を接続端子10の数だけ設けた非磁性体の治具14を多
層配線基板8の上方に配置し、次の内部が磁性金属のN
iで、表面層が電気・熱の良導体のCuでなる長さ20
0μmで直径10μmの金属細線13を治具14上に散
布し、磁場を治具14の面に垂直方向にかけて、治具1
4を細かく振動させる。このとき、金属細線13は、磁
場により治具14面上で垂直に立って、移動しながらス
ルーホールを通って接続端子10上に落下する。落下す
る金属細線13の数量は治具14の通し穴の径を変える
ことによって調整できる。なお、接続端子10の上には
、予めメッキあるいは蒸着等の手段を用いて所定組成の
半田12をコーティングしておく。
続端子1oの位置に合せた直径50μmのスルーホール
を接続端子10の数だけ設けた非磁性体の治具14を多
層配線基板8の上方に配置し、次の内部が磁性金属のN
iで、表面層が電気・熱の良導体のCuでなる長さ20
0μmで直径10μmの金属細線13を治具14上に散
布し、磁場を治具14の面に垂直方向にかけて、治具1
4を細かく振動させる。このとき、金属細線13は、磁
場により治具14面上で垂直に立って、移動しながらス
ルーホールを通って接続端子10上に落下する。落下す
る金属細線13の数量は治具14の通し穴の径を変える
ことによって調整できる。なお、接続端子10の上には
、予めメッキあるいは蒸着等の手段を用いて所定組成の
半田12をコーティングしておく。
第■工程はLSIチップを位置めする工程で、チップア
ライナ−によって、多層配線基板8の接続端子lOとそ
れに対面するLSIチップ7の接続端子9が互いに正確
に合致するようにLSIチップ7を位置調整し、上方か
ら静かに金属細線13の林の上に載せる。LSIチップ
7の接続端子9の上には、前記の接続端子10と同様に
、半田11をコーティングしておく。なお、磁場は第■
工程から印加し続ける。
ライナ−によって、多層配線基板8の接続端子lOとそ
れに対面するLSIチップ7の接続端子9が互いに正確
に合致するようにLSIチップ7を位置調整し、上方か
ら静かに金属細線13の林の上に載せる。LSIチップ
7の接続端子9の上には、前記の接続端子10と同様に
、半田11をコーティングしておく。なお、磁場は第■
工程から印加し続ける。
最終の第■工程は半田づけの工程で、ホットガスあるい
は赤外線加熱等の手段により半田11゜12を溶融させ
、金属細線13を接続端子9゜10に半田づけして最終
工程を終える。
は赤外線加熱等の手段により半田11゜12を溶融させ
、金属細線13を接続端子9゜10に半田づけして最終
工程を終える。
金属細線の層の高さは、金属細線13の長さと半田11
.12の量によって調整される0本実施例では半田11
.12の厚さをそれぞれ20μmとし、金属細線の長さ
が200μmであるので、金属細線の層は160μmと
なっている。
.12の量によって調整される0本実施例では半田11
.12の厚さをそれぞれ20μmとし、金属細線の長さ
が200μmであるので、金属細線の層は160μmと
なっている。
ここで、アルミナセラミックの多層配線基板に30m角
の大型のLSIチップを搭載した場合に半田付後の冷却
過程で生じる多層配線基板とLSIチップ間に生ずる熱
歪について検討してみる。
の大型のLSIチップを搭載した場合に半田付後の冷却
過程で生じる多層配線基板とLSIチップ間に生ずる熱
歪について検討してみる。
その熱歪をδとすると、δ=ΔT・Δα・W/2で表さ
れ、半田付温度と室温の差ΔT=300℃。
れ、半田付温度と室温の差ΔT=300℃。
LSIチップと多層配線基板の熱膨張率の差Δα=5X
10−B、LSIチップの長辺の長さW=30IInと
すれば、δ=300X5X10−8X30/2=22.
5X10″″801 、すなわち、δ=22.5μmで
ある。
10−B、LSIチップの長辺の長さW=30IInと
すれば、δ=300X5X10−8X30/2=22.
5X10″″801 、すなわち、δ=22.5μmで
ある。
本実施例によれば、上記の熱歪を金属細線の弾性歪範囲
内での曲り変形によって吸収でき、また、稼動時に生ず
る低サイクル熱歪も上記熱歪より小さいので金属細線に
よって容易に吸収できるため。
内での曲り変形によって吸収でき、また、稼動時に生ず
る低サイクル熱歪も上記熱歪より小さいので金属細線に
よって容易に吸収できるため。
半田付部、金属細線や接続端子の熱波−壊あるいは熱疲
労破断を防ぐことができる。したがって、大型LSIチ
ップを用いた電子装置の製作を可能とすると同時にその
信頼性を大きく向上することができる。
労破断を防ぐことができる。したがって、大型LSIチ
ップを用いた電子装置の製作を可能とすると同時にその
信頼性を大きく向上することができる。
第4図は、接続端子および金属細線が、Fe。
Ni、Goの内部なくとも1種類を含む磁性材で構成さ
れている場合の実施例を示す図である。
れている場合の実施例を示す図である。
LSIチップ7の接続端子9は、LSIチップ7の面上
に形成された前記磁性材でなる磁性端子膜17と、その
磁性端子膜17を覆う半田付用端子膜とから構成され、
また、多層配線基板8の接続端子10も、前記接続端子
9と同じように磁性端子膜16と半田付用端子膜18と
から構成され、これら接続端子9,10上に半田11.
12がそれぞれ形成されている。接続端子9,10を対
向させ、その間隙に配置された金属細線13の各端を半
田11.12で半田付けすることにより、LSIチップ
7と多層配線基板8が一体に接合されている。なお、半
田付用端子膜は、半田のぬれ性を向上させ、かつ、接続
面積を広くするための□ものである。
に形成された前記磁性材でなる磁性端子膜17と、その
磁性端子膜17を覆う半田付用端子膜とから構成され、
また、多層配線基板8の接続端子10も、前記接続端子
9と同じように磁性端子膜16と半田付用端子膜18と
から構成され、これら接続端子9,10上に半田11.
12がそれぞれ形成されている。接続端子9,10を対
向させ、その間隙に配置された金属細線13の各端を半
田11.12で半田付けすることにより、LSIチップ
7と多層配線基板8が一体に接合されている。なお、半
田付用端子膜は、半田のぬれ性を向上させ、かつ、接続
面積を広くするための□ものである。
本実施例によれば、前記のような接合工程において磁場
をかけて金属細線を配向制御する場合に、[磁場中に置
かれた強磁性体の内部では他に比べて磁力線が密になり
、その結果として磁性を有する金属細線は強磁性体に引
寄せられる」という作用を利用して、金属細線を接続端
子の中央部にまとめることができるため、隣り合う接続
端子が接近している場合や多少折れ曲がった金属細線が
混じっている場合でも、ある接続端子に配置された金属
細線が隣の接続端子に接して短絡するということを防止
でき、接合工程における製品の不良発生率を低減して歩
留りの向上を図ることができる。
をかけて金属細線を配向制御する場合に、[磁場中に置
かれた強磁性体の内部では他に比べて磁力線が密になり
、その結果として磁性を有する金属細線は強磁性体に引
寄せられる」という作用を利用して、金属細線を接続端
子の中央部にまとめることができるため、隣り合う接続
端子が接近している場合や多少折れ曲がった金属細線が
混じっている場合でも、ある接続端子に配置された金属
細線が隣の接続端子に接して短絡するということを防止
でき、接合工程における製品の不良発生率を低減して歩
留りの向上を図ることができる。
また、前記第3図で説明した第■工程のLSIチップの
位置決めにおいて、対面する上下の接続端子間に多少心
ずれがあったとしても、共に磁性を有する接続端子と金
属細線が磁気力により吸引し合うことにより自己調心さ
れるという効果もある。
位置決めにおいて、対面する上下の接続端子間に多少心
ずれがあったとしても、共に磁性を有する接続端子と金
属細線が磁気力により吸引し合うことにより自己調心さ
れるという効果もある。
第5図は、LSIチップ(2個)を配線基板(1個)に
搭載する形態として中間基板をキャリアに使う方式のキ
ャリア組立方法と組立てられるモジュールの断面を示す
図である。このキャリア組立方法においては、LSIチ
ップ19および配線基板20は次のような形で供給され
る。すなわち、LSIチップ19は、その下面中央寄り
の位置に数個の接続端子21を設けその接続端子21面
に層状に半田25を形成し、LSIチップ19の下面両
端の位置にはダミ一端子38を設けそのダミ一端子面に
ボール状の半田24を形成している形で供給され、一方
、配線基板20は、その上面に、前記接続端子21と前
記ダミ一端子38に対面する位置に、それぞれ、接続端
子22をダミ一端子39を設け、接続端子22にはその
上に形成された半田26によって金属細線27がほぼ垂
直に半田付されており、配線基板20の下面には反対面
の接続端子22に対応した接続端子23を設けた形で供
給される。なお、金属細線27は、前記第3図の第1工
程の金属細線の供給後すぐに加熱することにより半田で
固定される。
搭載する形態として中間基板をキャリアに使う方式のキ
ャリア組立方法と組立てられるモジュールの断面を示す
図である。このキャリア組立方法においては、LSIチ
ップ19および配線基板20は次のような形で供給され
る。すなわち、LSIチップ19は、その下面中央寄り
の位置に数個の接続端子21を設けその接続端子21面
に層状に半田25を形成し、LSIチップ19の下面両
端の位置にはダミ一端子38を設けそのダミ一端子面に
ボール状の半田24を形成している形で供給され、一方
、配線基板20は、その上面に、前記接続端子21と前
記ダミ一端子38に対面する位置に、それぞれ、接続端
子22をダミ一端子39を設け、接続端子22にはその
上に形成された半田26によって金属細線27がほぼ垂
直に半田付されており、配線基板20の下面には反対面
の接続端子22に対応した接続端子23を設けた形で供
給される。なお、金属細線27は、前記第3図の第1工
程の金属細線の供給後すぐに加熱することにより半田で
固定される。
第5図に示した第1工程では、金属細線27は固定され
ているので、磁場を印加する必要はなく、単にLSIチ
ップ19を中間基板20に位置合せして載せるだけであ
る。
ているので、磁場を印加する必要はなく、単にLSIチ
ップ19を中間基板20に位置合せして載せるだけであ
る。
次に第■工程においては、磁場が中間基板20の面に垂
直方向に印加され、加熱が行われる。半田24,25.
26は、いずれも溶融し、金属細線27は、前記磁場に
よってほぼ垂直に立ったままで半田付される。このとき
、ダミ一端子38゜39の間で溶融した半田24は、そ
の表面張力によって中間基板20とLSIチップの互い
に対面する接続端子の位置ずれを修正する自己調心の役
割を果す。
直方向に印加され、加熱が行われる。半田24,25.
26は、いずれも溶融し、金属細線27は、前記磁場に
よってほぼ垂直に立ったままで半田付される。このとき
、ダミ一端子38゜39の間で溶融した半田24は、そ
の表面張力によって中間基板20とLSIチップの互い
に対面する接続端子の位置ずれを修正する自己調心の役
割を果す。
第6図は、前記第5図で説明したLSIチップ・チップ
キャリアのモジュールを大型計算機に組込んだ部分の断
面図である。第6図において、前記モジュールは、その
下方に配置された配線基板32と、上方と周囲を覆う冷
却構造体とからなる筐体内に密封されている。さらに詳
しく説明すると、前記モジュールは、その上部がLSI
チップ19であり、その下部が下面に接続端−子23を
有する中間基板20であって、それらが本発明に係るマ
イクロ継手により接合されている。配線基板32は、そ
の上面に、前記接続端子23と対面する位置に設けられ
た接続端子34と前記冷却構造体28の側壁を受けるメ
タライズ膜36を有している。冷却構造体28は、筐体
構造になっており、上蓋部にあたるハウジング28aは
その内部に水冷通路28eを有し、ハウジング28aの
下面には、前記LSIチップ19に対面する位置に、ベ
ローズ28cを介して冷却ブロック28dが糸玉してお
り、その内部まで水冷通路28eが通じており、そして
、四方を囲う側壁28bは下方の配線基板32にまで達
している。
キャリアのモジュールを大型計算機に組込んだ部分の断
面図である。第6図において、前記モジュールは、その
下方に配置された配線基板32と、上方と周囲を覆う冷
却構造体とからなる筐体内に密封されている。さらに詳
しく説明すると、前記モジュールは、その上部がLSI
チップ19であり、その下部が下面に接続端−子23を
有する中間基板20であって、それらが本発明に係るマ
イクロ継手により接合されている。配線基板32は、そ
の上面に、前記接続端子23と対面する位置に設けられ
た接続端子34と前記冷却構造体28の側壁を受けるメ
タライズ膜36を有している。冷却構造体28は、筐体
構造になっており、上蓋部にあたるハウジング28aは
その内部に水冷通路28eを有し、ハウジング28aの
下面には、前記LSIチップ19に対面する位置に、ベ
ローズ28cを介して冷却ブロック28dが糸玉してお
り、その内部まで水冷通路28eが通じており、そして
、四方を囲う側壁28bは下方の配線基板32にまで達
している。
上記のモジュール、配線基板、冷却構造体を一体に組立
る手順について説明すると、まず、配線基板32の上に
前記モジュールを載せ、予め配線基板32の接続端子3
4に予めコーティングしていた半田35によって半田接
合を行う。ここで、半田35は、LSIチップ19と中
間基板20の接合に用いた半田24,25.26より低
融点のものである必要があり、半田24,25.26の
95Pb−58nよりも低融点の60 Pb 40
Snの半田が用いられる。次に冷却構造体28を、前記
のモジュール・配線基板の上にかぶせる。LSIチップ
19の上面、冷却ブロック28dの下面およびハウジン
グ側壁28bの下面には、いずれも半田ぬれ性のよい金
属を予めメタライジングしておく。冷却構造体をかぶせ
るとき、前記2種類の半田よりさらに低融点(170℃
以下)の半田箔33.37を、それぞれ、冷却ブロック
28dとLSIチップ19の間およびハウジング側壁2
8bとメタライズ膜36の間に挟んでおく、そして、全
体をHe雰囲気中で170℃以下の温度に加熱して、半
田箔33.37を溶融させて、LSIチップ19と冷却
ブロック28dを金属的に結合すると同時に前記匣体内
をHe雰囲気として気密に封じる。
る手順について説明すると、まず、配線基板32の上に
前記モジュールを載せ、予め配線基板32の接続端子3
4に予めコーティングしていた半田35によって半田接
合を行う。ここで、半田35は、LSIチップ19と中
間基板20の接合に用いた半田24,25.26より低
融点のものである必要があり、半田24,25.26の
95Pb−58nよりも低融点の60 Pb 40
Snの半田が用いられる。次に冷却構造体28を、前記
のモジュール・配線基板の上にかぶせる。LSIチップ
19の上面、冷却ブロック28dの下面およびハウジン
グ側壁28bの下面には、いずれも半田ぬれ性のよい金
属を予めメタライジングしておく。冷却構造体をかぶせ
るとき、前記2種類の半田よりさらに低融点(170℃
以下)の半田箔33.37を、それぞれ、冷却ブロック
28dとLSIチップ19の間およびハウジング側壁2
8bとメタライズ膜36の間に挟んでおく、そして、全
体をHe雰囲気中で170℃以下の温度に加熱して、半
田箔33.37を溶融させて、LSIチップ19と冷却
ブロック28dを金属的に結合すると同時に前記匣体内
をHe雰囲気として気密に封じる。
本実施例によれば、冷却構造体28と配線基板32の熱
膨張差によって、組立時の半田接合後の冷却過程で発生
する水平方向の熱歪を金属細線27の曲がり変形で吸収
できるため、配線基板32と中間基板20とLSIチッ
プ19の各電気接続部が断線することがなくなり、冷却
ブロック28dとLSIチップ19を半田固着する方式
の実装が可能となる。その結果、LSIチップを高効率
に冷却することが可能となり、大集積・大電力のLSI
チップを使用できることから、大型計算機としての性能
、特に演算処理速度を大幅に向上することが可能となる
。また、配線基板と中間基板を同じ材質で構成すること
により、それらの電気的接続が要求されるところでの半
田の疲労破壊がなくなり、装置としての信頼性も大きく
向上する。なお、LSIチップと中間基板間のダミ一端
子部の半田は破断するが、装置の機能に何ら影響しない
ので、この破断は問題とはならない。
膨張差によって、組立時の半田接合後の冷却過程で発生
する水平方向の熱歪を金属細線27の曲がり変形で吸収
できるため、配線基板32と中間基板20とLSIチッ
プ19の各電気接続部が断線することがなくなり、冷却
ブロック28dとLSIチップ19を半田固着する方式
の実装が可能となる。その結果、LSIチップを高効率
に冷却することが可能となり、大集積・大電力のLSI
チップを使用できることから、大型計算機としての性能
、特に演算処理速度を大幅に向上することが可能となる
。また、配線基板と中間基板を同じ材質で構成すること
により、それらの電気的接続が要求されるところでの半
田の疲労破壊がなくなり、装置としての信頼性も大きく
向上する。なお、LSIチップと中間基板間のダミ一端
子部の半田は破断するが、装置の機能に何ら影響しない
ので、この破断は問題とはならない。
第7図は、横方向の大きな相対変位を許容できる、1個
の中間基板と2個の補強基板からなる3段式チップキャ
リに、LSIチップを搭載したモジュールの断面図であ
る。LSIチップ19と補強基板43とは、LSIチッ
プ19に設けられた接続端子46と、対面するそれら接
続端子43゜44の間隙に渡した金属細線57と、その
金属細線57の各端をそれぞれ接続端子45.46と接
合した半田付M51,52とからなるマイクロ継手構造
によって結合されている。補強基板43と補強基板44
とは、上記と同様の構成を有する。
の中間基板と2個の補強基板からなる3段式チップキャ
リに、LSIチップを搭載したモジュールの断面図であ
る。LSIチップ19と補強基板43とは、LSIチッ
プ19に設けられた接続端子46と、対面するそれら接
続端子43゜44の間隙に渡した金属細線57と、その
金属細線57の各端をそれぞれ接続端子45.46と接
合した半田付M51,52とからなるマイクロ継手構造
によって結合されている。補強基板43と補強基板44
とは、上記と同様の構成を有する。
接続端子47.48と金属細線58と半田付層53.5
4とからマイクロ継手構造によって結合され、また、補
強基板43と中間基板20も、上記と同じように、接続
端子49.50と金属細線59と半田付層55.56と
からなるマイクロ継手構造により結合されている。
4とからマイクロ継手構造によって結合され、また、補
強基板43と中間基板20も、上記と同じように、接続
端子49.50と金属細線59と半田付層55.56と
からなるマイクロ継手構造により結合されている。
中間基板20とLSIチップ19との相対変位が、10
0μmをはるかに越えるような場合、中間基板20とL
SIチップ19を直接的に結合するには、金属細線の長
さもその相対変位の数倍以上に長くしなければならない
が、実際上、直径10μm程度の金属細線を1 m(1
,000μm)以上もの長さで取扱うと、曲りなどの問
題を生じて取扱い性が悪くなり、組立時の短絡による不
良発生も多くなる。
0μmをはるかに越えるような場合、中間基板20とL
SIチップ19を直接的に結合するには、金属細線の長
さもその相対変位の数倍以上に長くしなければならない
が、実際上、直径10μm程度の金属細線を1 m(1
,000μm)以上もの長さで取扱うと、曲りなどの問
題を生じて取扱い性が悪くなり、組立時の短絡による不
良発生も多くなる。
しかし、本実施例によれば、中間基板20とLSIチッ
プの中間に補強基板43.44を設けているため、金属
細線57.58.59は短くてよく、かつ、トータルの
金属細線のみからなる層を高くして変形能を上げること
ができる。それにも拘らず1組立時の不良発生率を小さ
くできて、装置の信頼性も向上できる。
プの中間に補強基板43.44を設けているため、金属
細線57.58.59は短くてよく、かつ、トータルの
金属細線のみからなる層を高くして変形能を上げること
ができる。それにも拘らず1組立時の不良発生率を小さ
くできて、装置の信頼性も向上できる。
第8図は、金属細線として銅線を用いた場合の配線基板
とLSIチップの接続方法とそのモジュールの断面を示
す図である。このモジュールにおいて、アルミナセラミ
ック製配線基板73と、LSIチップ77とは、配線基
板73に設けられた接続端子74と、LSIチップ77
に設けられた接続端子78と、対面するそれら接続端子
74゜78の間隙に渡した銅線72と、その、銅線72
の各端をそれぞれ接続端子74.78と接合したろう付
は層75,79と、からなるマイクロ継手構造によって
結合されている。なお、銅線72を配置する位置決め板
76は、モジュールに組込まれたまま残されている。こ
の位置決め板76は、電気的に絶縁性があり、熱膨張率
が配線基板73と同じかあるいはLSIチップ77に同
じものがよ(、ここでは、配線基板73と同じ材質のア
ルミナセラミックの100μmの薄板を用い、接続端子
74の位置に対応して直径約40μmのスルーホールを
設けている。
とLSIチップの接続方法とそのモジュールの断面を示
す図である。このモジュールにおいて、アルミナセラミ
ック製配線基板73と、LSIチップ77とは、配線基
板73に設けられた接続端子74と、LSIチップ77
に設けられた接続端子78と、対面するそれら接続端子
74゜78の間隙に渡した銅線72と、その、銅線72
の各端をそれぞれ接続端子74.78と接合したろう付
は層75,79と、からなるマイクロ継手構造によって
結合されている。なお、銅線72を配置する位置決め板
76は、モジュールに組込まれたまま残されている。こ
の位置決め板76は、電気的に絶縁性があり、熱膨張率
が配線基板73と同じかあるいはLSIチップ77に同
じものがよ(、ここでは、配線基板73と同じ材質のア
ルミナセラミックの100μmの薄板を用い、接続端子
74の位置に対応して直径約40μmのスルーホールを
設けている。
第8図の第1工程において、配線基板73の直上に位置
決め板76を配置し、直径約10μmで長さで切り代の
ついた銅線72を一接続端子当り8〜10本程度の割で
スルホールに植え込む。植込み完了後、全体を真空ある
いは不活性雰囲気中で、予め接続端子74にコーティン
グしておいたろう材の融点以上に加熱し、銅線72を接
続端子74にろう付する。ここでのろう材はその融点が
200 ’C〜900℃の範囲のものならいずれでもよ
い。ろう何機は、位置決め板76を利用して、銅線72
を必要な長さに切りそろえる。
決め板76を配置し、直径約10μmで長さで切り代の
ついた銅線72を一接続端子当り8〜10本程度の割で
スルホールに植え込む。植込み完了後、全体を真空ある
いは不活性雰囲気中で、予め接続端子74にコーティン
グしておいたろう材の融点以上に加熱し、銅線72を接
続端子74にろう付する。ここでのろう材はその融点が
200 ’C〜900℃の範囲のものならいずれでもよ
い。ろう何機は、位置決め板76を利用して、銅線72
を必要な長さに切りそろえる。
第■工程においては、位置決め板76を銅線72の上端
近くまで持ち上げ、銅線72の束がまとまる状態にし、
接続端子78に予め半田79をコーティングしたLSI
チップ77を位置調整して銅線72の上に載せる。そし
て不活性あるいは還元性雰囲気中で半田79をリフロー
して銅線72の上端を接続端子78に半田付する。
近くまで持ち上げ、銅線72の束がまとまる状態にし、
接続端子78に予め半田79をコーティングしたLSI
チップ77を位置調整して銅線72の上に載せる。そし
て不活性あるいは還元性雰囲気中で半田79をリフロー
して銅線72の上端を接続端子78に半田付する。
最後の第■工程においては、アルミナセラミック製の位
置決め板76を配線基板73側に押し下げて全接合工程
を終了する。なお、位置決め板76の材料が、LSIチ
ップ77と同等の熱膨張率を有するものである場合には
、位置決め板76をLSIチップ77に近い位置に留め
て接合工程を終了する。これは、熱膨張差の大きい部品
組合せの間で銅線72の変形量を大きくとれるようにす
るためである。
置決め板76を配線基板73側に押し下げて全接合工程
を終了する。なお、位置決め板76の材料が、LSIチ
ップ77と同等の熱膨張率を有するものである場合には
、位置決め板76をLSIチップ77に近い位置に留め
て接合工程を終了する。これは、熱膨張差の大きい部品
組合せの間で銅線72の変形量を大きくとれるようにす
るためである。
本実施例によれば、磁場の作用を利用しなくても金属細
線を接続端子面に垂直な方向にそろえることができ、か
つ、接続端子上に正確に位置決めできるため、LSIチ
ップ位置決め用治具などに磁性材を用いても問題ない。
線を接続端子面に垂直な方向にそろえることができ、か
つ、接続端子上に正確に位置決めできるため、LSIチ
ップ位置決め用治具などに磁性材を用いても問題ない。
そして、磁場の方向や強さなどの解析も不要となるため
、組立て装置の設計が容易となる。また、金属細線を完
全な純銅で構成することができ、その接続部での電気抵
抗を下げられるという効果もある。なお、金属細線のみ
からなる層を設けたことによる熱歪の吸収の効果、すな
わち、接合部の破断や熱疲労破壊の防止に有効であるこ
とは云うまでもない。
、組立て装置の設計が容易となる。また、金属細線を完
全な純銅で構成することができ、その接続部での電気抵
抗を下げられるという効果もある。なお、金属細線のみ
からなる層を設けたことによる熱歪の吸収の効果、すな
わち、接合部の破断や熱疲労破壊の防止に有効であるこ
とは云うまでもない。
本実施例では、−例として、位置決め板を用いて金属細
線の方向付けおよび位置決めを行ったが、他の機械的な
手段を用いて本発明のマイクロ継手構造を実現しても何
らさしつかえない。
線の方向付けおよび位置決めを行ったが、他の機械的な
手段を用いて本発明のマイクロ継手構造を実現しても何
らさしつかえない。
本発明は、以上説明したように、各被接合部材に設けら
れた接続端子部と、相互に対向するそれら接続端子部の
間隙に渡した金属細線と、その金属細線と前記接続端子
部を接合するろう材と、からなっており、かつ、前記接
続端子部間に金属細線のみからなる層を含んでいるので
、被接合部材間に生じる相対変位を金属細線の曲り変形
によって容易に吸収でき、金属細線の応力およびろう付
層の剪断応力を著しく低減できる。従一つで、一方の接
合部材を半導体部品とし、他方の被接合部材を配線基板
として、温渡変化のため半導体部品と配線基板の間に大
きな相対変位が生じた場合でも、その接合層が破断せず
、疲労寿命を向上させることができる。またLSIチッ
プが大型化した場合や、配線基板上に搭載したチップキ
ャリアやLSIチップの上部を冷却体に金層的に結合し
て冷却を行う電子装置を構成した場合でも、配線基板、
チップキャリア、LSIチップ、冷却体の各間の熱的ま
たは電気的接続部の熱歪による破断や熱疲労破壊を防ぐ
ことができ、電子装置の信頼性を著しく向上できるとい
う効果もある。
れた接続端子部と、相互に対向するそれら接続端子部の
間隙に渡した金属細線と、その金属細線と前記接続端子
部を接合するろう材と、からなっており、かつ、前記接
続端子部間に金属細線のみからなる層を含んでいるので
、被接合部材間に生じる相対変位を金属細線の曲り変形
によって容易に吸収でき、金属細線の応力およびろう付
層の剪断応力を著しく低減できる。従一つで、一方の接
合部材を半導体部品とし、他方の被接合部材を配線基板
として、温渡変化のため半導体部品と配線基板の間に大
きな相対変位が生じた場合でも、その接合層が破断せず
、疲労寿命を向上させることができる。またLSIチッ
プが大型化した場合や、配線基板上に搭載したチップキ
ャリアやLSIチップの上部を冷却体に金層的に結合し
て冷却を行う電子装置を構成した場合でも、配線基板、
チップキャリア、LSIチップ、冷却体の各間の熱的ま
たは電気的接続部の熱歪による破断や熱疲労破壊を防ぐ
ことができ、電子装置の信頼性を著しく向上できるとい
う効果もある。
第1図は本発明の基本構造を示す図、第2図は金属細線
の変形状態を材料力学的に示す図、第3図は実施例によ
るLSIチップと配線基板の接続方法とその断面構造を
示す図、第4図は他の構造の断面図、第5図は実施例に
よるチップキャリアの組立方法とその断面構造を示す図
、投6図はチップキャリアを用いた大型計算機の断面構
造を示す図、第7図は3段チップキャリアの断面構造を
示す図、第8図は金属細線に銅線を用いた実施例の組立
方法とその断面構造を示す図、第9図は将来の大型計算
機の一般的構成図、第10図は従来の半田継手改良案を
示す図である。 1.1′・・・被接合部材、2,3・・・被接合部材の
接続端子部、4,5・・・ろう材、6・・・金属細線。
の変形状態を材料力学的に示す図、第3図は実施例によ
るLSIチップと配線基板の接続方法とその断面構造を
示す図、第4図は他の構造の断面図、第5図は実施例に
よるチップキャリアの組立方法とその断面構造を示す図
、投6図はチップキャリアを用いた大型計算機の断面構
造を示す図、第7図は3段チップキャリアの断面構造を
示す図、第8図は金属細線に銅線を用いた実施例の組立
方法とその断面構造を示す図、第9図は将来の大型計算
機の一般的構成図、第10図は従来の半田継手改良案を
示す図である。 1.1′・・・被接合部材、2,3・・・被接合部材の
接続端子部、4,5・・・ろう材、6・・・金属細線。
Claims (1)
- 【特許請求の範囲】 1、微小間隔を以て配置された被接合部材の相互に対向
する接続端子部を、その接続端子部とは異る材質の接合
用材料によつて接合するマイクロ継手構造において、前
記接続端子部間に渡した金属細線と、少なくともその金
属細線の各端と前記接続端子部のそれぞれを接合したろ
う材と、から構成されていることを特徴とするマイクロ
継手構造。 2、前記接続端子部間に、前記金属細線のみからなる層
と、その金属細線の各端を含み前記接続端子部面に形成
されたろう材の層と、を含んでいることを特徴とする特
許請求の範囲第1項のマイクロ継手構造。 3、前記金属細線が、磁性を有する金属を含んでいるこ
とを特徴とする特許請求の範囲第1項又は第2項記載の
マイクロ継手構造。 4、前記被接合部材が半導体チップと配線基板である場
合において、その半導体チップとその配線基板のそれぞ
れの前記接続端子部および前記金属細線が、Fe、Ni
、Coの内少なくとも1種類を含む磁性材から構成され
ていることを特徴とする特許請求の範囲第2項記載のマ
イクロ継手構造。 5、前記金属細線が、その内部が磁性金属で、その表面
層が電気的および熱的に良導体である金属で、構成され
ていることを特徴とする特許請求の範囲第2項記載のマ
イクロ継手構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62145068A JPH07120688B2 (ja) | 1987-06-12 | 1987-06-12 | マイクロ継手構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62145068A JPH07120688B2 (ja) | 1987-06-12 | 1987-06-12 | マイクロ継手構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63310127A true JPS63310127A (ja) | 1988-12-19 |
JPH07120688B2 JPH07120688B2 (ja) | 1995-12-20 |
Family
ID=15376638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62145068A Expired - Lifetime JPH07120688B2 (ja) | 1987-06-12 | 1987-06-12 | マイクロ継手構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07120688B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0687137A3 (en) * | 1994-06-08 | 1996-09-11 | At & T Corp | Soldering means for circuit interconnection |
JP2009123941A (ja) * | 2007-11-15 | 2009-06-04 | Fujitsu Ltd | 電子部品及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5458751B2 (ja) * | 2009-09-04 | 2014-04-02 | 富士通株式会社 | 電子装置及びその製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6151838A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置 |
-
1987
- 1987-06-12 JP JP62145068A patent/JPH07120688B2/ja not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6151838A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Ltd | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0687137A3 (en) * | 1994-06-08 | 1996-09-11 | At & T Corp | Soldering means for circuit interconnection |
JP2009123941A (ja) * | 2007-11-15 | 2009-06-04 | Fujitsu Ltd | 電子部品及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH07120688B2 (ja) | 1995-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5859470A (en) | Interconnection of a carrier substrate and a semiconductor device | |
KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2533511B2 (ja) | 電子部品の接続構造とその製造方法 | |
JP2716336B2 (ja) | 集積回路装置 | |
US5349495A (en) | System for securing and electrically connecting a semiconductor chip to a substrate | |
US5907187A (en) | Electronic component and electronic component connecting structure | |
KR101655926B1 (ko) | 반도체장치 및 반도체장치의 제조방법 | |
EP0863548A2 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
US20050218510A1 (en) | Use of palladium in IC manufacturing with conductive polymer bump | |
JPH0216762A (ja) | 電子デバイス・パツケージ | |
JPH0888245A (ja) | 半導体装置 | |
JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
JP2000156457A (ja) | 半導体デバイスの製造方法 | |
JPH07170098A (ja) | 電子部品の実装構造および実装方法 | |
JPH06291165A (ja) | フリップチップ接続構造 | |
JP3425903B2 (ja) | Bga実装方法およびその実装構造 | |
JP2000022034A (ja) | 電子回路装置の接続構造 | |
JPS63310127A (ja) | マイクロ継手構造 | |
JP2709711B2 (ja) | 半導体実装構造体 | |
JPH04236435A (ja) | 半導体素子の実装方法 | |
JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
JPS63168028A (ja) | 微細接続構造 | |
JP2000164638A (ja) | 半導体装置 | |
JP2000294586A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH06151440A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装体 |