JP5458751B2 - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP5458751B2 JP5458751B2 JP2009204550A JP2009204550A JP5458751B2 JP 5458751 B2 JP5458751 B2 JP 5458751B2 JP 2009204550 A JP2009204550 A JP 2009204550A JP 2009204550 A JP2009204550 A JP 2009204550A JP 5458751 B2 JP5458751 B2 JP 5458751B2
- Authority
- JP
- Japan
- Prior art keywords
- bellows
- circuit board
- electrode
- electronic device
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Multi-Conductor Connections (AREA)
Description
図1には、回路基板2及び半導体装置3を含む電子装置1の形成方法を例示している。尚、図1(A)には、回路基板2への半導体装置3の実装前の状態を例示しており、図1(B),(C)には、回路基板2への半導体装置3の実装後の状態を例示している。
図1(A)に示すように、回路基板2への実装前の半導体装置3の各電極3aには、それぞれ、導電性のベローズ4の一端が、導電性の接合層5を介して接続されており、ベローズ4の他端は、自由端となっている。ベローズ4は、半導体装置3の平面方向(電極3aの形成面と平行な方向)と直交する方向に伸縮可能で、且つ、その自由端側が半導体装置3の平面方向に揺動可能になっている。ベローズ4は、例えば、電極2a,3aと同等のサイズとされ、また、実装後の回路基板2と半導体装置3との間に確保する距離に基づき、その長さ、伸縮量等が設定される。このようなベローズ4は、例えば、その全部又は一部に金属材料を用いて形成することができる。
半導体装置3を回路基板2に実装する際には、図1(A)に示したように、まず回路基板2の各電極2a上に選択的に導電性の接合層6が形成され、その回路基板2の上方に、ベローズ4を接続した半導体装置3が配置される。
図2は電子装置の形成方法の別例を示す図である。図2(A)には、回路基板2への半導体装置3の実装前の状態を例示しており、図2(B)には、回路基板2への半導体装置3の実装後の状態を例示している。
半導体装置3を回路基板2に実装する際には、図2(A)に示したように、回路基板2の各電極2a上に選択的に、接合層6としてはんだが形成され、その回路基板2の上方に、半導体装置3が配置される。そして、はんだバンプ110及び接合層6の溶融温度に加熱することで、図2(B)に示したように、はんだバンプ110と接合層6を一体化し、その一体化された接続部120により、電極2a,3a間を電気的に接続する。
図3の上図には、電子装置100の停止時の状態を例示しており、図3の下図には、電子装置100の動作時の状態を例示している。
図5はベローズ形成方法の一例を示す図である。図5(A)〜(C)は、ベローズ4の各形成工程の断面を模式的に示す。
ここでは、まず、図6(A)に示すように、予め、形成するベローズ4の形状に合わせて形成されたコイルバネ300を用意し、そのコイルバネ300を、熱収縮チューブ301に挿入する。
ベローズ4の一端が開口端4aとなっている場合には、例えば、接合層6を介してベローズ4と電極2aとを接続する際、溶融状態となった接合層6が、図7(A)に示すように、ベローズ4の外側のほか、開口端4aからベローズ4の内側にも流動していく。それと共に、ベローズ4の開口端4a側の端部は、ベローズ4が有する伸縮性のために、溶融状態の接合層6の表面張力によって電極2a側へ引き寄せられていき、開口端4aが電極2aと接触したような状態が得られ易くなる。
図8は回路基板の一例を示す図であって、(A)は平面模式図、(B)は(A)のL1−L1断面模式図である。また、図9は半導体パッケージの一例を示す図であって、(A)は平面模式図、(B)は(A)のL2−L2断面模式図である。
回路基板20には、図8(A)に示したように、平面正方形状で、その中央部に所定サイズの電極21が所定ピッチで所定数配列されたものを用いる。例えば、平面サイズが110mm角で、その中央部に直径0.6mmの電極21が1.27mmピッチで420個配列された回路基板20を用いる。
図8に例示した回路基板20に、図9に例示した半導体パッケージ30を実装する工程について、以下の図10から図18を参照して説明する。尚、図10から図18では、便宜上、電極21を除く回路基板20の内部構造、及び電極31を除く半導体パッケージ30の内部構造については、その図示を省略する。
まず、図10に示すように、半導体パッケージ30上に、各電極31と同じ位置に開口部41aを形成したマスク41を、各電極31と開口部41aの位置合わせを行って配置する。マスク41には、例えば、厚さ0.1mmのメタルマスクを用いることができる。
電極31への導電性接着剤42の形成後は、その導電性接着剤42を用いてベローズ44を接続する。
電極31及び導電性接着剤42の上にベローズ44を配置した後は、その導電性接着剤42を硬化し、ベローズ44を各電極31の上方に固定する。例えば、290℃で20分間保持することにより、導電性接着剤42を硬化し、各ベローズ44の一端を各電極31の上方に固定する。これにより、図12に示したようなベローズ44が接続された半導体パッケージ30を得る。
図13及び図14は第1実施例に係るはんだ形成工程の一例の要部断面模式図である。
まず、図13に示すように、回路基板20上に、各電極21と同じ位置に開口部45aを形成したマスク45を、各電極21と開口部45aの位置合わせを行って配置する。マスク45には、例えば、厚さ0.15mmのメタルマスクを用いることができる。
図15は第1実施例に係る半導体パッケージ実装工程の一例の要部断面模式図、図16は第1実施例に係る半導体パッケージ実装後の状態の一例の要部断面模式図である。
図17は冷却構造を備えた電子装置の一例を示す図である。
図18に示す電子装置10cには、上記のようにベローズ44を用いて回路基板20に電気的に接続された半導体パッケージ30の上に、複数のフィン52aを備えた冷却構造52が設けられている。冷却構造52は、例えば、AlやCu等の熱伝導性の良好な金属材料を用いて形成することができ、サーマルグリースや一定の熱伝導性を有する接着剤等を用いて(図示せず)、半導体パッケージ30の上に設けられる。
上記の第1実施例と同様に、図8に例示した回路基板20に、図9に例示した半導体パッケージ30を実装する工程について、以下の図19から図23を参照して説明する。尚、図19から図23では、便宜上、電極21を除く回路基板20の内部構造、及び電極31を除く半導体パッケージ30の内部構造については、その図示を省略する。
まず、図19に示すように、半導体パッケージ30上に、各電極31と同じ位置に開口部61aを形成したマスク61を、各電極31と開口部61aの位置合わせを行って配置する。マスク61には、例えば、厚さ0.15mmのメタルマスクを用いることができる。
はんだ62の形成後は、図21に示すように、各電極31及びはんだ62の上方に、上記第1実施例で例示したベローズ44を配置する。ベローズ44を配置する際には、上記第1実施例で例示した手法を用いることができる。
但し、マスク45及びスキージ47を用いて電極21上に形成するはんだ46として、この第2実施例では、上記の電極31とベローズ44とを接続しているはんだ62より低融点のはんだを用いる。例えば、上記のようにはんだ62にSn−Ag−Cu(Sn96.5%,Ag3%,Cu0.5%,融点220℃)のはんだを用いている場合には、はんだ46として、スズ−ビスマス(Sn−Bi;Sn42%,Bi58%,融点139℃)のはんだを用いる。
ベローズ44を接続した半導体パッケージ30は、上記の第1実施例と同様に、この図23に示すように、回路基板20の上方に、間に例えば高さ2.1mmのスタンドオフ48を介在させて、配置する。
また、以上説明した電子装置10a,10d、及びそれらにそれぞれ冷却構造51又は冷却構造52を設けたもの(電子装置10b,10d等)は、様々な電子機器(電子装置)に適用可能である。
図24には、電子機器(電子装置)400として、ノートブック型のコンピュータを例示している。一例として、上記の回路基板20に半導体パッケージ30を実装した電子装置10a(ベローズ44は図示を省略)が、電子機器400に内蔵されている。尚、図24では、電子装置10aを除く電子機器400の内部構造については、図示を省略している。
以上説明した実施の形態に関し、更に以下の付記を開示する。
前記回路基板の前記一主面側に配置され、前記一主面と対向する面に第2電極が形成された半導体装置と、
前記第1,第2電極間を電気的に接続する導電性のベローズと、
を含むことを特徴とする電子装置。
(付記4) 前記第2接合層に含まれる導電性接着剤は、前記第1接合層に含まれるはんだの融点に対し耐熱性を有していることを特徴とする付記3に記載の電子装置。
(付記6) 前記第2接合層に含まれるはんだは、前記第1接合層に含まれるはんだよりも高融点であることを特徴とする付記5に記載の電子装置。
(付記8) 前記ベローズは、前記第1電極側の端と、前記第2電極側の端とが、共に開口されていることを特徴とする付記1乃至7のいずれかに記載の電子装置。
(付記10) 一主面に第1電極が形成された回路基板の前記一主面側に、前記一主面と対向する面に第2電極が形成された半導体装置を配置する工程と、
前記第1,第2電極間を導電性のベローズを用いて電気的に接続する工程と、
を含むことを特徴とする電子装置の製造方法。
2,20 回路基板
2a,3a,21,31 電極
3 半導体装置
4,44 ベローズ
4a 開口端
4b 閉塞端
5,6 接合層
7,48 スタンドオフ
20b,52b 貫通孔
22,32a 絶縁層
23,32b 導電パターン
30 半導体パッケージ
32 インターポーザ
33 半導体チップ
33a バンプ
34 封止樹脂
41,45,61 マスク
41a,45a,61a 開口部
42 導電性接着剤
43,47,63 スキージ
46,62 はんだ
51,52 冷却構造
51a,52a フィン
53 固定ネジ
54 ネジ留板
110 はんだバンプ
120 接続部
120a 部分
200 マンドレル
201,302 金属皮膜
300 コイルバネ
301 熱収縮チューブ
400 電子機器
P 位置ずれ
Claims (5)
- 一主面に第1電極が形成された回路基板と、
前記回路基板の前記一主面側に配置され、前記一主面と対向する面に第2電極が形成された半導体装置と、
前記第1,第2電極間を電気的に接続する導電性のベローズと、
を含み、
前記ベローズは、蛇腹状の側面を有する絶縁性のチューブと、前記チューブの前記側面に設けられた少なくとも1層の導電層とを含むことを特徴とする電子装置。 - 前記ベローズは、導電性の第1接合層を介して前記第1電極と電気的に接続され、導電性の第2接合層を介して前記第2電極と電気的に接続されていることを特徴とする請求項1に記載の電子装置。
- 前記ベローズは、前記第1電極側の端と、前記第2電極側の端とが、共に開口されていることを特徴とする請求項1又は2に記載の電子装置。
- 前記回路基板と前記半導体装置の間にスタンドオフが配置されていることを特徴とする請求項1乃至3のいずれかに記載の電子装置。
- 一主面に第1電極が形成された回路基板の前記一主面側に、前記一主面と対向する面に第2電極が形成された半導体装置を配置する工程と、
前記第1,第2電極間を導電性のベローズを用いて電気的に接続する工程と、
を含み、
前記ベローズは、蛇腹状の側面を有する絶縁性のチューブと、前記チューブの前記側面に設けられた少なくとも1層の導電層とを含むことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204550A JP5458751B2 (ja) | 2009-09-04 | 2009-09-04 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009204550A JP5458751B2 (ja) | 2009-09-04 | 2009-09-04 | 電子装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011054875A JP2011054875A (ja) | 2011-03-17 |
JP5458751B2 true JP5458751B2 (ja) | 2014-04-02 |
Family
ID=43943565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009204550A Expired - Fee Related JP5458751B2 (ja) | 2009-09-04 | 2009-09-04 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5458751B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7371465B2 (ja) * | 2019-12-02 | 2023-10-31 | 株式会社オートネットワーク技術研究所 | コネクタおよび端子金具 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0245357B2 (ja) * | 1982-06-25 | 1990-10-09 | Hitachi Ltd | Kibannosetsuzokukozo |
JPS62165394A (ja) * | 1986-01-16 | 1987-07-21 | 富士通株式会社 | 電気部品の支持端子 |
JPH07120688B2 (ja) * | 1987-06-12 | 1995-12-20 | 株式会社日立製作所 | マイクロ継手構造 |
JP3264146B2 (ja) * | 1995-07-14 | 2002-03-11 | 松下電器産業株式会社 | 電子部品の半田付け方法 |
JP3078516B2 (ja) * | 1997-10-28 | 2000-08-21 | 日本特殊陶業株式会社 | 中継基板、ic搭載基板と中継基板の接続体、ic搭載基板と中継基板と取付基板とからなる構造体 |
JP2001068496A (ja) * | 1999-08-27 | 2001-03-16 | Mitsui High Tec Inc | 電極用バンプ |
JP5292772B2 (ja) * | 2007-11-15 | 2013-09-18 | 富士通株式会社 | 電子部品及びその製造方法 |
-
2009
- 2009-09-04 JP JP2009204550A patent/JP5458751B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011054875A (ja) | 2011-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6221499B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP4917874B2 (ja) | 積層型パッケージ及びその製造方法 | |
JP4916241B2 (ja) | 半導体装置及びその製造方法 | |
KR20060048884A (ko) | 반도체 장치 및 그 제조 방법 | |
US6472305B1 (en) | Method of manufacturing bonded structure of film substrate and semiconductor chip | |
JP2004207566A (ja) | 半導体装置、表示装置、及び、その製造方法 | |
US11444054B2 (en) | Semiconductor element mounting structure, and combination of semiconductor element and substrate | |
US7928559B2 (en) | Semiconductor device, electronic component module, and method for manufacturing semiconductor device | |
US7545028B2 (en) | Solder ball assembly for a semiconductor device and method of fabricating same | |
US20090148720A1 (en) | Electronic component device, method for manufacturing electronic component device, electronic component assembly, and method for manufacturing electronic component assembly | |
US7791197B2 (en) | Semiconductor device, connecting member, method for manufacturing a semiconductor device and method for manufacturing a connecting member | |
JP5458751B2 (ja) | 電子装置及びその製造方法 | |
JP5061668B2 (ja) | 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法 | |
TW200929467A (en) | Packaging substrate structure | |
JP6303535B2 (ja) | 電子部品の製造方法及び電子装置の製造方法 | |
JP2001250907A (ja) | 半導体装置及びその製造方法 | |
US11276661B2 (en) | Package structure including two joint structures including different materials and method for manufacturing the same | |
JP2013093507A (ja) | 半導体チップを3次元積層アセンブリへと多段に形成していく、はんだ接合プロセス | |
JP5098220B2 (ja) | インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ | |
TWI738725B (zh) | 半導體封裝及其製造方法 | |
JP6127403B2 (ja) | 電子部品の実装方法及び中間シート | |
CN115985872A (zh) | 基板互联结构及其制作方法 | |
JPS6218049A (ja) | 基板間接続端子及びその製造法 | |
JPH02294056A (ja) | 半導体装置 | |
JP2006086399A (ja) | 半導体パッケージの製造方法、中継基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |