JPH02294056A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02294056A JPH02294056A JP11476289A JP11476289A JPH02294056A JP H02294056 A JPH02294056 A JP H02294056A JP 11476289 A JP11476289 A JP 11476289A JP 11476289 A JP11476289 A JP 11476289A JP H02294056 A JPH02294056 A JP H02294056A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor integrated
- integrated circuit
- piston
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000000155 melt Substances 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 abstract description 31
- 239000000463 material Substances 0.000 abstract description 30
- 238000003825 pressing Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 11
- 238000002844 melting Methods 0.000 description 9
- 230000008018 melting Effects 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010000369 Accident Diseases 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にフリップチップ法による面付
実装型の半導体装置における接続部の信頼性維持に適用
して有効な技術に関する。
実装型の半導体装置における接続部の信頼性維持に適用
して有効な技術に関する。
電子計算機等の情報処理装置の小形化の要請に対応して
半導体集積回路にも高密度実装・高集積化が促進され、
半導体チップあるいは半導体モジュール等を基板に対し
て高密度に実装する実装形態としてフリップチップ法が
一般的に知られている。このようなフリップチップ法に
よる実装技術について記載されている例として特公昭５
６−７４５７号公報がある。
半導体集積回路にも高密度実装・高集積化が促進され、
半導体チップあるいは半導体モジュール等を基板に対し
て高密度に実装する実装形態としてフリップチップ法が
一般的に知られている。このようなフリップチップ法に
よる実装技術について記載されている例として特公昭５
６−７４５７号公報がある。
このようなフリップチップ法による実装形態においては
、半導体チップまたは半導体モジュールで発生した熱を
どのように外部に放出させるかが大きな課題となってい
る。この点に関して上記公報では、熱伝導性を有するピ
ストンをバネの弾性押圧力によって半導体集積回路の上
面に密着させ、このピストンを介して放熱させる構造を
開示している。
、半導体チップまたは半導体モジュールで発生した熱を
どのように外部に放出させるかが大きな課題となってい
る。この点に関して上記公報では、熱伝導性を有するピ
ストンをバネの弾性押圧力によって半導体集積回路の上
面に密着させ、このピストンを介して放熱させる構造を
開示している。
このような従来技術について、さらに第３図を用いて説
明する。
明する。
同図において、半導体集積回路３１は配線基板３２に対
してバンプ電極３３を介して固定されており、上記半導
体集積回路３１の上面はアルミナ．モリブデンあるいは
シリコンカーバイド等からなるピストン３４が配置され
ている。該ピストン３４は、外囲筐体３６の収容孔３７
によって位置決めされており、該収容孔３７の閉塞端（
同図では上方）にはバネ３８が装着され、該バネ３８の
下方への弾性押圧力によって上記ピストン３４を半導体
集積回路３１に対して付勢し、ピストン面と半導体集積
回路上面とを密着状態に維持するようにしている。
してバンプ電極３３を介して固定されており、上記半導
体集積回路３１の上面はアルミナ．モリブデンあるいは
シリコンカーバイド等からなるピストン３４が配置され
ている。該ピストン３４は、外囲筐体３６の収容孔３７
によって位置決めされており、該収容孔３７の閉塞端（
同図では上方）にはバネ３８が装着され、該バネ３８の
下方への弾性押圧力によって上記ピストン３４を半導体
集積回路３１に対して付勢し、ピストン面と半導体集積
回路上面とを密着状態に維持するようにしている。
上記バンプ電極３３は、鉛（ｐｂ）と錫（Ｓｎ）との合
金、すなわち半田によって形成されており、半導体集積
回路３１内の回路素子（図示せず）と配線基板３２上の
配線（図示せず）とを導通させるとともに、半導体集積
回路３１を配線基板３２上の所定位置に固定する機能を
有している。
金、すなわち半田によって形成されており、半導体集積
回路３１内の回路素子（図示せず）と配線基板３２上の
配線（図示せず）とを導通させるとともに、半導体集積
回路３１を配線基板３２上の所定位置に固定する機能を
有している。
ところで上記で用いられる半田は、融点が３００℃近傍
の伸び特性の優れたＰ ｂ ＩＪッチ系のものが主流と
なっていた。
の伸び特性の優れたＰ ｂ ＩＪッチ系のものが主流と
なっていた。
しかし近年、配線基板上の配線材料および座全部材等の
材料特性によってバンプ電極を形成する実装部分の構造
が複雑化してきており、半田材としても融点が１８０℃
前後の低融点のものが用いられるようになってきている
。
材料特性によってバンプ電極を形成する実装部分の構造
が複雑化してきており、半田材としても融点が１８０℃
前後の低融点のものが用いられるようになってきている
。
ところが上記技術のように低融点の半田材を用いた場合
には、たとえば上記ピストン３４と半導体集積回路面と
の間に異物が混入した場合等に、半導体集積回路３１か
らの放熱が適切に行われずに、半導体集積回路３１の温
度上昇によって上記半田材の融点を超えてしまい、上方
からのピストン３４の加圧力によってバンプ電極３３が
溶融変形（押し潰された形状）してしまい、バンプ電極
同士の接触による電気的短絡にともない、配線基板３２
上に実装されている他の半導体集積回路をも電気的に破
壊し、さらには加熱により配線基板２全体にわたる発火
事故の原因ともなりかねない。
には、たとえば上記ピストン３４と半導体集積回路面と
の間に異物が混入した場合等に、半導体集積回路３１か
らの放熱が適切に行われずに、半導体集積回路３１の温
度上昇によって上記半田材の融点を超えてしまい、上方
からのピストン３４の加圧力によってバンプ電極３３が
溶融変形（押し潰された形状）してしまい、バンプ電極
同士の接触による電気的短絡にともない、配線基板３２
上に実装されている他の半導体集積回路をも電気的に破
壊し、さらには加熱により配線基板２全体にわたる発火
事故の原因ともなりかねない。
本発明の目的は、このような点から半導体集積回路の温
度が急激に上昇した場合にもバンプ電極を構成する半田
材が隣接する接続端子間で短絡することを防止し、配線
基板上で生じた障害を最小限の範囲に抑止することので
きる技術を提供することにある。
度が急激に上昇した場合にもバンプ電極を構成する半田
材が隣接する接続端子間で短絡することを防止し、配線
基板上で生じた障害を最小限の範囲に抑止することので
きる技術を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。
を簡単に説明すれば、概ね次のとおりである。
すなわち、フリップチップ法によって接続されている半
導体装置構造において、半導体集積回路面と配線基板面
との間に、バンプ電極が溶融した際に半導体集積回路と
配線基板との接近を一定に制御するストッパを配置した
半導体装置構造とするものである。
導体装置構造において、半導体集積回路面と配線基板面
との間に、バンプ電極が溶融した際に半導体集積回路と
配線基板との接近を一定に制御するストッパを配置した
半導体装置構造とするものである。
上記した手段によれば、障害物としてのストッパを半導
体集積回路面と配線基板面との間に介在させることによ
って、半導体集積回路が加熱し、バンプ電極が溶融して
ピストンの押圧力に屈した場合にも半導体集積回路面と
配線基板面との間の隙間は一定に維持されるため、半田
材の面方向への広がりを防止でき、半田材が隣接する接
続端子間で短絡することを防止できる。
体集積回路面と配線基板面との間に介在させることによ
って、半導体集積回路が加熱し、バンプ電極が溶融して
ピストンの押圧力に屈した場合にも半導体集積回路面と
配線基板面との間の隙間は一定に維持されるため、半田
材の面方向への広がりを防止でき、半田材が隣接する接
続端子間で短絡することを防止できる。
このため、当該半導体集積回路での加熱障害によって同
一配線基板上の他の半導体集積回路の損傷に波及するこ
とを防止でき、配線基板上で生じた障害を最小限の範囲
に抑止することができる。
一配線基板上の他の半導体集積回路の損傷に波及するこ
とを防止でき、配線基板上で生じた障害を最小限の範囲
に抑止することができる。
第１図は本発明の一実施例を示す断面図、第２図はその
変形例である。
変形例である。
本実施例の半導体装置１は、メインフレームコンピュー
ターのロジックボードあるいはメモリボード等として用
いられるものであり、セラミックからなる配線基板２上
に複数のモジュール３（半導体集積回路）が配置された
構造を有している。
ターのロジックボードあるいはメモリボード等として用
いられるものであり、セラミックからなる配線基板２上
に複数のモジュール３（半導体集積回路）が配置された
構造を有している。
各モジュール３は、第１図に示すようにセラミックから
なるモジュール基体４とキャップ５とを高融点半田等の
ろう材６を用いて気密封止した構造となっている。
なるモジュール基体４とキャップ５とを高融点半田等の
ろう材６を用いて気密封止した構造となっている。
モジュール基体４はそれ自体が多層基板構造を有し゛Ｃ
いる。これは、たとえば所定形状に加工したグリーンシ
一ト板にパンチプレス加工によってスルーホール配線７
を開口させた後、タングステン（Ｗ）ペーストを所定形
状に印刷して配線１１を形成し、これらのグリーンシ一
ト板を必要枚数だけ積層し１５００℃程度の還元雰囲気
中で同時焼結することによって得られるものである。上
記モジニール基体４の上面中央部分はキャビティ８を構
成しており、該キャビティ底面８ａにはシリコン（Ｓｉ
）からなる半導体チップｌＯが高融点半田等のろう材６
によって接着されている。
いる。これは、たとえば所定形状に加工したグリーンシ
一ト板にパンチプレス加工によってスルーホール配線７
を開口させた後、タングステン（Ｗ）ペーストを所定形
状に印刷して配線１１を形成し、これらのグリーンシ一
ト板を必要枚数だけ積層し１５００℃程度の還元雰囲気
中で同時焼結することによって得られるものである。上
記モジニール基体４の上面中央部分はキャビティ８を構
成しており、該キャビティ底面８ａにはシリコン（Ｓｉ
）からなる半導体チップｌＯが高融点半田等のろう材６
によって接着されている。
上記半導体チップｌロとキャビティ底面８ａに形成され
た配線１１とは、金（Ａｕ），銅（Ｃｕ》またはアルミ
ニウム（Ａｌ）からなる導電性のワイヤ１２によって結
線されている。この結線に際しては公知のワイヤボンデ
ィング法を用いることが可能である。なお、ワイヤ１２
としては上記に記載されたものの他、導電性の金属線の
周囲に絶縁被覆を施した、いわゆる被覆ワイヤを用いる
ことも可能である。モジュール基体４のキャピティ底面
８ａにおける配線ｌｌは、モジュール基体４内を貫通さ
れたスルーホール配線７によって該モジュール基体４の
一側面に導出され、バンプ電極１３と接続されている。
た配線１１とは、金（Ａｕ），銅（Ｃｕ》またはアルミ
ニウム（Ａｌ）からなる導電性のワイヤ１２によって結
線されている。この結線に際しては公知のワイヤボンデ
ィング法を用いることが可能である。なお、ワイヤ１２
としては上記に記載されたものの他、導電性の金属線の
周囲に絶縁被覆を施した、いわゆる被覆ワイヤを用いる
ことも可能である。モジュール基体４のキャピティ底面
８ａにおける配線ｌｌは、モジュール基体４内を貫通さ
れたスルーホール配線７によって該モジュール基体４の
一側面に導出され、バンプ電極１３と接続されている。
キャップ５の上方にはピストン１４が配置されており、
キャップ面５ａに対して所定の押圧力が加わるようにさ
れている。該ピストン１４はたとえばアルミナイトライ
ド（Ａ Ｉ Ｎ） ，モリブデン（ＭＯ）もしくはシリ
コンカーバイド（ＳｉＣ）等の熱伝導性の高い材質で構
成されてふり、その自重とともに上方に配置された螺旋
バネ（第１図では図示せず）によってキャップ面５ａを
押圧するよう作用している。
キャップ面５ａに対して所定の押圧力が加わるようにさ
れている。該ピストン１４はたとえばアルミナイトライ
ド（Ａ Ｉ Ｎ） ，モリブデン（ＭＯ）もしくはシリ
コンカーバイド（ＳｉＣ）等の熱伝導性の高い材質で構
成されてふり、その自重とともに上方に配置された螺旋
バネ（第１図では図示せず）によってキャップ面５ａを
押圧するよう作用している。
このように、ピストンｌ４によってキャップ面５ａを押
圧するのはピストン１４の端面とキャップ面５ａとの密
着性を高めるためであり、高密着性によって高い放熱効
果を得るためである。したがって、キャップ面５ａとピ
ストンｌ４端面との間には密着性を高めるための油剤等
を塗布してもよい。
圧するのはピストン１４の端面とキャップ面５ａとの密
着性を高めるためであり、高密着性によって高い放熱効
果を得るためである。したがって、キャップ面５ａとピ
ストンｌ４端面との間には密着性を高めるための油剤等
を塗布してもよい。
ここで、半導体チップｌＯからの発熱は、モジュール基
体４→キャップ５→ピストンｌ４の経路で該ピストンｌ
４の周面より図示しない外囲筐体に放熱される構造とな
っている。なお、放熱効果を高めるために外囲筐体は放
熱フィン、あるいは水冷手段等の強制冷却手段を備えた
構造としてもよい。
体４→キャップ５→ピストンｌ４の経路で該ピストンｌ
４の周面より図示しない外囲筐体に放熱される構造とな
っている。なお、放熱効果を高めるために外囲筐体は放
熱フィン、あるいは水冷手段等の強制冷却手段を備えた
構造としてもよい。
モジ二−ル基体４の裏面に設けられたバンプ電極ｌ３は
、直接的にはモジ；−ル基体４上に設けられた座金１８
と接続されており、該座金１８は、タングステン（Ｗ）
，ニッケル（Ｎｉ）および金（Ａｕ）の三層構造で形成
されている。上記座金１８をこのように三層構造とする
のは各金属の親和性を考慮したためである。なお、上記
モジュール３に対応した配線基板２の表面にも上記構造
と同様の座金１８が形成されており、両座金１８間を接
続するようにバンプ電極１３が配置されている。このバ
ンプ電極１３は、鉛（ｐｂ）とｉ（Ｓｎ）とからなる半
田合金によって構成された直径φ＝１００〜１５０μｍ
程度の球形状を有している。このようなバンプ電極ｌ３
の形成方法とじては、座金１８上への半田材１３ａの蒸
着、メッキ処理、あるいは予め形成された半田ボールを
座金１８上に載置した後に加熱処理する等の方法が可能
である。またこのようなパンプ電極１３は、前もって配
線基板２０座金１８とモジニール３の座金１８との双方
に半田材１３ａで小径の予備パンプを予め形成しておき
、配線基板２とモジ二−ル３を位置決めした状態でリフ
ローすることによって予備バンプ同士を融合させて、同
図に示す大径のバンプ電極１３を形成してもよい。この
とき、予備パンプ同士の融合の際に配線基板２とモジュ
ール３との間に多少の位置ずれが生じている場合にも、
半田材１３ａは両座金１８上での高い濡れ性と表面張力
とで所定位置に保持されているため、結果的に該位置ず
れは補正される。
、直接的にはモジ；−ル基体４上に設けられた座金１８
と接続されており、該座金１８は、タングステン（Ｗ）
，ニッケル（Ｎｉ）および金（Ａｕ）の三層構造で形成
されている。上記座金１８をこのように三層構造とする
のは各金属の親和性を考慮したためである。なお、上記
モジュール３に対応した配線基板２の表面にも上記構造
と同様の座金１８が形成されており、両座金１８間を接
続するようにバンプ電極１３が配置されている。このバ
ンプ電極１３は、鉛（ｐｂ）とｉ（Ｓｎ）とからなる半
田合金によって構成された直径φ＝１００〜１５０μｍ
程度の球形状を有している。このようなバンプ電極ｌ３
の形成方法とじては、座金１８上への半田材１３ａの蒸
着、メッキ処理、あるいは予め形成された半田ボールを
座金１８上に載置した後に加熱処理する等の方法が可能
である。またこのようなパンプ電極１３は、前もって配
線基板２０座金１８とモジニール３の座金１８との双方
に半田材１３ａで小径の予備パンプを予め形成しておき
、配線基板２とモジ二−ル３を位置決めした状態でリフ
ローすることによって予備バンプ同士を融合させて、同
図に示す大径のバンプ電極１３を形成してもよい。この
とき、予備パンプ同士の融合の際に配線基板２とモジュ
ール３との間に多少の位置ずれが生じている場合にも、
半田材１３ａは両座金１８上での高い濡れ性と表面張力
とで所定位置に保持されているため、結果的に該位置ず
れは補正される。
配線基板２の一部には上記バンプ電極１３の位冒を避け
るようにしてストッパ２０が突出形成されている。該ス
トッパ２０は、たとえばセラミックからなる配線基板２
上にタングステン（Ｗ）の配線１１および座金１８の下
地を形成する際に、所定部分のみに該タングステンを厚
塗りすることによって形成可能である。このようなスト
ッパ２０の高さｈは、本実施例では配線基板面２ａから
対向モジ二−ル面３ａまでの幅ｌの約８０％程度の高さ
としている。すなわち、第３図において１１２０〜１５
０μｍである場合、ｈ−９６〜１２０μｍとなる。本発
明者による実験の結果、上記８０％の高さｈよりも極端
にｈの小さい高さのストッパ構造とした場合、モジュー
ル３が加熱した際にバンプ電極ｌ３の半田材１３ａが溶
融し、ピストン１４の押圧力によって幅ｌが狭くなり、
その結果、隣接するバンプ電極１３同士の短絡を来して
しまう可能性が高くなる。
るようにしてストッパ２０が突出形成されている。該ス
トッパ２０は、たとえばセラミックからなる配線基板２
上にタングステン（Ｗ）の配線１１および座金１８の下
地を形成する際に、所定部分のみに該タングステンを厚
塗りすることによって形成可能である。このようなスト
ッパ２０の高さｈは、本実施例では配線基板面２ａから
対向モジ二−ル面３ａまでの幅ｌの約８０％程度の高さ
としている。すなわち、第３図において１１２０〜１５
０μｍである場合、ｈ−９６〜１２０μｍとなる。本発
明者による実験の結果、上記８０％の高さｈよりも極端
にｈの小さい高さのストッパ構造とした場合、モジュー
ル３が加熱した際にバンプ電極ｌ３の半田材１３ａが溶
融し、ピストン１４の押圧力によって幅ｌが狭くなり、
その結果、隣接するバンプ電極１３同士の短絡を来して
しまう可能性が高くなる。
一方、８０％の高さｈよりもさらに高いストッパ構造と
した場合、バンプ電極１３を構成する半田材１３ａの量
のばらつきを吸収することができずにバンプ電極１３の
浮きを生じ、接続不良となる可能性が高くなる。
した場合、バンプ電極１３を構成する半田材１３ａの量
のばらつきを吸収することができずにバンプ電極１３の
浮きを生じ、接続不良となる可能性が高くなる。
上記の説明ではストツバ２０の形成をタングステンを厚
塗りすることにより形成した場合で説明したが、第２図
に示すように別部材を用いて形成してもよい。
塗りすることにより形成した場合で説明したが、第２図
に示すように別部材を用いて形成してもよい。
すなわち、第２図では銅（Ｃｕ）等の高融点材料を球状
に形成したストツバボール２１をまず用意する。このス
トッパボール２１の直径は上記配線基板面２ａと対向す
るモジュール面３ａとの間の幅ｌの約８０％とする。こ
のストッパボール２１の周面に半田材１３ａをコーティ
ングした後、配線基板２またはモジュール３のいずれか
一方の座金１８上に配置する。
に形成したストツバボール２１をまず用意する。このス
トッパボール２１の直径は上記配線基板面２ａと対向す
るモジュール面３ａとの間の幅ｌの約８０％とする。こ
のストッパボール２１の周面に半田材１３ａをコーティ
ングした後、配線基板２またはモジュール３のいずれか
一方の座金１８上に配置する。
この状態で上記モジュール３と配線基板２とを位置決め
してリフローすることによって、ストッパボール２１０
周面にコーティングされた半田材１３ａが溶融して一方
の座金１８と接合されることによって、ストッパ２０と
して固定される。なお、第２図では該ストッパボール２
１を配線基板２上に固定した場合で説明したが、モジュ
ール３側に固定した構造であってもよい。
してリフローすることによって、ストッパボール２１０
周面にコーティングされた半田材１３ａが溶融して一方
の座金１８と接合されることによって、ストッパ２０と
して固定される。なお、第２図では該ストッパボール２
１を配線基板２上に固定した場合で説明したが、モジュ
ール３側に固定した構造であってもよい。
上記半導体装置構造において、前述したピストン１４面
とキャップ面５ａとの間に異物等が介在し、ピストン１
４面の浮きを生じた場合、半導体チップ１０からの発熱
がピストン１４側に伝達されずに、七ジ二−ル基体４が
加熱する可能性がある。この加熱状態が上記バンプ電極
ｌ３を構成する半田材１３ａの融点温度である１８０℃
を超えると、上記バンプ電極１３が溶融を開始して、モ
ジュール３はピストン１４の押圧力によって半導体基板
に接近し始めることになる。
とキャップ面５ａとの間に異物等が介在し、ピストン１
４面の浮きを生じた場合、半導体チップ１０からの発熱
がピストン１４側に伝達されずに、七ジ二−ル基体４が
加熱する可能性がある。この加熱状態が上記バンプ電極
ｌ３を構成する半田材１３ａの融点温度である１８０℃
を超えると、上記バンプ電極１３が溶融を開始して、モ
ジュール３はピストン１４の押圧力によって半導体基板
に接近し始めることになる。
このとき、本実施例によれば配線基坂２上に突出された
ストツバ２０によって幅１が所定値以下、たとえば前述
のように９６〜１２０μｍ以下となることが防止される
。このため、半田材１３ａが完全に溶融した状態となっ
ても当該半田材１３ａは押し潰されることはなく、隣接
するバンプ電極１３を構成する半田材１３ａ同士の接触
は防止される。したがって、本実施例によれば溶融半田
材１３３同士の接触が防止される結果、接続端子間の短
絡が防止され、同一の配線基板２上における他のモジュ
ール３の電気的破壊を防止できる。
ストツバ２０によって幅１が所定値以下、たとえば前述
のように９６〜１２０μｍ以下となることが防止される
。このため、半田材１３ａが完全に溶融した状態となっ
ても当該半田材１３ａは押し潰されることはなく、隣接
するバンプ電極１３を構成する半田材１３ａ同士の接触
は防止される。したがって、本実施例によれば溶融半田
材１３３同士の接触が防止される結果、接続端子間の短
絡が防止され、同一の配線基板２上における他のモジュ
ール３の電気的破壊を防止できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例では半導体集積回路として、半導体チ
ップｌＯがセラミックパッケージによって気密封止され
た状態のものを図示して説明したが、半導体チップｌＯ
に直接バンプ電極ｌ３を形成して配線基板２に対して面
付実装した構造のものであってもよい。
ップｌＯがセラミックパッケージによって気密封止され
た状態のものを図示して説明したが、半導体チップｌＯ
に直接バンプ電極ｌ３を形成して配線基板２に対して面
付実装した構造のものであってもよい。
また、ストッパ２０については実施例では配線基板２側
に設けられた構造のものについて説明したが、モジュー
ル基体４面側に設けられているものであってもよい。
に設けられた構造のものについて説明したが、モジュー
ル基体４面側に設けられているものであってもよい。
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるメインフレームコンピ
ューターのメモリボードに適用した場合について説明し
たが、これに限定されるものではなく、フリップチップ
法による接続形態のものならば他の如何なる実装形式に
も適用できろ、〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
をその利用分野である、いわゆるメインフレームコンピ
ューターのメモリボードに適用した場合について説明し
たが、これに限定されるものではなく、フリップチップ
法による接続形態のものならば他の如何なる実装形式に
も適用できろ、〔発明の効果〕 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、本発明によれば、障害物としてのストッパを
半導体集積回路面と配線基板面との間に介在させること
によって、半導体集積回路が加熱し、バンプ電極が溶融
してピストンの押圧力に屈した場合にも半導体集積回路
面と配線基板面との間の隙間は一定に維持されるため、
半田材の面方向への広がりを防止でき、半田材が隣接す
る接続端子間で短絡することを防止できる。
半導体集積回路面と配線基板面との間に介在させること
によって、半導体集積回路が加熱し、バンプ電極が溶融
してピストンの押圧力に屈した場合にも半導体集積回路
面と配線基板面との間の隙間は一定に維持されるため、
半田材の面方向への広がりを防止でき、半田材が隣接す
る接続端子間で短絡することを防止できる。
このため、当該半導体集積回路での加熱障害によって同
一配線基板上の他の半導体集積回路の損傷に波及するこ
とを防止でき、配線基板上で生じた障害を最小限の範囲
に抑止することができる。
一配線基板上の他の半導体集積回路の損傷に波及するこ
とを防止でき、配線基板上で生じた障害を最小限の範囲
に抑止することができる。
第１図は本発明の一実施例であるモジュール《半導体集
積回路》と配線基板との接続状態を示す説明断面図、 第２図は上記実施例の変形例を示す説明断面図、第３図
は従来技術におけるフリップチップ法による半導体集積
回路と配線基板との接続状態について示す説明断面図で
ある。 ｌ・・・半導体装置、２・・・配線基板、２ａ・・・配
線基板面、３・・・モジ二−ル、３ａ・・・モジュール
面、４・・・モジュール基体、５・・・キャップ、５ａ
・・・キャップ面、６・・・ろう材、７・・・スルーホ
ール配線、８・・・ヰヤビティ、８ａ・・・キャビティ
底面、１０・・・半導体チップ、１１・・・配線、１２
・・・ワイヤ、１３・・・パンプ電極、１３ａ・・・半
田材、ｌ４・・・ピストン、１８・・・座金、２０・・
・ストッパ、２ｌ・・・ストッパボール、３ｌ・・・半
導体集積回路、３２・・・配線基板、３３・・・バンプ
電極、３４・・・ピストン、３６・・・外囲筐体、３７
・・・収容孔、３８・・・バネ、ｈ・・・高さ、ｌ・・
・幅。 代理人 弁理士 筒 井 大 和
積回路》と配線基板との接続状態を示す説明断面図、 第２図は上記実施例の変形例を示す説明断面図、第３図
は従来技術におけるフリップチップ法による半導体集積
回路と配線基板との接続状態について示す説明断面図で
ある。 ｌ・・・半導体装置、２・・・配線基板、２ａ・・・配
線基板面、３・・・モジ二−ル、３ａ・・・モジュール
面、４・・・モジュール基体、５・・・キャップ、５ａ
・・・キャップ面、６・・・ろう材、７・・・スルーホ
ール配線、８・・・ヰヤビティ、８ａ・・・キャビティ
底面、１０・・・半導体チップ、１１・・・配線、１２
・・・ワイヤ、１３・・・パンプ電極、１３ａ・・・半
田材、ｌ４・・・ピストン、１８・・・座金、２０・・
・ストッパ、２ｌ・・・ストッパボール、３ｌ・・・半
導体集積回路、３２・・・配線基板、３３・・・バンプ
電極、３４・・・ピストン、３６・・・外囲筐体、３７
・・・収容孔、３８・・・バネ、ｈ・・・高さ、ｌ・・
・幅。 代理人 弁理士 筒 井 大 和
Claims (1)
- １．半導体集積回路が配線基板に対してバンプ電極を介
して接続されている半導体装置であって、上記バンプ電
極によって形成される半導体集積回路面と配線基板面と
の間に、バンプ電極が溶融した際に半導体集積回路と配
線基板との接近を一定に制御するストッパが配置されて
いることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11476289A JPH02294056A (ja) | 1989-05-08 | 1989-05-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11476289A JPH02294056A (ja) | 1989-05-08 | 1989-05-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294056A true JPH02294056A (ja) | 1990-12-05 |
Family
ID=14646049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11476289A Pending JPH02294056A (ja) | 1989-05-08 | 1989-05-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0623247U (ja) * | 1992-08-28 | 1994-03-25 | 京セラ株式会社 | 表面実装型電子部品 |
| JP2007035819A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 放送受信モジュールとこれを用いた放送受信機器 |
-
1989
- 1989-05-08 JP JP11476289A patent/JPH02294056A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0623247U (ja) * | 1992-08-28 | 1994-03-25 | 京セラ株式会社 | 表面実装型電子部品 |
| JP2007035819A (ja) * | 2005-07-26 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 放送受信モジュールとこれを用いた放送受信機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6998532B2 (en) | Electronic component-built-in module | |
| US5057969A (en) | Thin film electronic device | |
| US6082610A (en) | Method of forming interconnections on electronic modules | |
| WO2002007219A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| WO1998040915A1 (fr) | Composant electronique et dispositif a semi-conducteurs, procede de fabrication correspondant, carte a circuit imprime ainsi equipee, et equipement electronique comportant cette carte a circuit imprime | |
| JP4731495B2 (ja) | 半導体装置 | |
| JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JP2011187635A (ja) | 半導体装置およびその製造方法 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JPH02294056A (ja) | 半導体装置 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JP5812123B2 (ja) | 電子機器の製造方法 | |
| JPH0888297A (ja) | 電子部品および電子部品接続構造体 | |
| US7944051B2 (en) | Semiconductor device having external connection terminals and method of manufacturing the same | |
| JP2699932B2 (ja) | 半導体装置 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP4300432B2 (ja) | 電子部品及びその製造方法 | |
| JP2006310415A (ja) | モジュール | |
| JP2741611B2 (ja) | フリップチップボンディング用基板 |