JPH0888297A - 電子部品および電子部品接続構造体 - Google Patents

電子部品および電子部品接続構造体

Info

Publication number
JPH0888297A
JPH0888297A JP7178354A JP17835495A JPH0888297A JP H0888297 A JPH0888297 A JP H0888297A JP 7178354 A JP7178354 A JP 7178354A JP 17835495 A JP17835495 A JP 17835495A JP H0888297 A JPH0888297 A JP H0888297A
Authority
JP
Japan
Prior art keywords
electronic component
group
connection
projection group
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7178354A
Other languages
English (en)
Inventor
Kaoru Koiwa
馨 小岩
Koji Yamakawa
晃司 山川
Yasushi Iyogi
靖 五代儀
Yasuaki Yasumoto
恭章 安本
Nobuo Iwase
暢男 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7178354A priority Critical patent/JPH0888297A/ja
Publication of JPH0888297A publication Critical patent/JPH0888297A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 入出力端子として接続用突起（バンプ）を有
する電子部品の接続信頼性を、接続用突起による多端子
・狭ピッチ等の利点を損うことなく向上させる。 【解決手段】 入出力端子として接続用突起群６を有す
る半導体用パッケージ１や半導体チップ等の電子部品に
おいて、接続用突起群６を融点が異なる 2種以上の接続
用突起６ａ、６ｂ、あるいは機械的強度が異なる 2種以
上の接続用突起により構成する。接続用突起群は、例え
ばその形成領域の外周部側に、高温半田からなる接続用
突起６ｂ、あるいは高強度のIn系半田からなる接続用突
起を有する。高温半田からなる接続用突起１０ｂは、半
田リフロー等の接続工程後においてもボール形状を維持
するため、変位の影響が直接的には及ばない。また、In
系半田からなる接続用突起は、高強度の接続部を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入出力端子として
接続用突起を有する電子部品、および接続用突起を介し
て電気的に接続された電子部品接続構造体に関する。
【０００２】
【従来の技術】ＬＳＩ等の半導体素子が搭載されるセラ
ミックス、樹脂、金属等からなる各種のパッケージは、
ＬＳＩの高集積化、高速化、大消費電力化、大型チップ
化により、高密度化、高速対応化、高放熱化の傾向にあ
る。また、これらの半導体の用途も、ワークステーショ
ン、パーソナルコンピュータ、ミニコンピュータ、大型
コンピュータ等の産業用から、携帯用機器、プリンタ、
コピー、カメラ、テレビ、ビデオ等の電子機器まで、多
くの範囲に広がっている。さらに、半導体の性能自体も
向上している。
【０００３】高性能、高集積なＬＳＩを搭載するパッケ
ージには、ＬＳＩと多端子・狭ピッチで接続ができるこ
と、配線密度が高いこと、放熱性がよいこと、高速の信
号を扱うことができること、パッケージの入出力端子を
多端子・狭ピッチ化することが可能であること等が求め
られている。さらに、これらの条件を満足する高性能な
パッケージを、簡単な工程でかつ高信頼性の下で安価に
作製する技術が必要になっている。
【０００４】まず、パッケージと半導体素子との多端子
・狭ピッチによる接続方法としては、ワイヤボンディン
グ法、ＴＡＢ法、フリップチップ法等が知られている。
ワイヤボンディングは、従来から自動化が進み、最も広
く採用されており、プログラミングで形状の異なるパッ
ケージにも対応することができるため、少量多品種等に
も対応可能である。狭ピッチ化の面でも、最近では 100
μm ピッチ前後のボンディングが可能になってきてい
る。
【０００５】ＴＡＢ方式は、多端子のチップを一括ボン
ディングできること、ボンディング後のテストが可能な
こと、リードが太いためにインダクタンスが低減できる
こと、ＬＳＩの放熱パスとしてのCuリードの放熱効果が
期待できる等の利点を有する。よって、液晶ドライバ用
ＩＣやゲートアレイ等に使用されている。また、フリッ
プチップは、一部高性能なコンピュータやＬＳＩテス
タ、ワークステーション等に使用されており、実装面積
が小さくできると共に、リード接合に伴う寄生インダク
タンスや容量等を低減できるという利点を有している。
【０００６】上述したような接続技術を有効に機能させ
る上で、パッケージ側も狭ピッチ・多端子のインナーリ
ード部分が必要である。さらに、プリント基板等の実装
ボードとパッケージとの接続も、高密度化つまり多端子
・狭ピッチ化することが必要になっている。また、前述
したように、ＬＳＩの高速化によりパッケージ自体も高
速信号を扱う必要があるため、電気特性についての考慮
も必要となる。
【０００７】パッケージの多端子・狭ピッチ化を満足さ
せるために、パッケージ構造は従来のピン挿入型からＱ
ＦＰ(Quad Flat Package) 等の表面実装型に移行してい
る。表面実装型の中で特に端子数が多く高速なものとし
ては、多層配線を使用したＳＭ−ＰＧＡ（Surface Moun
t type-Pin Grid Array)パッケージや、狭ピッチＱＦＰ
パッケージ等が知られている。しかしながら、これらの
ピンやリードを使用した表面実装型パッケージでは、パ
ッケージ本体にピンやリードを接合しているため、さら
に狭ピッチ化することが困難であった。例えば、ＰＧＡ
パッケージでは1.27mmピッチ、ＱＦＰでは 0.3mmピッチ
より狭ピッチ化するためにはプロセス上問題が大きい。
また、プリント基板等に実装する際に、半田印刷やマウ
ントを高温中で行う必要がある等の問題も生じている。
【０００８】また、ＰＧＡやＱＦＰ等のピンやリードを
有するパッケージでは、高速信号を扱おうとすると、ピ
ンやリード部分でのインダクタンスの効果が大きくなる
ために、高周波特性による信号の反射や、インダクタン
ス成分による信号の遅延増加等が起こるという問題があ
った。パッケージ本体の多層配線構造を高速対応させる
ために、特性インピーダンスを制御したり、電源やグラ
ウンド面を設けてインダクタンスを低減したとしても、
上記したようなピンやリード部分での特性劣化が大き
く、高速信号への対応が困難であった。
【０００９】ＢＧＡ（Ball Grid Array)パッケージは、
上述したような問題を解決すべく提案されたもので、当
初はスーパーコンピュータや大型コンピュータ等の用途
に使用され、最近ではパーソナルコンピュータや携帯機
器等の民生品へと使用用途が広がってきている。ＢＧＡ
は、パッケージの入出力端子として接続用突起、例えば
半田バンプを用いたパッケージ構造である。接続距離が
短縮できる半田バンプ等を用いることによって、上述し
たピンやリードに起因するインダクタンスによる高速信
号の反射や遅延等の問題を改善することが可能になる。
【００１０】また、バンプによる接続距離の短縮化に加
えて、バンプ形成により狭ピッチ・多端子化が容易とな
り、ＢＧＡは今後のＬＳＩパッケージとして有望視され
ている。さらに、バンプによる狭ピッチ・多端子化は、
パッケージサイズそのものを縮小化し、プリント基板等
への実装密度の向上、配線の寄生容量、インダクタン
ス、抵抗等の低減による電気特性の向上、パッケージの
小型化による高周波特性の改善等が期待できる。また、
実装も1.27mmピッチＳＭ−ＰＧＡや 0.3mmピッチＱＦＰ
等と比較して、ピン曲りやリード曲りを生ずることなく
容易である。
【００１１】一方、パッケージの放熱面から見ると、Ｌ
ＳＩの高速化に伴って消費電力が上昇し、発熱量は年々
増加する傾向にある。従って、パッケージ自体にも放熱
性に優れる構造や材料が必要となっている。高放熱性パ
ッケージには、セラミックスパッケージが主として使用
されている。金属をパッケージ本体とするものや、プリ
ント基板、樹脂等からなるパッケージに放熱用のヒート
シンクを取り付けたもの等も使用されているが、セラミ
ックス材料を使用する場合が多い。セラミックスパッケ
ージの中でも、窒化アルミニウム(AlN) 等の高熱伝導性
材料を使用したものは、特にパッケージの熱抵抗が低い
ものとして使用されている。
【００１２】上述したように、セラミックスを用いたＢ
ＧＡパッケージは、高放熱性と優れた電気特性を満足
し、かつ多端子・狭ピッチ化が可能な高密度パッケージ
であり、高速化および高集積化された半導体素子用のパ
ッケージとして期待されている。しかしながら、セラミ
ックス製ＢＧＡパッケージは、プリント基板等に実装し
た際に、セラミックス基板とプリント基板との間の熱膨
張係数の差が大きいことから、接続部となる半田部分の
信頼性が低いという問題を有している。熱膨張差により
発生する熱応力は、ＢＧＡパッケージをプリント基板に
搭載する際の半田リフロー工程で熱履歴を受けることに
よるものと、通常の使用中における環境温度変化による
ものとがあるが、いずれにおいてもセラミックスパッケ
ージとプリント基板との熱膨張差が大きいために、機械
的強度が低い半田バンプによる接続部に応力が集中す
る。この接続部への応力集中によって、接続部にクラッ
クが生じたり、また接続部が破断する等して、電気的な
接続や機械的な接続の信頼性を低下させるという問題を
招いていた。
【００１３】一方、上述したような問題を解決するため
に、半田バンプによる接続部の形状、すなわち半田バン
プの溶融後の形状を改良することが検討されている。形
状的には、半田バンプによる接続部を鼓型にすることに
よって、応力集中部分を接続部とプリント基板等との界
面から接続部の中央部に変えることができ、接続部の信
頼性を高めることができる。
【００１４】しかし、鼓型の接続部形状は半田を自然溶
融させたときの形状（丸型や太鼓型）とは異なるため、
全ての接続部を鼓型にするためには溶融時に接続間距離
を制御する必要がある。そこで、従来、半田溶融に用い
るリフロー炉に導入する際に、パッケージとプリント基
板等との間にスペーサを入れて、接続間距離を制御する
ことが一部試みられている。しかし、スペーサを入れる
面積分だけ入出力端子数が減少してしまい、高密度パッ
ケージとしてのＢＧＡの利点を損う結果となっていた。
また、スペーサは熱を基板に伝えるヒートスプレッダと
なるだけで、電気的には何等機能しないものであり、部
品点数の削減等をも損うものであった。上述したような
問題はＢＧＡパッケージに限らず、入出力端子として半
田バンプを有するフリップチップ構造の半導体素子や、
同様に複数の半導体素子をモジュール化した表面実装部
品等においても生じている。例えば、前述したように半
導体素子の入出力端子とパッケージやプリント基板等と
の接続は、従来、主にワイヤボンディングにより行われ
てきたが、半導体素子のパッドピッチが小さくなるにつ
れて、ワイヤボンディングのキャピラリが大きいために
接続が困難になりつつある。また、接続長が長くなるこ
とからインダクタンスが大きくなり、電気特性の劣化が
問題となっている。このインダクタンスを小さくするた
めに、半導体素子のバンプ実装が有望視されているが、
半導体素子とプリント基板との熱膨張差が大きいため
に、セラミックス製ＢＧＡパッケージと同様の問題が生
じている。
【００１５】
【発明が解決しようとする課題】上述したように、従来
のセラミック製ＢＧＡパッケージやフリップチップ構造
の半導体素子等の入出力端子として接続用突起（バン
プ）を有する電子部品においては、それをプリント基板
等に実装する際のリフロー半田付け工程や使用中におけ
る環境温度変化により熱履歴を受けた際に、セラミック
製パッケージや半導体等とプリント基板との間の熱膨張
差によって、半田バンプによる接続部に応力や歪が発す
る。この応力や歪によって、接続部が熱疲労破壊した
り、あるいはセラミックス製パッケージや半導体素子自
体が応力破壊する等、接続信頼性が低いという問題を有
していた。このように、従来の接続用突起（バンプ）を
有する電子部品では、接続部の信頼性が低いことが課題
とされていた。
【００１６】本発明は、このような課題に対処するため
になされたもので、入出力端子として接続用突起（バン
プ）を有する電子部品の接続信頼性を、接続用突起によ
る多端子・狭ピッチ等の利点を損うことなく向上させた
た電子部品、およびそのような電子部品を用いた信頼性
に優れる電子部品接続構造体を提供することを目的とし
ている。
【００１７】
【課題を解決するための手段】本発明における第１の電
子部品は、請求項１に記載したように、電子部品本体
と、前記電子部品本体に入出力端子として形成された接
続用突起群とを有する電子部品において、前記接続用突
起群は融点が異なる 2種以上の接続用突起により構成さ
れていることを特徴としている。上記融点が異なる 2種
以上の接続用突起により構成された接続用突起群は、例
えば請求項２に記載したように、第１の接続用突起群
と、応力集中部分に設けられ、かつ第１の接続用突起群
より高融点の金属材料からなる第２の接続用突起群とを
有することを特徴としている。より具体的には、例えば
請求項３に記載したように、接続用突起群の形成領域の
内周部側に設けられた第１の接続用突起群と、前記形成
領域の外周部側に設けられ、かつ前記第１の接続用突起
群より高融点の金属材料からなる第２の接続用突起群と
を有することを特徴としている。
【００１８】本発明における第２の電子部品は、請求項
４に記載したように、電子部品本体と、前記電子部品本
体に入出力端子として形成された接続用突起群とを有す
る電子部品において、前記接続用突起群は機械的強度が
異なる 2種以上の接続用突起により構成されていること
を特徴としている。上記機械的強度が異なる 2種以上の
接続用突起により構成された接続用突起群は、例えば請
求項５に記載したように、第１の接続用突起群と、応力
集中部分に設けられ、かつ第１の接続用突起群より高強
度の金属材料からなる第２の接続用突起群とを有するこ
とを特徴としている。より具体的には、例えば請求項６
に記載したように、接続用突起群の形成領域の内周部側
に設けられた第１の接続用突起群と、前記形成領域の外
周部側に設けられ、かつ前記第１の接続用突起群より高
強度の金属材料からなる第２の接続用突起群とを有する
ことを特徴としている。
【００１９】さらに、本発明の電子部品接続構造体は、
請求項９に記載したように、入出力端子として接続用突
起群を有する第１の電子部品と、前記接続用突起群によ
り形成された接続部群を介して電気的に接続された第２
の電子部品とを具備する電子部品接続構造体において、
前記接続部群は形状が異なる 2種以上の接続部により構
成されていることを特徴としている。形状が異なる 2種
以上の接続部により構成された接続部群は、例えば請求
項１０に記載したように、第１の接続部群と応力集中部
分に設けられた鼓型または茶筒型の第２の接続部群、あ
るいは請求項１４に記載したように、溶融形状の第１の
接続部群と応力集中部分に設けられた非溶融形状の第２
の接続部群とを有することを特徴としている。より具体
的には、例えば請求項１１に記載したように、接続部群
の形成領域の内周部側に設けられた第１の接続部群と前
記形成領域の外周部側に設けられた鼓型または茶筒型の
第２の接続部群、あるいは請求項１５に記載したよう
に、接続部群の形成領域の内周部側に設けられた溶融形
状の第１の接続部群と前記形成領域の外周部側に設けら
れた非溶融形状の第２の接続部群とを有することを特徴
としている。
【００２０】本発明は、電子部品や電子部品接続構造体
が受ける熱履歴にもよるが、特に上述したような電子部
品とそれを実装するプリント基板（第２の電子部品）等
との熱膨張係数の差が 5×10-6/K以上の場合に特に効果
的である。電子部品とそれを実装するプリント基板等と
の熱膨張係数の差が 5×10-6/K以上であると、特に熱膨
張差に起因して発生する応力や変位が大きくなるため
に、接続用突起により形成される接続部にクラックや破
壊等が発生しやすくなる。本発明はこのような接続部の
クラックや破壊等による接続不良を有効に防止するもの
である。なお、本発明でいう接続部とは、接続用突起に
半田リフロー等の熱処理を施した後の形態を指すもので
ある。
【００２１】すなわち、熱サイクル試験等の温度変化に
対する信頼性試験において、接続用突起を有する電子部
品とそれが実装されるプリント基板等との熱膨張係数の
異なる場合には、温度変化に伴って内部応力が生じ、プ
リント基板に反り等の変形が生じる。このプリント基板
の反り等によって、特に端子形成領域の外周部側に位置
する接続用突起（それによる接続部）や半導体素子の直
下近傍の接続用突起（それによる接続部）の内部に亀裂
が発生し、接合強度の低下や接続抵抗の増加等による接
続不良が発生することを見出した。
【００２２】本発明は、このような知見に基いて成され
たもので、変位が大きく応力が集中してかかる部分に存
在する接続用突起と、変位が小さい部分に存在する接続
用突起とを差別化したものである。具体的には、応力集
中部分の接続用突起を高強度化したり、あるいは変位が
接続用突起（それによる接続部）に影響しないようにす
ることによって、接続用突起群やそれにより形成される
接続部群に加わる応力や歪を緩和することを可能にした
ものである。
【００２３】
【発明の実施の形態】以下、本発明の電子部品および電
子部品接続構造体を実施するための形態について説明す
る。
【００２４】本発明の電子部品および本発明の電子部品
接続構造体における第１の電子部品としては、入出力端
子として接続用突起群を有するセラミックスを主体とす
る半導体用パッケージ、具体的には接続用突起群の形成
部が少なくともセラミックス基材からなる半導体用パッ
ケージや、入出力端子として接続用突起群を有する半導
体素子、複数の半導体素子等をセラミックス基板上に実
装した表面実装部品等が例示される。
【００２５】また、本発明の電子部品接続構造体におけ
る第２の電子部品としては、上記したような第１の電子
部品が実装されるプリント基板のような実装ボード、あ
るいは第１の電子部品が半導体素子であれば樹脂製パッ
ケージ等が例示される。従って、本発明の電子部品接続
構造体としては、プリント基板のような実装ボードに上
述した半導体用パッケージ、表面実装部品、半導体素子
（ベアチップ）等が実装されて構成された半導体モジュ
ールや、樹脂製パッケージに半導体素子が搭載されて構
成された半導体部品等が例示される。
【００２６】本発明における接続用突起群の形成材料と
しては、例えばPb、Sn、Au、InおよびBiから選ばれる少
なくとも 1種を含む金属材料が例示され、一般的な半田
材料を用いることができる。具体的には、後に詳述する
ように、個々の条件に応じた半田材料等が選択的に使用
される。接続用突起群の分布形状は、応力緩和の点から
は円形とすることが好ましいが、矩形であってもよい。
【００２７】本発明の第１の電子部品は、融点が異なる
2種以上の接続用突起により接続用突起群を構成するこ
とによって、変位が大きく通常応力が集中してかかる部
分（応力集中部分）に存在する接続用突起への変位の影
響を排除するものである。すなわち、上述したような接
続用突起群を有する電子部品をプリント基板等に実装し
た場合、例えば接続用突起群の形成領域の外周部側では
変位が大きく、そのような部位に位置する接続用突起に
応力が集中してかかる。従って、接続用突起群の形成領
域の内周部側に、電子部品とプリント基板等との機械的
な接合に寄与する第１の接続用突起群を設け、外周部側
に第１の接続用突起より高融点の金属からなる第２の接
続用突起群を設けることが好ましい。
【００２８】また、半導体素子と半導体用パッケージの
ような電子部品との組合せによっては、半導体素子の直
下近傍に位置する接続用突起に応力が集中する場合があ
る。このような場合には、半導体素子の直下近傍に高融
点の金属からなる第２の接続用突起群を設け、それ以外
の位置に電子部品とプリント基板等との機械的な接合に
寄与する第１の接続用突起群を設けることが好ましい。
【００２９】上述したような構成とした上で、第１の接
続用突起群の溶融温度で例えば半田リフローを行うと、
第１の接続用突起群は溶融してプリント基板等に接合さ
れる。これに対して、第２の接続用突起群は当初の形状
（非溶融形状）をほぼ維持すると共に、プリント基板等
とは接触により電気的に接続される。よって、プリント
基板等の反りを防止することができると共に、大きな変
位が生じる位置に存在する第２の接続用突起群に直接変
位の影響が及ばなくなる。このため、接続用突起群に加
わる応力や歪を緩和することができ、接続部のクラック
発生や破壊等による接続不良を有効に防止することがで
きる。
【００３０】また、第２の接続用突起（非溶融形状の接
続部）が接続間距離を維持するように働くため、第１の
接続用突起群による接続部群（半田リフロー等により接
合した後の端子）の形状を、機械的接合強度に優れる鼓
型や茶筒型とすることができる。これによって、第２の
接続用突起群による電気的な接続特性を向上させること
ができると共に、電子部品とプリント基板等との機械的
な接合の信頼性を高めることができる。さらに、第１の
接続用突起群と第２の接続用突起群の大きさを制御する
ことにより、上記効果をより増加させることができる。
【００３１】第１の接続用突起と第２の接続用突起との
融点の差は、作業性や第２の接続用突起群の形状維持性
等を考慮して、 50K以上とすることが好ましい。融点の
差が50K未満であると、半田リフロー時等の温度制御が
困難となり、第２の接続用突起群まで溶融してしまうお
それがある。
【００３２】本発明の第２の電子部品は、機械的強度が
異なる 2種以上の接続用突起により接続用突起群を構成
することによって、通常変位が大きく応力が集中してか
かる部分に存在する接続用突起を高強度化するものであ
る。例えば、前述したような半田材料のうち、In系の半
田材料は他のPb系、Sn系、Bi系等に比べて機械的強度に
優れるという特徴を有している。従って、例えば接続用
突起群の形成領域の内周部側に第１の接続用突起群を設
け、外周部側に第１の接続用突起より高強度の金属、例
えばIn系の半田材料からなる第２の接続用突起群を設け
ることによって、変位が大きく応力が集中して加わる外
周部側に位置する第２の接続用突起群の（それによる接
続部）接続信頼性を高めることができる。また同様に、
半導体素子の直下近傍に高強度の金属、例えばIn系の半
田材料からなる第２の接続用突起群を設け、それ以外の
位置に第１の接続用突起群を設けることによって、応力
集中部となる半導体素子の直下近傍に位置する第２の接
続用突起群（それによる接続部）の接続信頼性を高める
ことができる。
【００３３】また、第１の接続用突起群と第２の接続用
突起群の融点を制御することによって、具体的には第２
の接続用突起を第１の接続用突起より低融点の金属材料
により構成することによって、第１の接続用突起が接続
間距離を維持するように働くため、第２の接続用突起群
による接続部群の形状を機械的接合強度やそれ自体の機
械的強度に優れる鼓型や茶筒型とすることができる。こ
れによって、第２の接続用突起群による接続部の信頼性
をより一層高めことができる。
【００３４】なお、上記第１の接続用突起群と第２の接
続用突起群の形状制御は、接続用突起の融点差に限ら
ず、例えば半田ボールとその接合剤として機能する半田
ペーストとの組合せや半田ボールの形状（例えば大き
さ）等を制御することによっても実現することができ
る。
【００３５】本発明の電子部品接続構造体は、第１の電
子部品と第２の電子部品とを接続した後の接続部群を、
形状が異なる 2種以上の接続部により構成することによ
って、例えば通常変位が大きく応力が集中してかかる部
分の接続部を高強度化したり、あるいは接続部への変位
の影響を排除するものである。すなわち、接続用突起の
溶融後の形状は、大きく分けて太鼓型、茶筒型、鼓型に
分類される。これら接続用突起の溶融後の形状のうち、
茶筒型や鼓型、特に鼓型はそれ自体や接合部分の機械的
強度に優れる形状である。よって、上述した第２の電子
部品で説明したように、接続用突起の融点差や半田ボー
ルと半田ペーストとの組合せ等を利用して、外周部側に
配置された第２の接続用突起群を接続後に鼓型または茶
筒型とし、これら鼓型や茶筒型の第２の接続部群を形成
することによって、変位が大きく応力が集中して加わる
第２の接続部群の信頼性を高めることができる。半導体
素子の直下近傍が応力集中部となる場合も同様である。
【００３６】また、第１の電子部品で説明したように、
接続用突起の融点差等により、内周部側の第１の接続用
突起群を溶融形状（太鼓型、茶筒型、鼓型等）とすると
共に、外周部側の第２の接続用突起群を非溶融形状（ボ
ール形状）とすることによって、通常変位が大きく応力
が集中してかかる第２の接続部群への変位の影響を排除
することができる。これによって、第２の接続部群によ
る信頼性を高めることが可能となる。半導体素子の直下
近傍が応力集中部となる場合も同様である。
【００３７】なお、上記第１の接続部群と第２の接続部
群の形状制御は、接続用突起の融点差に限らず、例えば
半田ボールとその接合剤として機能する半田ペーストと
の組合せや半田ボールの形状（例えば大きさ）等を制御
することによっても実現することができる。
【００３８】上述したように、本発明の電子部品および
電子部品接続構造体においては、接続用突起の融点の差
や機械的強度の差、接続用突起の溶融後の形状差等によ
り内部応力を低減することができるため、プリント基板
等（第２の電子部品）に生じる反り等が原因で発生する
接続用突起（それによる接続部）内部の亀裂進展が抑制
され、同様にクリープ等の機械的強度の低下を抑制する
ことが可能となる。
【００３９】
【実施例】次に、本発明の具体的な実施例について説明
する。
【００４０】実施例１ 図１および図２は、本発明の電子部品および電子部品接
続構造体を、セラミックス製ＢＧＡパッケージおよびそ
れをプリント基板に実装して構成した半導体モジュール
に適用した一実施例の構造を模式的に示す断面図であ
る。
【００４１】図１において、１はセラミックス製ＢＧＡ
パッケージであり、このセラミックス製ＢＧＡパッケー
ジ１はパッケージ本体として多層セラミック回路基板２
を有している。多層セラミック回路基板２は、例えばセ
ラミックスグリーンシ−トにスルーホールを形成し、タ
ングステンメタライズペーストによる表面印刷やスルー
ホールへのメタライズ充填を行った後、積層、圧着およ
び還元雰囲気中での焼結を行って作製したものである。
この実施例では、グリーンシートの主材としてアルミナ
製セラミックスを用いた。
【００４２】多層セラミック回路基板２は、上記スルー
ホールへのメタライズ充填等により形成された内部配線
層３を有している。また、端子形成面となる一方の主面
２ａの所定領域には、内部配線層３に電気的に接続され
た円形パッド４が電極として形成されている。この円形
パッド４は、上記同時焼結法により得られた Wメタライ
ズ層であり、半田付け性を考慮して Ni/Auメッキ処理が
施されている。
【００４３】上記円形パット４上には、それぞれ半田ペ
ースト５を介して半田ボール６がそれぞれ接合されてい
る。これら半田ボール６の形成領域は、外周部領域と内
周部領域とに区分されている。内周部領域には低温半田
からなる半田ボール６ａが、また外周部領域には高温半
田からなる半田ボール６ｂが接合されている。この実施
例では、半田ボール６を44×44列の矩形状に配置し、そ
のうち外周部側の 8列分を高温半田ボール６ｂとした。
【００４４】上述したような低温半田ボール６ａおよび
高温半田ボール６ｂは、以下のようにして接合したもの
である。すなわち、まず円形パッド４上に 200μm 厚の
メタルスクリーンを用いて、 Sn63%-Pb37%共晶半田ペー
スト５を印刷する。この半田ペースト５上に、治具を用
いて Sn63%-Pb37%共晶半田からなる低温半田ボール６ａ
を内周部領域に載せた後、外周部領域にSn10%-Pb90% 高
温半田からなる高温半田ボール６ｂを載せる。この後、
半田ペースト５を溶融して、低温半田ボール６ａおよび
高温半田ボール６ｂを接合する。
【００４５】円形パッド４上に接合された半田ボール６
ａ、６ｂは、接続用突起群（バンプ群）を構成してい
る。そして、低温半田ボール６ａは第１の接続用突起群
を、また高温半田ボール６ｂは第２の接続用突起群を構
成するものである。
【００４６】次に、上述したような構成のバンプ群を有
するセラミックス製ＢＧＡパッケージ１を、図２に示す
ように、ガラスエポキシ系プリント基板７に実装した。
実装は、パッケージ１側の接続用突起（半田ボール）６
と対向するガラスエポキシ系プリント基板７の端子８上
に、半田ペーストを印刷した後、セラミックス製ＢＧＡ
パッケージ１を載せてリフローすることにより行った。
半田リフロー温度は、Sn63%-Pb37% 共晶半田に合せて47
3Kとした。
【００４７】このようにして得た半導体実装モジュール
（電子部品接続構造体）９における各接続部１０の形状
を確認したところ、図２に示したように、低温半田ボー
ル６ａにより形成された接続部１０ａは低温半田ボール
６ａが溶けて鼓型（溶融形状）をしていた。一方、高温
半田ボール６ｂにより形成された接続部１０ｂは、ボー
ル形状（非溶融形状）を維持していた。溶融形状の接続
部１０ａは第１の接続部群を、非溶融形状の接続部１０
ｂは第２の接続部群を構成するものである。また、非溶
融の高温半田ボール６ｂからなる接続部１０ｂによって
も、セラミックス製ＢＧＡパッケージ１とガラスエポキ
シ系プリント基板７との電気的接続は良好に得られてい
た。
【００４８】なお、共晶半田による低温半田ボール６ａ
による端子形状は、半田ペーストおよび半田ボールに対
する半田供給量等によって、鼓型、茶筒型、太鼓型が得
られるが、特に鼓型に制御することが好ましい。
【００４９】一方、本発明との比較例として、Sn63%-Pb
37% 共晶半田からなる低温半田ボールのみで接続用突起
群を構成したアルミナセラミックス製ＢＧＡパッケージ
を作製した。これを上記実施例と同様にして、ガラスエ
ポキシ系プリント基板に実装した。この比較例による半
導体実装モジュールの各接続部の形状は、いずれもパッ
ケージの自重により太鼓型となっていた。
【００５０】上記実施例および比較例による各半導体実
装モジュール（電子部品接続構造体）９を用いて、接続
部１０の信頼性試験を以下のようにして実施した。ま
ず、338K-30min＋ RT-5min＋398K-30minを 1サイクルと
して、冷熱サイクル試験を行い、一定のサイクル経過後
において良否を判定した。良否判定には電気抵抗を調
べ、初期値の倍の電気抵抗に到達した場合に不良と判定
した。なお、電気抵抗を測るために、プリント基板７に
は接続部およびＢＧＡパッケージ１を介して接続抵抗が
測定できるように予め回路が形成されている。
【００５１】以上のようにして信頼性試験を実施した結
果、比較例による低温半田ボールのみで接続用突起群を
構成したＢＧＡパッケージは、 100サイクル経過後にお
いて不良が発生した。これに対して、実施例によるＢＧ
Ａパッケージは、1000サイクルの冷熱サイクル試験後に
おいても初期の抵抗値と同程度であり、接続信頼性に優
れることが確認された。このように、端子形成面２ａの
外周部に高温半田ボール６ｂを配置し、通常大きな変位
が生じる位置に対応する第２の接続部群を非溶融形状の
接続部１０ｂにより構成することによって、第２の接続
部群に直接変位の影響が及ばなくなる。このため、接続
部１０に加わる応力や歪を緩和することができ、接続部
１０のクラック発生や破壊等による接続不良を有効に防
止することができる。
【００５２】上記実施例１では、低温半田ボール６ａの
形成材料として Sn63%-Pb37%共晶半田を、また高温半田
ボール６ｂの形成材料としてSn10%-Pb90% 高温半田を用
いた例について説明したが、下記の表１および表２に示
すように、種々の半田の組合せを利用することができ
る。そして、表１および表２に示す種々の半田の組合せ
により、実施例１と同様なセラミックス製ＢＧＡパッケ
ージおよび半導体実装モジュールを作製したところ、い
ずれも接続部の信頼性に優れるものであった。
【００５３】
【表１】
【表２】 図３および図４は、実施例１によるセラミックス製ＢＧ
Ａパッケージおよび半導体実装モジュールの変形例を示
す図である。
【００５４】図３に示すセラミックス製ＢＧＡパッケー
ジ１には、半導体素子１１が搭載されており、この半導
体素子１１は内部配線層３とボンディングワイヤ１２に
より電気的に接続されている。また、半導体素子１１は
セラミックス製リッド１３により気密封止されている。
このセラミックス製ＢＧＡパッケージ１においては、応
力集中部となる半導体素子１１の端部の直下近傍位置に
高温半田ボール６ｂが配置されている。それ以外の位置
には低温半田ボール６ａが配置されている。
【００５５】図４は、上記セラミックス製ＢＧＡパッケ
ージ１をガラスエポキシ系プリント基板７に実装して構
成したモジュール９を示している。この半導体実装モジ
ュール９においては、応力集中部となる半導体素子１１
の端部の直下近傍位置に、高温半田ボール６ｂによる非
溶融形状の接続部１０ｂが形成されている。また、それ
以外の位置の接続部１０ａは、低温半田ボール６ａの溶
融形状である鼓型を有している。
【００５６】上記構成の半導体実装モジュールの接続部
信頼性を、上述した実施例と同様にして評価したとこ
ろ、同様に良好な結果が得られた。上記構成のセラミッ
クス製ＢＧＡパッケージおよび半導体実装モジュール
は、特に半導体素子１１の動作発熱等に対する信頼性に
優れるものである。
【００５７】実施例２ 図５および図６は、本発明の電子部品および電子部品接
続構造体を、セラミックス製ＢＧＡパッケージおよびそ
れをプリント基板に実装して構成したモジュールに適用
した実施例の構造を模式的に示す断面図である。
【００５８】この実施例におけるセラミックス製ＢＧＡ
パッケージ１は、実施例１で用いたものと同様な方法に
より作製した多層セラミック回路基板２を、パッケージ
本体として有しているが、グリーンシートの主材には窒
化アルミニウム製セラミックスを用いた。
【００５９】多層セラミック回路基板２の端子形成面２
ａの所定領域に形成された円形パッド４上には、半田ペ
ースト２１を介して半田ボール２２がそれぞれ接合され
ている。これら半田ボール２２の形成領域は、外周部領
域と内周部領域とに区分されている。内周部領域には共
晶半田等の通常の半田からなる半田ボール２２ａが、ま
た外周部領域には高強度のIn系半田からなる半田ボール
２２ｂが接合されている。この実施例では、半田ボール
２２を44×44列の矩形状に配置し、そのうち外周部側の
10列分をIn系半田ボール２２ｂとした。
【００６０】上述したような共晶半田ボール２２ａおよ
びIn系半田ボール２２ｂは、以下のようにして接合した
ものである。すなわち、まず円形パッド４上に 100μm
厚のメタルスクリーンを用いて、InSn半田ペースト２１
を印刷する。この半田ペースト２１上に、治具を用いて
Sn63%-Pb37%共晶半田からなる半田ボール２２ａを内周
部領域に載せた後、外周部領域に In52%-Sn48%半田から
なるIn系半田ボール２２ｂを載せる。この後、半田ペー
スト２１を溶融して、共晶半田ボール２２ａおよびIn系
半田ボール２２ｂを接合する。
【００６１】円形パッド４上に接合された共晶半田ボー
ル２２ａおよびIn系半田ボール２２ｂは、接続用突起群
（バンプ群）を構成している。そして、共晶半田ボール
２２は第１の接続用突起群を、またIn系半田ボール２２
ｂは第２の接続用突起群を構成するものである。ここ
で、 Sn63%-Pb37%共晶半田の融点は456Kで、In52%-Sn48
% 半田の融点は391Kである。この場合には、In系半田ボ
ール１２ｂが低温半田ボールに相当する。
【００６２】次に、上述したような構成のバンプ群を有
するセラミックス製ＢＧＡパッケージ１を、図６に示す
ように、ガラスエポキシ系プリント基板７に実装した。
実装は、パッケージ１側の接続用突起（半田ボール）２
２と対向するガラスエポキシ系プリント基板７の電極パ
ッド８上に、InSn半田ペーストを印刷した後、セラミッ
クス製ＢＧＡパッケージ１を載せてリフローすることに
より行った。半田リフロー温度は、 In52%-Sn48%半田に
合せて441Kとした。
【００６３】このようにして得た半導体実装モジュール
（電子部品接続構造体）９における各接続部２３の形状
を確認したところ、図６に示したように、共晶半田ボー
ル２２ａによる接続部２３ａはボール形状（非溶融形
状）を維持していた。一方、In系半田ボール２２ｂによ
る接続部２３ｂは、溶けて鼓型（溶融形状）をしてい
た。共晶半田ボール２２ａによる非溶融形状の接続部２
３ａは第１の接続部群を、In系半田ボール２２ｂによる
溶融形状の接続部２２ｂは第２の接続部群を構成するも
のである。非溶融の共晶半田ボール２２ａからなる接続
部２３ａによっても、セラミックス製ＢＧＡパッケージ
１とガラスエポキシ系プリント基板７との電気的接続は
良好に得られていた。
【００６４】In系半田ボール２２ｂによる端子形状は、
半田ペーストおよび半田ボールに対する半田供給量等に
より、鼓型、茶筒型、太鼓型が得られるが、特に機械的
強度や信頼性に優れる鼓型に制御することが好ましい。
【００６５】上記実施例による半導体実装モジュール
（電子部品接続構造体）９を用いて、接続部２３の信頼
性試験を実施例１と同様にして実施した。その結果、10
00サイクルの冷熱サイクル試験後においても初期の抵抗
値と同程度であり、接続信頼性に優れることが確認され
た。
【００６６】上記実施例２では、In系半田ボール２２ｂ
の形成材料として In52%-Sn48%半田を、また他方の半田
ボール２２ａの形成材料として Sn63%-Pb37%共晶半田を
用いた例について説明したが、表３に示すように種々の
半田の組合せを利用することができる。そして、表３に
示す種々の半田の組合せにより、実施例２と同様なセラ
ミックス製ＢＧＡパッケージおよび半導体実装モジュー
ルを作製したところ、いずれも接続部信頼性に優れるも
のであった。
【００６７】
【表３】 図７および図８は、実施例２によるセラミックス製ＢＧ
Ａパッケージおよび半導体実装モジュールの変形例を示
す図である。
【００６８】図７に示すセラミックス製ＢＧＡパッケー
ジ１には、半導体素子１１が搭載されており、この半導
体素子１１は内部配線層３とボンディングワイヤ１２に
より電気的に接続されている。また、半導体素子１１は
セラミックス製リッド１３により気密封止されている。
このセラミックス製ＢＧＡパッケージ１においては、応
力集中部となる半導体素子１１の直下近傍位置にIn系半
田ボール２２ｂが配置されている。それ以外の位置には
共晶半田ボール２２ａが配置されている。
【００６９】図８は、上記セラミックス製ＢＧＡパッケ
ージ１をガラスエポキシ系プリント基板７に実装して構
成したモジュール９を示している。この半導体実装モジ
ュール９においては、応力集中部となる半導体素子１１
の直下近傍位置に、In系半田ボール２２ｂによる鼓型の
接続部２３ｂが形成されている。また、それ以外の位置
の接続部２３ａは、共晶半田ボール２２ａの形状が維持
されている。
【００７０】上記構成の半導体実装モジュールの接続部
信頼性を、上述した実施例と同様にして評価したとこ
ろ、同様に良好な結果が得られた。上記構成のセラミッ
クス製ＢＧＡパッケージおよび半導体実装モジュール
は、特に半導体素子１１の動作発熱等に対する信頼性に
優れるものである。
【００７１】実施例３ 図９および図１０は、本発明の電子部品および電子部品
接続構造体を、セラミックス製ＢＧＡパッケージおよび
それをプリント基板に実装して構成したモジュールに適
用した一実施例の構造を模式的に示す断面図である。
【００７２】この実施例におけるセラミックス製ＢＧＡ
パッケージ１は、実施例２で用いたものと同様な窒化ア
ルミニウム製多層セラミック回路基板２をパッケージ本
体として有している。多層セラミック回路基板２の端子
形成主面２ａの所定領域に形成された円形パッド４上に
は、半田ペースト３１を介して半田ボール３２がそれぞ
れ接合されている。
【００７３】半田ボール３２の形成領域は、外周部領域
と内周部領域とに区分されている。内周部領域には高温
半田からなる半田ボール３２ａが、また外周部領域には
低温半田からなる半田ボール３２ｂが接合されている。
この実施例では、半田ボール３２を50×50列の矩形状に
配置し、そのうち外周部側の20列分を低温半田ボール３
２ｂとした。これら高温半田ボール３２ａおよび低温半
田ボール３２ｂは、実施例１と同様に、Sn10%-Pb90% 高
温半田と Sn63%-Pb37%共晶半田を用いて形成したもので
ある。ここでは、高温半田ボール３２ａが第１の接続用
突起群を、低温半田ボール３２ｂが第２の接続用突起群
を構成するものである。
【００７４】次に、上述したような構成のバンプ群を有
するセラミックス製ＢＧＡパッケージ１を、図１０に示
すように、ガラスエポキシ系プリント基板７に実施例１
と同様にして実装した。
【００７５】このようにして得た半導体実装モジュール
（電子部品接続構造体）９における各接続部３３の形状
を確認したところ、図１０に示したように、高温半田ボ
ール３２ａによる接続部３３ａはボール形状（非溶融形
状）を維持していた。一方、低温半田ボール３２ｂによ
る接続部３３ｂは、高温半田ボール３２ａによる接続部
３３ａが接続間距離を維持するスペーサとして機能した
ため、溶融形状のうち機械的強度や信頼性に優れる鼓型
を有していた。非溶融の高温半田ボール３２ａからなる
接続部３３ａによっても、セラミックス製ＢＧＡパッケ
ージ１とガラスエポキシ系プリント基板７との電気的接
続は良好に得られていた。
【００７６】上記実施例による半導体実装モジュール
（電子部品接続構造体）９を用いて、接続体としてのバ
ンプ端子による接続部の信頼性試験を実施例１と同様に
して実施した。その結果、1000サイクルの冷熱サイクル
試験後においても初期の抵抗値と同程度であり、接続部
信頼性に優れることが確認された。
【００７７】このように、外周部側に低温半田ボール３
２ｂを配置すると共に、内周部側に接続間距離を維持す
るスペーサとして機能する高温半田ボール３２ａを配置
し、外周部側の低温半田ボール３２ｂによる接続部３３
ｂの形状を機械的強度や信頼性に優れる鼓型や茶筒型と
することによっても、接続用突起群３２による接続部３
３の信頼性を向上させることができる。
【００７８】上記実施例３では、高温半田ボール３２ａ
としてSn10%-Pb90% 高温半田を、また低温半田ボール３
２ｂとして Sn63%-Pb37%共晶半田を用いた例について説
明したが、表４に示すように種々の半田の組合せを利用
することができる。そして、表４に示す種々の半田の組
合せにより、実施例３と同様なセラミックス製ＢＧＡパ
ッケージおよびその実装モジュールを作製したところ、
いずれも接続部の信頼性に優れるものであった。
【００７９】
【表４】 図１１および図１２は、実施例３によるセラミックス製
ＢＧＡパッケージおよび半導体実装モジュールの変形例
を示す図である。
【００８０】図１１に示すセラミックス製ＢＧＡパッケ
ージ１には、半導体素子１１が搭載されており、この半
導体素子１１は内部配線層３とボンディングワイヤ１２
により電気的に接続されている。また、半導体素子１１
はセラミックス製リッド１３により気密封止されてい
る。このセラミックス製ＢＧＡパッケージ１において
は、応力集中部となる半導体素子１１の直下近傍位置に
低温半田ボール３２ｂが配置されている。それ以外の位
置には高温半田ボール３２ａが配置されている。
【００８１】図１２は、上記セラミックス製ＢＧＡパッ
ケージ１をガラスエポキシ系プリント基板７に実装して
構成したモジュール９を示している。この半導体実装モ
ジュール９においては、応力集中部となる半導体素子１
１の直下近傍位置に、低温半田ボール３２ｂによる溶融
形状の接続部３３ｂが形成されている。また、それ以外
の位置の接続部３３ａは、高温半田ボール３２ａの形状
が維持されている。接続部３３ｂは、高温半田ボール３
２ａによる接続部３３ａが接続間距離を維持するスペー
サとして機能するため、溶融形状のうち機械的強度や信
頼性に優れる鼓型を有していた。
【００８２】上記構成の半導体実装モジュールの接続部
信頼性を、上述した実施例と同様にして評価したとこ
ろ、同様に良好な結果が得られた。上記構成のセラミッ
クス製ＢＧＡパッケージおよび半導体実装モジュール
は、特に半導体素子１１の動作発熱等に対する信頼性に
優れるものである。
【００８３】実施例４ 図１３および図１４は、本発明の電子部品および電子部
品接続構造体を、フリップチップ構造のＬＳＩおよびそ
れをプリント基板に実装して構成したモジュールに適用
した一実施例の構造を模式的に示す断面図である。
【００８４】図１３において、４１はＬＳＩであり、こ
のＬＳＩ４１の端子形成面４１ａの所定領域には矩形パ
ッド４２が形成されている。これら矩形パッド４２上に
は、半田ボール４３がそれぞれ接合されている。これら
半田ボール４３の形成領域は、外周部領域と内周部領域
とに区分されている。内周部領域には低温半田からなる
半田ボール４３ａが、また外周部領域には高温半田から
なる半田ボール４３ｂがそれぞれ接合されている。この
実施例では、半田ボール４３を12×12列の矩形状に配置
し、そのうち外周部側の 4列分を高温半田ボール４３ｂ
とした。
【００８５】上述したような低温半田ボール４３ａおよ
び高温半田ボール４３ｂは、以下のようにして接合した
ものである。すなわち、まずＬＳＩ４１の電極上にTi/N
i/Cu等の導電層を形成した後、パッド形成部以外を絶縁
体でマスクし、電気SnPbめっきを施す。めっき後、絶縁
体を剥離することによりパッド形成部以外の導電層を除
去して、矩形パッド４２を形成する。次に、これら矩形
パッド４２上にフラックスを塗布し、内周部領域には S
n63%-Pb37%共晶半田からなる低温半田ボール４３ａを載
せ、また外周部領域にはSn10%-Pb90% 高温半田からなる
高温半田ボール４３ｂを載せる。この後、半田リフロー
を行って、低温半田ボール４３ａおよび高温半田ボール
４３ｂを接合する。
【００８６】矩形パッド４２上に接合された低温半田ボ
ール４３ａおよび高温半田ボール４３ｂは、接続用突起
群（バンプ群）を構成している。そして、低温半田ボー
ル４３ａは第１の接続用突起群を、また高温半田ボール
４３ｂは第２の接続用突起群を構成するものである。
【００８７】次に、上述したような構成のバンプ群を有
するＬＳＩ４１を、図１４に示すように、ガラスエポキ
シ系プリント基板４４に実装した。実装は、ＬＳＩ４１
側の接続用突起（半田ボール）４３と対向するガラスエ
ポキシ系プリント基板４４の電極パッド４５上に、SnPb
共晶半田ペーストを印刷した後、ＬＳＩ４１を載せて47
3Kで半田リフローすることにより行った。
【００８８】このようにして得たＬＳＩ４１の実装モジ
ュール（電子部品接続構造体）４６における各接続部４
７の形状を確認したところ、図１４に示したように、低
温半田ボール４３ａによる接続部４７ａは溶けて太鼓型
（溶融形状）をしていた。一方、高温半田ボール４３ｂ
による接続部４７ｂは、ボール形状（非溶融形状）を維
持していた。この非溶融の高温半田ボール４３ｂからな
る接続部４７ｂによっても、ＬＳＩ４１とガラスエポキ
シ系プリント基板４４との電気的接続は良好に得られて
いた。なお、共晶半田による低温半田ボール４３ａによ
る端子形状は、半田ペーストおよび半田ボールに対する
半田供給量等により、鼓型、茶筒型、太鼓型が得られ
る。
【００８９】一方、本発明との比較例として、Sn63%-Pb
37% 共晶半田からなる低温半田ボールのみで接続用突起
群を形成したＬＳＩを作製し、これを上記実施例と同様
にして、ガラスエポキシ系プリント基板に実装した。
【００９０】上記実施例および比較例による各ＬＳＩの
実装モジュール（電子部品接続構造体）４６を用いて、
接続部の信頼性試験を実施例１と同一条件で行った。そ
の結果、比較例による低温半田ボールのみで接続用突起
群を構成したＬＳＩは、 100サイクル経過後において不
良が発生した。これに対して、実施例４によるＬＳＩに
よれば、1000サイクルの冷熱サイクル試験後において
も、初期の抵抗値 43.6mΩに対して 50.1mΩと1.15倍程
度に抵抗値の増加を抑制することができた。よって、こ
の実施例４による接続部４７は信頼性に優れることが確
認された。
【００９１】上記実施例４と同様な構成は、表１や表２
に示した種々の半田の組合せを利用して実現することが
でき、また実施例２および実施例３と同様な接続用突起
群をＬＳＩに適用することも可能である。
【００９２】なお、本発明は半導体用パッケージやＬＳ
Ｉの実装に限らず、入出力端子として接続用突起群を有
する電子部品であれば種々の表面実装部品に適用するこ
とが可能である。
【００９３】
【発明の効果】以上説明したように、本発明の電子部品
によれば、通常変位が大きく応力が集中してかかる部分
の接続用突起への変位の影響等を排除したり、あるいは
そのような接続用突起を高強度化することができるた
め、入出力端子数を減少させることなく、接続用突起に
よる接続部の信頼性を向上させることが可能となる。ま
た、本発明の電子部品接続構造体によれば、通常変位が
大きく応力が集中してかかる接続部への変位の影響排除
や接続部の高強度化等が実現できるため、入出力端子数
を減少させることなく、接続部の信頼性を向上させるこ
とが可能となる。
【図面の簡単な説明】
【図１】 本発明の実施例１によるセラミックス製ＢＧ
Ａパッケージの構造を模式的に示す断面図である。
【図２】 図１に示すセラミックス製ＢＧＡパッケージ
をプリント基板上に実装して構成したモジュールを模式
的に示す断面図である。
【図３】 実施例１によるセラミックス製ＢＧＡパッケ
ージの変形例を示す断面図である。
【図４】 図３に示すセラミックス製ＢＧＡパッケージ
をプリント基板上に実装して構成したモジュールを模式
的に示す断面図である。
【図５】 本発明の実施例２によるセラミックス製ＢＧ
Ａパッケージの要部構造を模式的に示す断面図である。
【図６】 図５に示すセラミックス製ＢＧＡパッケージ
をプリント基板上に実装して構成したモジュールの要部
構造を模式的に示す断面図である。
【図７】 実施例２によるセラミックス製ＢＧＡパッケ
ージの変形例を示す断面図である。
【図８】 図７に示すセラミックス製ＢＧＡパッケージ
をプリント基板上に実装して構成したモジュールを模式
的に示す断面図である。
【図９】 本発明の実施例３によるセラミックス製ＢＧ
Ａパッケージの要部構造を模式的に示す断面図である。
【図１０】 図９に示すセラミックス製ＢＧＡパッケー
ジをプリント基板上に実装して構成したモジュールの要
部構造を模式的に示す断面図である。
【図１１】 実施例３によるセラミックス製ＢＧＡパッ
ケージの変形例を示す断面図である。
【図１２】 図１１に示すセラミックス製ＢＧＡパッケ
ージをプリント基板上に実装して構成したモジュールを
模式的に示す断面図である。
【図１３】 本発明の実施例４によるＬＳＩの要部構造
を模式的に示す断面図である。
【図１４】 図１３に示すＬＳＩをプリント基板上に実
装して構成したモジュールの要部構造を模式的に示す断
面図である。
【符号の説明】
１………セラミックス製ＢＧＡパッケージ ２………多層セラミック回路基板 ６、２２……半田ボール ６ａ、３２ｂ、４３ａ……低温半田ボール ６ｂ、３２ａ、４３ｂ……高温半田ボール ７、４４……プリント基板 ９………半導体実装モジュール（電子部品接続構造体） １０ａ、２３ｂ、３３ｂ、４７ａ……溶融形状の接続部 １０ｂ、２３ａ、３３ａ、４７ｂ……非溶融形状の接続
部 １１……半導体素子 ２２ａ…共晶半田ボール ２２ｂ…In系半田ボール ４１……ＬＳＩ ４６……ＬＳＩ実装モジュール（電子部品接続構造体）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安本 恭章 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内 (72)発明者 岩瀬 暢男 神奈川県横浜市鶴見区末広町２の４ 株式 会社東芝京浜事業所内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 電子部品本体と、前記電子部品本体に入
    出力端子として形成された接続用突起群とを有する電子
    部品において、 前記接続用突起群は、融点が異なる 2種以上の接続用突
    起により構成されていることを特徴とする電子部品。
  2. 【請求項２】 請求項１記載の電子部品において、 前記接続用突起群は、第１の接続用突起群と、応力集中
    部分に設けられ、かつ前記第１の接続用突起群より高融
    点の金属材料からなる第２の接続用突起群とを有するこ
    とを特徴とする電子部品。
  3. 【請求項３】 請求項１記載の電子部品において、 前記接続用突起群は、その形成領域の内周部側に設けら
    れた第１の接続用突起群と、前記形成領域の外周部側に
    設けられ、かつ前記第１の接続用突起群より高融点の金
    属材料からなる第２の接続用突起群とを有することを特
    徴とする電子部品。
  4. 【請求項４】 電子部品本体と、前記電子部品本体に入
    出力端子として形成された接続用突起群とを有する電子
    部品において、 前記接続用突起群は、機械的強度が異なる 2種以上の接
    続用突起により構成されていることを特徴とする電子部
    品。
  5. 【請求項５】 請求項４記載の電子部品において、 前記接続用突起群は、第１の接続用突起群と、応力集中
    部分に設けられ、かつ前記第１の接続用突起群より高強
    度の金属材料からなる第２の接続用突起群とを有するこ
    とを特徴とする電子部品。
  6. 【請求項６】 請求項４記載の電子部品において、 前記接続用突起群は、その形成領域の内周部側に設けら
    れた第１の接続用突起群と、前記形成領域の外周部側に
    設けられ、かつ前記第１の接続用突起群より高強度の金
    属材料からなる第２の接続用突起群とを有することを特
    徴とする電子部品。
  7. 【請求項７】 請求項５または請求項６記載の電子部品
    において、 前記第２の接続用突起群は、前記第１の接続用突起群よ
    り低融点の金属材料からなることを特徴とする電子部
    品。
  8. 【請求項８】 請求項１または請求項４記載の電子部品
    において、 前記電子部品はセラミックス製半導体用パッケージであ
    ることを特徴とする電子部品。
  9. 【請求項９】 入出力端子として接続用突起群を有する
    第１の電子部品と、前記接続用突起群により形成された
    接続部群を介して電気的に接続された第２の電子部品と
    を具備する電子部品接続構造体において、 前記接続部群は、形状が異なる 2種以上の接続部により
    構成されていることを特徴とする電子部品接続構造体。
  10. 【請求項１０】 請求項９記載の電子部品接続構造体に
    おいて、 前記接続部群は、第１の接続部群と、応力集中部分に設
    けられた鼓型または茶筒型の第２の接続部群とを有する
    ことを特徴とする電子部品接続構造体。
  11. 【請求項１１】 請求項９記載の電子部品接続構造体に
    おいて、 前記接続部群は、その形成領域の内周部側に設けられた
    第１の接続部群と、前記形成領域の外周部側に設けられ
    た鼓型または茶筒型の第２の接続部群とを有することを
    特徴とする電子部品接続構造体。
  12. 【請求項１２】 請求項１０または請求項１１記載の電
    子部品接続構造体において、 前記第２の接続部群は、前記第１の接続部群より低融点
    の金属材料からなることを特徴とする電子部品接続構造
    体。
  13. 【請求項１３】 請求項１２記載の電子部品接続構造体
    において、 前記第２の接続部群は、前記第１の接続部群より高強度
    の金属材料からなることを特徴とする電子部品接続構造
    体。
  14. 【請求項１４】 請求項９記載の電子部品接続構造体に
    おいて、 前記接続部群は、溶融形状の第１の接続部群と、応力集
    中部分に設けられた非溶融形状の第２の接続部群とを有
    することを特徴とする電子部品接続構造体。
  15. 【請求項１５】 請求項９記載の電子部品接続構造体に
    おいて、 前記接続部群は、その形成領域の内周部側に設けられた
    溶融形状の第１の接続部群と、前記形成領域の外周部側
    に設けられた非溶融形状の第２の接続部群とを有するこ
    とを特徴とする電子部品接続構造体。
  16. 【請求項１６】 請求項９記載の電子部品接続構造体に
    おいて、 前記第１の電子部品はセラミックス製半導体用パッケー
    ジであり、かつ前記第２の電子部品はプリント配線基板
    であることを特徴とする電子部品接続構造体。
JP7178354A 1994-07-18 1995-07-14 電子部品および電子部品接続構造体 Withdrawn JPH0888297A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7178354A JPH0888297A (ja) 1994-07-18 1995-07-14 電子部品および電子部品接続構造体

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-165101 1994-07-18
JP16510194 1994-07-18
JP7178354A JPH0888297A (ja) 1994-07-18 1995-07-14 電子部品および電子部品接続構造体

Publications (1)

Publication Number Publication Date
JPH0888297A true JPH0888297A (ja) 1996-04-02

Family

ID=26489963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7178354A Withdrawn JPH0888297A (ja) 1994-07-18 1995-07-14 電子部品および電子部品接続構造体

Country Status (1)

Country Link
JP (1) JPH0888297A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132543A (en) * 1997-03-14 2000-10-17 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a packaging substrate
US6548765B2 (en) 1997-07-24 2003-04-15 Denso Corporation Mounting structure of electronic component on substrate board
JP2009188392A (ja) * 2008-01-08 2009-08-20 Toppan Printing Co Ltd 半導体装置及び半導体装置の製造方法
JP2011009509A (ja) * 2009-06-26 2011-01-13 Opnext Japan Inc 電子機器および電気的接続方法
JP2011054649A (ja) * 2009-08-31 2011-03-17 Ihi Corp 電子装置の製造方法及び電子装置
JP2013211508A (ja) * 2012-03-01 2013-10-10 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
JP2014231212A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 サーマルヘッドおよびこれを備えるサーマルプリンタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132543A (en) * 1997-03-14 2000-10-17 Matsushita Electric Industrial Co., Ltd. Method of manufacturing a packaging substrate
US7358445B1 (en) 1997-03-14 2008-04-15 Matsushita Electric Industrial Co., Ltd. Circuit substrate and apparatus including the circuit substrate
US6548765B2 (en) 1997-07-24 2003-04-15 Denso Corporation Mounting structure of electronic component on substrate board
JP2009188392A (ja) * 2008-01-08 2009-08-20 Toppan Printing Co Ltd 半導体装置及び半導体装置の製造方法
JP2011009509A (ja) * 2009-06-26 2011-01-13 Opnext Japan Inc 電子機器および電気的接続方法
JP2011054649A (ja) * 2009-08-31 2011-03-17 Ihi Corp 電子装置の製造方法及び電子装置
JP2013211508A (ja) * 2012-03-01 2013-10-10 Nec Corp Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
JP2014231212A (ja) * 2013-05-30 2014-12-11 京セラ株式会社 サーマルヘッドおよびこれを備えるサーマルプリンタ

Similar Documents

Publication Publication Date Title
KR0161365B1 (ko) 전자 부품 및 전자 부품 접속 구조체
KR100398716B1 (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US8653655B2 (en) Semiconductor device and manufacturing method thereof
JP2914242B2 (ja) マルチチップモジュール及びその製造方法
KR100201036B1 (ko) 범프, 범프를 갖는 반도체 칩 및 패키지 그리고 실장 방법 및 반도체 장치
JPH10256429A (ja) 半導体パッケージ
US20040075168A1 (en) Semiconductor device bonded on circuit board via coil spring
JP2928484B2 (ja) Ｉｃチップの試験のための方法および装置
JPH0888297A (ja) 電子部品および電子部品接続構造体
KR100648039B1 (ko) 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조
KR100215687B1 (ko) 반도체용 패키지
JP3180041B2 (ja) 接続端子及びその形成方法
JP2001144214A (ja) 半導体装置およびその接合構造
JPH08204060A (ja) 半導体装置
JPS63229842A (ja) 表面実装用パツケ−ジ
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP3024506B2 (ja) Ｓｉチップとパッケージの接続方法
JP2741611B2 (ja) フリップチップボンディング用基板
JP2730304B2 (ja) 半導体装置
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JPH08340060A (ja) 半導体用パッケージおよび半導体実装モジュール
KR100233862B1 (ko) 반도체 패키지
JP2002368038A (ja) フリップチップ実装方法
JPH02294056A (ja) 半導体装置
WO2001097580A1 (fr) Dispositif electronique et procede de fabrication dudit dispositif

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021001