JP2011054649A - 電子装置の製造方法及び電子装置 - Google Patents

電子装置の製造方法及び電子装置 Download PDF

Info

Publication number
JP2011054649A
JP2011054649A JP2009200302A JP2009200302A JP2011054649A JP 2011054649 A JP2011054649 A JP 2011054649A JP 2009200302 A JP2009200302 A JP 2009200302A JP 2009200302 A JP2009200302 A JP 2009200302A JP 2011054649 A JP2011054649 A JP 2011054649A
Authority
JP
Japan
Prior art keywords
solder
electronic device
electronic component
base material
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009200302A
Other languages
English (en)
Other versions
JP5402410B2 (ja
Inventor
Takahiro Hirano
敬寛 平野
Hideko Mukae
英子 迎
Nobuyuki Hironishi
伸幸 廣西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2009200302A priority Critical patent/JP5402410B2/ja
Publication of JP2011054649A publication Critical patent/JP2011054649A/ja
Application granted granted Critical
Publication of JP5402410B2 publication Critical patent/JP5402410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる電子装置の製造方法及び電子装置を提供することを目的とする。
【解決手段】電子装置の製造方法が、電子部品がプリント基板に半田付けされている電子装置の製造方法であって、前記電子部品と前記プリント基板との間に台材を配置して半田付けすることで、前記半田の厚さを作り出す半田厚生成工程を具備する。
【選択図】図2

Description

本発明は、電子部品が半田によってプリント基板に接合されている電子装置の製造方法及び電子装置に関する。
周知のように、CPU(Central Processing Unit)等の電子部品は、半田付けによってプリント基板に接合されており、航空機でも、航空エンジン用電子制御装置(ECU:Electronic Control Unit)が同様の手法によってプリント基板に接合されている。しかしながら、電子部品のうち本体がセラミックである部品とポリイミドを材料とするプリント基板では熱膨張率が大きく異なるため、両部品間の半田接合に温度変化に応じて応力が生じる。そして、その応力が繰り返し発生することで疲労劣化に耐えられず、半田接合部の破断が生じる。
そして、このような温度変化による半田の破断を解消する発明として、下記特許文献1には、絶縁基板に樹脂絶縁層を用いたパワー半導体モジュールであって、半田接合部の熱歪みを抑制することができるパワー半導体モジュールが開示されている。この半導体モジュールは、導電層と放熱板の間の絶縁基板として樹脂絶縁層を用いたパワー半導体モジュールであって、パワー半導体素子が、半田層で挟まれた応力緩衝板を介して、導電層に半田接合され、応力緩衝板の線膨張係数が導電層とパワー半導体素子の線膨張係数の間の値であって、応力緩衝板の板厚が導電層の板厚より薄いことを特徴とする。
特開2002−231883号公報
ところで、上記従来技術の特許文献1では、導電層とパワー半導体素子の線膨張係数の間の値である応力緩衝板を半田層の間に設けることによって、半田の熱歪みを抑制している。しかしながら、上記従来技術の特許文献1では、あくまでパワー半導体素子から発生する熱による半田の破断を想定したものであり、航空機のように、温度環境が−55〜125℃まで幅広く、また急激に変化する環境では、半田接合部に大きな応力が発生することが問題になっている。
本発明は、上述した事情に鑑みてなされたものであり、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる電子装置の製造方法及び電子装置を提供することを目的とする。
上記目的を達成するために、本発明では、電子装置の製造方法に係る第1の解決手段として、電子部品がプリント基板に半田付けされている電子装置の製造方法であって、前記電子部品と前記プリント基板との間に台材を配置して半田付けすることで、前記半田の厚さを作り出す半田厚生成工程を具備するという手段を採用する。
本発明では、電子装置の製造方法に係る第2の解決手段として、上記第1の解決手段において、前記半田厚生成工程において、前記台材は半田濡れ性を有すると共にリフロー半田付けで溶解しないものであり、前記プリント基板上に塗ったクリーム半田の上に前記台材を配置し、前記台材の上に前記電子部品のリード線を配置してリフロー半田付けするという手段を採用する。
本発明では、電子装置の製造方法に係る第3の解決手段として、上記第2の解決手段において、前記半田厚生成工程において、前記台材は、高温成形半田であるという手段を採用する。ここでいう高温成形半田とは、リフロー半田付けの温度よりも高い融点(一般に260℃以上)を持つ半田を、予め必要な形に成形した半田を指す。
本発明では、電子装置の製造方法に係る第4の解決手段として、上記第1の解決手段において、前記半田厚生成工程において、前記電子部品の所定のリード線とプリント基板との間に台材を配置することで前記電子部品全体を持ち上げ、台材の配置されていないリード線を半田付けし、前記台材を取り除いた後に、前記台材が配置されていたリード線を半田付けするという手段を採用する。
また、本発明では、電子装置に係る第1の解決手段として、電子部品がプリント基板に半田付けされている電子装置であって、前記電子部品と前記プリント基板との間に台材が配置されて半田付けされているという手段を採用する。
本発明では、電子装置に係る第2の解決手段として、上記第1の解決手段において、前記電子部品のリード線とプリント基板とを接合する半田の中に、半田濡れ性を有すると共に半田付けで溶解しない前記台材が配置されるという手段を採用する。
本発明では、電子装置に係る第3の解決手段として、上記第2の解決手段において、前記台材は、高温成形半田であるという手段を採用する。
本発明によれば、電子部品がプリント基板に半田付けされている電子装置の製造方法であって、電子部品とプリント基板との間に台材を配置して半田付けすることで、半田の厚さを作り出す半田厚生成工程を具備する。
本発明では、上記工程でより厚い半田厚が作り出される為、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる。
本発明の第1実施形態に係る電子装置A1の製造方法の半田厚生成工程における電子部品11及びプリント基板12を示す模式図である。 本発明の第1実施形態に係る電子装置A1の製造方法の半田厚生成工程において高温成形半田14が配置された箇所の半田付け前及び半田付け後の階層模式図である。 半田の厚さと、歪みと、応力との関係を示す説明図である。 本発明の第2実施形態に係る電子装置A2の製造方法の半田厚生成工程における電子部品21及びプリント基板22を示す模式図と、半田付け前の電子部品21の四隅の階層模式図である。
以下、図面を参照して、本発明の一実施形態について説明する。本実施形態は、電子装置及び当該電子装置の製造方法に関する。
〔第1実施形態〕
まず、第1実施形態に係る電子装置A1及び当該電子装置A1の製造方法について、説明する。
第1実施形態に係る電子装置A1の製造方法とは、QFP(Quad Flat Package)の電子部品11をプリント基板12に半田付けすることで電子装置A1を製造する方法であり、半田厚生成工程を備える。
図1は、第1実施形態に係る電子装置A1の製造方法の半田厚生成工程における電子部品11及びプリント基板12を示す模式図である。
半田厚生成工程では、図1に示すプリント基板12上の4辺のパッド12aにクリーム半田(Sn63/Pb37、融点183度)13を印刷する。なお、クリーム半田13とは、共晶半田の粉末にフラックスを加え、適度な粘度を有するものである
そして、クリーム半田13を印刷した後に、クリーム半田13上に高温成形半田(Pb95/Sn5、融点300度)14を配置する。図1における、斜線部分は、高温成形半田14を配置するパッド12aを示している。半田厚生成工程では、高温成形半田14を全てのパッド12aに配置するのではなく、電子部品11を搭載する4辺のパッド12aの内の各中央のパッド12aに配置する。
そして、高温成形半田14をパッド12a上に配置した後、電子部品11のリード線11aの内の4辺の中央のリード線11aが高温成形半田14の上に載るように配置し、電子部品11とプリント基板12とをリフロー半田付けする。
図2は、第1実施形態に係る電子装置A1の製造方法の半田厚生成工程において高温成形半田14が配置された箇所の半田付け前及び半田付け後の階層模式図である。なお、図2の(a)が、半田付け前の階層模式図であり、図2の(b)が、半田付け後の階層模式図であり、図2の(c)が、高温成形半田14が配置されていない箇所の階層模式図である。
高温成形半田14が配置された箇所では、リフロー半田付け前に、図2の(a)に示すように、下からパッド12a、クリーム半田13、高温成形半田14、リード線11aという順番で積み重なっている。そして、リフロー半田付けすると、融点の高い高温成形半田14は溶解せずに固体のまま残る為に、当該箇所では、図2の(b)に示すように、高温成形半田14が、溶解して凝固したクリーム半田13の中に位置する。そして、高温成形半田14が配置されていない箇所では、図2の(c)に示すような階層になる。なお、高温成形半田(Pb95/Sn5)14を選択した理由は、クリーム半田13の成分である共晶半田(Sn63/Pb37)の融点より高く、また半田濡れ性を有することで共晶半田と合金を形成することができる為である。
そして、このように半田付けした電子部品11とプリント基板12とを、電子装置A1に搭載する。
半田厚生成工程では、上述した方法により、電子部品11の4辺の中央のリード線11aで高温成形半田14の高さ分に高温成形半田14の上下に位置する半田分を足した半田厚を作り出すと共に4辺の中央以外のリード線11aでも高温成形半田14の高さに高温成形半田14の上下に位置する半田分を足した半田厚を作り出すことができる。
温度サイクル試験を実施すると、従来のものでは、32サイクルで半田に破断が生じていた。しかしながら、第1実施形態に係る電子装置A1では、170サイクル以上経過しても半田に破断が生じない。すなわち、電子装置A1では、半田接合部に発生する応力が低減されている。
半田接合部に発生する応力について、図3を参照して説明する。
図3の(a)示すように、温度上昇で材質m1と材質m2とが膨張すると、材質m1及び材質m2の膨張した長さ(太矢印)の違いで半田に歪みが生じる。そして、この歪みは、半田の厚さTkに反比例する。すなわち、半田の厚さが厚くなるほど、歪みが小さくなり、半田の厚さが薄くなるほど、歪みは大きくなる。なお、歪みが小さいとは、元の長さからの変形量が小さいことを示し、歪みが大きいとは、元の長さからの変形量が大きいことを示す。
そして、例えば、図3の(b)のように半田の厚さが(a)より薄い場合には、材質m1及び材質m2の膨張した長さが(a)と同じであっても、(a)よりも半田の歪みは大きくなる。
そして、歪みと応力とは比例関係(下記式(1)参照)にあるので、歪みが小さくなるほど、応力は低減される。したがって、半田の厚さが厚いほど応力は低減される。
(応力)=(歪み)×(ヤング率) … (1)
以上のように、第1実施形態に係る電子装置A1の製造方法では、半田厚生成工程において、プリント基板12のパッド12aに塗ったクリーム半田13の上に高温成形半田14を配置し、その高温成形半田14の上に電子部品11のリード線11aを配置した状態でリフロー半田付けを行う。これにより、高温成形半田の高さ分に高温成形半田14の上下に位置する半田分を足した半田厚を作り出すことができる。このように、電子装置A1の製造方法によって電子装置A1の半田を厚くすることで、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる。
以上、本発明の第1実施形態について説明したが、本発明は上記第1実施形態に限定されることなく、例えば以下のような変形が考えられる。
(1)上記第1実施形態に係る電子装置A1の製造方法の半田厚生成工程では、QFPの電子部品の4辺の中央のリード線11aの半田内に高温成形半田14を配置したが、本発明はこれに限定されない。
例えば、各辺の両端のパッド12aの半田内に高温成形半田14を配置するようにしてもよい。すなわち、電子部品11全体が安定的に持ち上がるような位置に高温成形半田14を配置するようにすればよい。
また、ディップ型の電子部品のように2辺にリード線が設けられているものを半田付けする場合には、ディップ型の電子部品全体が持ち上がるように2辺の両端のリード線または両端の少し内側の2箇所のリード線に高温成形半田を配置するようにしてもよい。
しかしながら、電子部品の各辺の中央に比べて、各辺の端の方が大きな応力が発生する為、高温成形半田14を配置する場所は、電子部品11の4辺の中央または中央近傍が望ましい。
(2)上記第1実施形態に係る電子装置A1の製造方法の半田厚生成工程では、高温成形半田14として「Pb95/Sn5」のものを用いたが、本発明はこれに限定されない。
半田厚生成工程で使用する高温成形半田14は、クリーム半田13の成分である共晶半田(Sn63/Pb37)の融点より高く、また半田濡れ性を有するものであればよい為、例えばPb90/Sn10でも同様の効果を期待できる。
〔第2実施形態〕
次に、第2実施形態に係る電子装置A2及び当該電子装置A2の製造方法について、説明する。
第2実施形態に係る電子装置A2の製造方法は、第1実施形態と同様に、QFPの電子部品21をプリント基板22に半田付けすることで電子装置A2を製造する方法であり、半田厚生成工程を備える。
図4は、第2実施形態に係る電子装置A2の製造方法の半田厚生成工程における電子部品21及びプリント基板22を示す模式図と、半田付け前の電子部品21の四隅の階層模式図である。なお、図4の(a)がプリント基板22を示す模式図であり、図4の(b)が、半田付け前の電子部品21の四隅の階層模式図である。
半田厚生成工程では、図4の(a)に示すプリント基板22上の四隅のパッド22a(8パッド)にクリーム半田(Sn63/Pb37、融点183度)23が印刷されないようにクリーム半田23を印刷する。そして、クリーム半田23が印刷されていない四隅のパッド22aにカプトンシート24を被せ、カプトンシート24が動かないように固定し、その上に電子部品21を配置する。この際、図4の(b)に示すように、電子部品21の四隅では、下からパッド22a、カプトンシート24、リード線21aという順番で積み重なっている。
この状態で、電子部品21とプリント基板22とをリフロー半田付けする。半田付け後、カプトンシート24を取り除き、カプトンシート24が配置されていた半田付けされていない電子部品21の四隅のリード線21aを手半田付けで半田付けを行う。なお、カプトンシート24を選択した理由は、リフロー半田付けにおいて熱による形状変化がほとんどない為である。
そして、このように半田付けした電子部品21とプリント基板22とを、電子装置A2に搭載する。
温度サイクル試験を実施すると、従来のものでは、32サイクルで半田に破断が生じていた。しかしながら、第2実施形態に係る電子装置A2でも、第1実施形態に係る電子装置A1と同様に、170サイクル以上経過しても半田に破断が生じない。すなわち、電子装置A2でも、半田接合部に発生する応力が低減されている。
以上のように、第2実施形態に係る電子装置A2の製造方法では、半田厚生成工程において、四隅以外のパッド22aにクリーム半田23を塗り、四隅のパッド22a上にカプトンシートを載せた上で電子部品21を配置することで、電子部品21全体を持ち上げる。そして、その状態でリフロー半田付けを行う。半田付け後に、カプトンシート24を取り除き、電子部品21の四隅のリード線21aとパッド22aとを半田付けする。これにより、カプトンシート24の厚さ分の半田厚を作り出すことができる。このように、電子装置A2の製造方法によって半田の厚さを厚くすることで、温度変化が激しい環境下において、半田接合部に発生する応力を低減することができる。
以上、本発明の第2実施形態について説明したが、本発明は上記第2実施形態に限定されることなく、例えば以下のような変形が考えられる。
(1)上記第2実施形態に係る電子装置A2の製造方法の半田厚生成工程では、QFPの電子部品21の四隅のリード線21aの下にカプトンシート24を配置したが、本発明はこれに限定されない。
例えば、4辺のパッド22aの中央部にカプトンシート24を配置して、電子部品21の四隅のリード線21aを半田付けした後に、カプトンシート24を取り除き、電子部品21の4辺の中央のリード線21aを半田付けするようにしてもよい。
また、4辺のパッド22aに限らず、電子部品21のパッケージ部分の下に位置するプリント基板22上にカプトンシート24を配置して、4辺の全てのリード線21aを一度で半田付けするようにしてもよい。すなわち、電子部品21全体が安定的に持ち上がるような位置にカプトンシート24を配置するようにすればよい。ただしこの場合は半田付けした後にカプトンシートが残存する。また、電子部品21の四隅でパッド22aと重ならない位置にカプトンシート24を配置してもよい。
また、ディップ型の電子部品のように2辺にリード線が設けられているものは、電子部品のパッケージの下に位置するプリント基板22上に、カプトンシートを配置して、2辺の全てのリード線を半田付けするようにしてもよい。
(2)上記第2実施形態に係る電子装置A2の製造方法の半田厚生成工程では、電子部品21の下にカプトンシート24を配置したが、本発明ではこれに限定されない。
カプトンシート24のようにリフロー半田付けにおいて熱による形状変化がほとんどないものであれば、他のものをカプトンシート24の代わりに使用しても同様の効果を期待できる。
(3)上記第2実施形態に係る電子装置A2の製造方法の半田厚生成工程では、電子部品21の下にカプトンシート24を配置した状態で、リフロー半田付けを行ったが本発明はこれに限定されない。
リフロー半田付けではなく、電子部品21の下にカプトンシート24を配置した状態でも、リフロー半田付け以外の方法による半田付けにてリード線21aを接合するようようにしてもよい。
A1,A2…電子装置、11…電子部品、11a…リード線、12…プリント基板、12a…パッド、13…クリーム半田、14…高温成形半田、21…電子部品、21a…リード線、22…プリント基板、22a…パッド、23…クリーム半田、24…カプトンシート

Claims (7)

  1. 電子部品がプリント基板に半田付けされている電子装置の製造方法であって、
    前記電子部品と前記プリント基板との間に台材を配置して半田付けすることで、前記半田の厚さを作り出す半田厚生成工程を
    具備することを特徴とする特徴とする電子装置の製造方法。
  2. 前記半田厚生成工程において、前記台材は半田濡れ性を有すると共にリフロー半田付けで溶解しないものであり、前記プリント基板上に塗ったクリーム半田の上に前記台材を配置し、前記台材の上に前記電子部品のリード線を配置してリフロー半田付けすることを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記半田厚生成工程において、前記台材は、リフロー半田付けの温度より高い融点を持つ半田を成形したものであることを特徴とする請求項2に記載の電子装置の製造方法。
  4. 前記半田厚生成工程において、前記電子部品の所定のリード線とプリント基板との間に台材を配置することで前記電子部品全体を持ち上げ、台材の配置されていないリード線を半田付けし、前記台材を取り除いた後に、前記台材が配置されていたリード線を半田付けすることを特徴とする請求項1に記載の電子装置の製造方法。
  5. 電子部品がプリント基板に半田付けされている電子装置であって、
    前記電子部品と前記プリント基板との間に台材が配置されて半田付けされていることを特徴とする電子装置。
  6. 前記電子部品のリード線とプリント基板とを接合する半田の中に、半田濡れ性を有すると共に半田付けで溶解しない前記台材が配置されることを特徴とする請求項5に記載の電子装置。
  7. 前記台材は、リフロー半田付けの温度より高い融点を持つ半田を成形したものであることを特徴とする請求項6に記載の電子装置。
JP2009200302A 2009-08-31 2009-08-31 電子装置の製造方法 Active JP5402410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009200302A JP5402410B2 (ja) 2009-08-31 2009-08-31 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009200302A JP5402410B2 (ja) 2009-08-31 2009-08-31 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011054649A true JP2011054649A (ja) 2011-03-17
JP5402410B2 JP5402410B2 (ja) 2014-01-29

Family

ID=43943394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009200302A Active JP5402410B2 (ja) 2009-08-31 2009-08-31 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP5402410B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677636A (ja) * 1992-08-28 1994-03-18 Fujitsu Ltd 半導体部品の表面実装方法
JPH0888297A (ja) * 1994-07-18 1996-04-02 Toshiba Corp 電子部品および電子部品接続構造体
JP2002368373A (ja) * 2001-06-06 2002-12-20 Toyo Commun Equip Co Ltd 電子デバイス
JP2004031767A (ja) * 2002-06-27 2004-01-29 Denso Corp 電子部品の実装構造および実装方法
JP2004031768A (ja) * 2002-06-27 2004-01-29 Denso Corp 電子装置の実装方法
JP2007036059A (ja) * 2005-07-28 2007-02-08 Sharp Corp 半田付け実装構造およびその製造方法、並びにその利用

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677636A (ja) * 1992-08-28 1994-03-18 Fujitsu Ltd 半導体部品の表面実装方法
JPH0888297A (ja) * 1994-07-18 1996-04-02 Toshiba Corp 電子部品および電子部品接続構造体
JP2002368373A (ja) * 2001-06-06 2002-12-20 Toyo Commun Equip Co Ltd 電子デバイス
JP2004031767A (ja) * 2002-06-27 2004-01-29 Denso Corp 電子部品の実装構造および実装方法
JP2004031768A (ja) * 2002-06-27 2004-01-29 Denso Corp 電子装置の実装方法
JP2007036059A (ja) * 2005-07-28 2007-02-08 Sharp Corp 半田付け実装構造およびその製造方法、並びにその利用

Also Published As

Publication number Publication date
JP5402410B2 (ja) 2014-01-29

Similar Documents

Publication Publication Date Title
JP4438489B2 (ja) 半導体装置
JP4793622B2 (ja) セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
WO2012157583A1 (ja) 半導体装置とその製造方法
JP5417572B2 (ja) チップ抵抗器とその製造方法
JP2010283107A (ja) 半導体モジュール
JP6206494B2 (ja) 半導体装置
JP5582040B2 (ja) 半導体装置の製造方法、半導体装置およびイグナイタ装置
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
JP2004172211A (ja) パワーモジュール
JP2014525689A (ja) クワッドフラットノーリードパッケージ体をパッケージングする方法、及びパッケージ体
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2006210566A (ja) 半導体装置
JP5402410B2 (ja) 電子装置の製造方法
JP2007220954A (ja) 半導体装置とその実装方法
JP2016039181A (ja) モジュールの製造方法
JP4882394B2 (ja) 半導体装置
JP2011114019A (ja) 回路モジュールおよび回路モジュールの実装方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP2010267792A (ja) 半導体装置およびその製造方法
JP2008283109A (ja) 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法
JPWO2019208577A1 (ja) 放熱基板および電子装置
JP2009212161A (ja) 光通信用半導体素子収納パッケージ
JP4862196B2 (ja) 金属セラミックス回路基板の製造方法
JP2011119505A (ja) 半導体装置の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R151 Written notification of patent or utility model registration

Ref document number: 5402410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250