JP2007036059A - 半田付け実装構造およびその製造方法、並びにその利用 - Google Patents

半田付け実装構造およびその製造方法、並びにその利用 Download PDF

Info

Publication number
JP2007036059A
JP2007036059A JP2005219548A JP2005219548A JP2007036059A JP 2007036059 A JP2007036059 A JP 2007036059A JP 2005219548 A JP2005219548 A JP 2005219548A JP 2005219548 A JP2005219548 A JP 2005219548A JP 2007036059 A JP2007036059 A JP 2007036059A
Authority
JP
Japan
Prior art keywords
solder
mounting
electrode
substrate
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005219548A
Other languages
English (en)
Other versions
JP4040644B2 (ja
Inventor
Kazuo Kinoshita
一生 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005219548A priority Critical patent/JP4040644B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to KR1020087004276A priority patent/KR100982183B1/ko
Priority to CN2006800274151A priority patent/CN101233793B/zh
Priority to EP06768352A priority patent/EP1912484A4/en
Priority to US11/989,453 priority patent/US20090166069A1/en
Priority to PCT/JP2006/314474 priority patent/WO2007013365A1/ja
Priority to TW095127496A priority patent/TWI330056B/zh
Publication of JP2007036059A publication Critical patent/JP2007036059A/ja
Application granted granted Critical
Publication of JP4040644B2 publication Critical patent/JP4040644B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 セルフアライメントにより、重量の重い部品が基板に半田接合された半田付け実装構造を実現する。
【解決手段】 本発明のカメラモジュール構造は、プリント基板１に形成された基板電極２と、そのプリント基板１に実装されたカメラモジュール３に形成された実装電極４とが、半田接合部５を介して接合され、基板電極２と実装電極４とが、セルフアライメントにより位置合わせされている。そして、半田接合部５が、特性の異なる第１の半田６と第２の半田７から構成されている。
【選択図】 図１

Description

本発明は、比較的重い部品であっても実装可能な、半田付け実装構造およびその製造方法、並びにその利用に関するものである。
基板上に、集積回路（ＩＣ）パッケージやチップ形状の電子部品（実装部品）を半田付けにより実装する方法として、基板の裏側（電子部品を実装する面とは反対の面）から加熱して、半田を溶融させることによって行われる方法がある。この方法では、半田を溶融させるために、基板の裏側を、半田の溶融温度よりもかなり高温に加熱する必要がある。その結果、熱ストレスにより半田接合部の基板の裏側部分に気泡が生じる。さらに、この方法では、半田付けの際に、電子部品を機械で押さえつけるため、半田部のショートや位置ずれするという問題も生じる。
そこで、これらの問題を解決するため、セルフアライメントにより、基板上に電子部品が実装する方法がある。セルフアライメントとは、溶融半田の表面張力と応力とにより電子部品が持ち上げられ、応力の復元力により、その電子部品が基板上の実装位置に、自己整列されることである。言い換えれば、セルフアライメントとは、加熱により溶融した半田が基板の電極上で濡れ拡がる際に、溶融半田の表面張力により、電子部品の電極が基板の電極に対応するように移動することである。
このように、セルフアライメントは、基板と基板に実装される電子部品とを無理なく高精度に位置合わせできる特性がある。このため、セルフアライメントは、高精度な位置合わせが要求される電子部品の実装方法として、注目されている。
例えば、非特許文献１には、光ファイバーケーブルの線芯と、受光素子の中心との位置合わせをセルフアライメントにより行うことが開示されている。この文献では、比較的高精度の位置合わせが要求される光学部材を、セルフアライメントにより位置合わせしている。
また、例えば、特許文献１および２には、ＩＣパッケージ（チップスケールパッケージ（ＣＳＰ））およびチップ形状の電子部品の実装を、セルフアライメントにより行うことが開示されている。
具体的には、特許文献１では、電子部品として、いわゆるチップ部品（抵抗・コンデンサ等）およびＩＣ部品などを、プリント基板に実装（面実装）する際に、その電子部品の実装位置を、セルフアライメントにより行っている。特許文献１では、セルフアライメントを円滑に行うために、電子部品の実装時に、プリント基板に超音波振動を与えている。
一方、特許文献２では、ＩＣパッケージ部品（ＣＳＰ）の半田接合部（端子ランド）の形状（面積）および配置を調整することにより、セルフアライメントの効果を高めている。
このように、セルフアライメントは、溶融半田の表面張力を利用するため、比較的軽い部品の実装に適用されてきた。例えば、ＩＣパッケージ（ＩＣ単体のベアチップ実装，ＱＦＰ等），チップ形状の電子部品等の位置合わせが、セルフアライメントにより行われてきた。
特開２００３−１８８５１５号公報（２００３年７月４日公開） 特開２００３−２４３７５７号公報（２００３年８月２９日公開） ジャーナル・オブ・アプライド・メカニックス、６２巻、３９０−３９７ページ、１９９５年６月（Journal of Applied Mechanics, Vol.62, JUNE 1995, 390-397.）
しかしながら、従来、セルフアライメントは、重い電子部品の実装には適用されてこなかった。これは、セルフアライメントは、溶融半田の表面張力を利用するため、基板に実装される電子部品が重すぎると、その重さに耐えきれず、表面張力が働かなくなるからである。表面張力が働かなくなれば、当然、セルフアライメントによる高精度な位置合わせを行うことができない。
ここで、最近のデジタルスチルカメラおよび携帯電話などに実装されたカメラモジュールは、オートフォーカス機能およびオートズーム機能等の多機能を有することが一般的である。このような多機能型のカメラモジュールは、特に高精度の位置合わせが必要である。
しかしながら、多機能型のカメラモジュールは、必然的に重量が重くなるため、セルフアライメントによる高精度な位置合わせが行われてこなかった。
それゆえ、多機能型のカメラモジュールなど、特に高精度の位置合わせを必要とし、重い電子部品の実装にも、セルフアライメントを適用する技術が切望されている。
なお、非特許文献１には、セルフアライメントが生じるためには、実装部品と溶融半田との間に働く表面張力と、実装部品の重量とが、弾性的に釣り合うことが前提条件となると記載されている。この記載からも、セルフアライメントは、比較的軽い部品を対象とせざるを得ないのが現状である。
また、特許文献１のように、半田付けされるプリント基板に対して超音波振動を与えると、その振動により、プリント基板に接合される電子部品が損傷する虞がある。
また、特許文献２のように、半田接合部の形状および配置を調整したとしても、半田の表面張力によるセルフアライメントを行うことには変わらない。このため、基板に接合する電子部品が重くなると、その表面張力が働かなくなり、セルフアライメント効果が得られないという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、セルフアライメントにより重量の重い部品が基板に半田接合された半田付け実装構造およびその製造方法、並びにその利用方法とを提供することにある。
すなわち、上記の目的を達成するために、本発明の半田付け実装構造は、基板に形成された基板電極と、その基板に実装された実装部品に形成された実装電極とが、半田接合部を介して接合され、上記半田接合部が、複数種類の半田を含んで構成されていることを特徴としている。
上記の構成によれば、基板電極と実装電極とを接合する半田接合部が、複数の半田から構成されている。このため、複数の半田のうち、一部の半田を実装部品の支持のために用い、残りの半田をセルフアライメントのために用いることによって、実装部品を支持しながら、セルフアライメントによる位置合わせを行うことが可能となる。すなわち、基板電極と実装電極とが、セルフアライメントにより位置合わせされた半田付け実装構造を製造することが可能となる。従って、たとえ実装部品が重くても、セルフアライメントによる位置合わせが可能となる。それゆえ、基板電極と実装電極とが高精度に位置合わせされた半田付け実装構造を提供できる。
なお、従来、基板電極と実装電極とをセルフアライメントにより位置合わせするには、実装部品は、軽量・小型である必要があった。これは、溶融半田の表面張力のみにより、実装部品を支持していたため、実装部品の荷重に耐えきれなくなるためである。
本発明の半田付け実装構造では、上記半田接合部は、相対的に溶融温度または溶融時の表面張力（以下、「溶融時の表面張力」を単に「表面張力」とする）の低い第１の半田と、第１の半田よりも溶融温度または表面張力の高い第２の半田を含むことが好ましい。
上記の構成によれば、半田接合部が、溶融温度または表面張力の低い第１の半田と、それよりも溶融温度または表面張力の高い第２の半田とを含んでいる。
これにより、第１の半田の溶融温度が第２の半田よりも低い場合、半田接合部を形成する際に、第１の半田の溶融温度以上、第２の半田の溶融温度未満に加熱すれば、第１の半田は溶融するのに対し、第２の半田は溶融しない。従って、溶融していない第２の半田により実装部品を支持しながら、溶融した第１の半田のセルフアライメントによる位置合わせが可能となる。
また、第１の半田の表面張力が第２の半田よりも低い場合、半田接合部を形成する際に、第１の半田および第２の半田を溶融させれば、表面張力の低い第１の半田は拡がるのに対し、表面張力の高い第２の半田はそれほど拡がらない。従って、表面張力の高い第２の半田により実装部品を支持しながら、表面張力の低い第１の半田のセルフアライメントによる位置合わせが可能となる。
また、上記の構成では、第１の半田の溶融温度および表面張力の少なくとも一方が、第２の半田よりも低ければよい。
本発明の半田付け実装構造では、上記基板電極および実装電極は、上記半田接合部に覆われていることが好ましい。
上記の構成によれば、半田接合部が、基板電極および実装電極を覆うように形成されているため、基板と実装部品とが確実に接合される。従って、接合信頼性の高い半田付け実装構造を提供できる。
本発明の半田付け実装構造では、第２の半田が球状であるとともに、第２の半田が、基板電極および実装電極のそれぞれに形成された凹部に挟持されていることが好ましい。
上記の構成によれば、球状の第２の半田が、基板電極に形成された凹部と、実装電極に形成された凹部との間に挟持されている。このため、セルフアライメント位置は、基板電極および実装電極のそれぞれに設けられた凹部が対向する位置となる。これにより、セルフアライメントの際に、確実に各電極の凹部に、第２の半田を留めることができる。従って、基板電極と実装電極との位置合わせを、より高精度に行うことができる。
本発明の半田付け実装構造では、上記第２の半田は、基板電極および実装電極に面接触するように形成されていることが好ましい。
上記の構成によれば、第２の半田が、第１の電極および第２の電極に面接触しているため、確実に実装部品を支持することができる。
本発明の半田付け実装構造では、上記複数種類の半田が、鉛フリー半田であることが好ましい。これにより、環境に配慮した半田を用いた、半田付け実装構造を提供できる。
本発明の半田付け実装構造では、上記実装部品が、光学素子であってもよい。
デジタルスチルカメラおよび携帯電話等に実装されるカメラモジュールなどの光学素子は、特に高精度に位置合わせして基板に実装する必要がある。
上記の構成によれば、そのような光学素子を、セルフアライメントにより高精度に位置合わせすることができる。
本発明の半田付け実装構造の製造方法は、上記の目的を達成するために、基板に形成された基板電極と、その基板に実装される実装部品に形成された実装電極とを、半田接合部によって接合された半田付け実装構造の製造方法であって、複数種類の半田により半田接合部を形成し、それら複数種類の半田のセルフアライメントにより、基板電極と実装電極との位置合わせを行うことを特徴としている。
上記の方法によれば、複数種類の半田により半田接合部を形成するため、複数の半田のうち、一部の半田を実装部品の支持のために用い、残りの半田をセルフアライメントのために用いることによって、実装部品を支持しながら、セルフアライメントによる位置合わせを行うことが可能となる。従って、たとえ実装部品が重くても、セルフアライメントによる位置合わせが可能となる。それゆえ、基板電極と実装電極とが高精度に位置合わせされた半田付け実装構造を製造できる。
本発明の半田付け実装構造の製造方法では、上記複数種類の半田として、相対的に溶融温度の低い第１の半田と、第１の半田よりも溶融温度の高い第２の半田とを用い、第１の半田の溶融温度以上、第２の半田の溶融温度未満に加熱してもよい。
上記の方法によれば、溶融温度の異なる半田を用い、第１の半田の溶融温度以上、第２の半田の溶融温度未満に加熱する。これにより、第１の半田は溶融するのに対し、第２の半田は溶融しない。従って、第２の半田により、基板に実装される実装部品を支持しながら、溶融した第１の半田のセルフアライメントにより、基板電極と実装電極とを高精度に位置合わせすることができる。
本発明の半田付け実装構造の製造方法では、上記複数種類の半田として、相対的に表面張力の低い第１の半田と、第１の半田よりも表面張力の高い第２の半田とを用い、第１の半田および第２の半田の溶融温度以上に加熱してもよい。
上記の方法によれば、表面張力の異なる半田を用い、第１の半田および第２の半田の溶融温度以上に加熱する。これにより、第１の半田６および第２の半田７を溶融させると、相対的に表面張力の低い第１の半田は、第２の半田よりも濡れ拡がりやすい。従って、相対的に表面張力の高い第２の半田により実装部品を支持しながら、表面張力の低い第１の半田のセルフアライメントによる位置合わせすることができる。
本発明の半田付け実装構造の製造方法では、上記第２の半田として、半田ボールを用いてもよい。
上記の方法によれば、第２の半田が、半田ボールであるため、溶融した第１の半田による基板と実装基板との相対的な水平方向の移動にあわせて、第２の半田も回転する。このため、セルフアライメントがスムーズに進行する。
本発明の電子機器は、前記いずれかの半田付け実装構造を備えることを特徴としている。
上記の構成によれば、セルフアライメントにより高精度に位置合わせされた半田付け実装構造を備えた電子機器を提供できる。例えば、携帯電話・デジタルスチルカメラ等を提供できる。
本発明の半田付け実装方法は、上記の目的を達成するために、基板に形成された基板電極と、その基板に実装される実装部品に形成された実装電極とを、半田接合部によって接合する半田付け実装方法であって、複数種類の半田により半田接合部を形成し、それら複数種類の半田のセルフアライメントにより、基板電極と実装電極との位置合わせを行うことを特徴としている。
上記の構成によれば、半田付け実装構造の製造方法と同様に、たとえ実装部品が重くても、セルフアライメントによる位置合わせが可能となる。それゆえ、基板電極と実装電極とが高精度に位置合わせすることができる。
本発明の半田付け実装構造は、以上のように、半田接合部が、複数種類の半田を含んで構成されている構成である。従って、たとえ実装部品が重くても、セルフアライメントによる位置合わせが可能となる。それゆえ、基板電極と実装電極とが高精度に位置合わせされた半田付け実装構造を提供できるという効果を奏する。
以下、本発明の実施形態について、図１〜図１４に基づいて説明する。なお、本発明は、これに限定されるものではない。
本実施形態では、半田付け実装構造として、携帯電話およびデジタルスチルカメラ等の電子機器に備えられる、カメラモジュール構造について説明する。図１２は、本実施形態のカメラモジュール構造１０の部分断面図である。図１は、図１２のカメラモジュール構造１０における、半田接合部周辺の断面図である。図１１は、図１２のカメラモジュール構造１０における、プリント基板１の平面図である。
本実施形態のカメラモジュール構造１０は、プリント基板（基板）１と、プリント基板１に実装されたカメラモジュール（実装部品；光学素子）３とが、半田接合部５により、接合された構成である。言い換えれば、カメラモジュール構造１０は、プリント基板１上に、半田接合部（半田パッド）５を介して、カメラモジュール３が積層された構成である。
プリント基板１は、図１１に示すように、シート状の基板であり、一方の面に、複数の基板電極２と、コネクタ８とが形成されている。
基板電極２は、カメラモジュール３を半田接合するためのものである。つまり、複数の基板電極２が形成された領域に、カメラモジュール３（図１１には示さず）が、実装される。
コネクタ８は、カメラモジュール構造１０を別の部品に接続するためのものである。例えば、コネクタ８は、カメラモジュール３で撮影した画像データを、別の部材に送信する。このように、プリント基板１は、中継基板としても機能する。
カメラモジュール３は、携帯電話およびデジタルスチルカメラ等に搭載されるレンズ部材である。カメラモジュール３の底面には、プリント基板１の基板電極２に対応して、複数の実装電極４が形成されている。そして、これら複数の基板電極２および実装電極４が、対向するように配置され、半田接合部５によって接合されている。つまり、基板電極２および実装電極４は、接合端子である。
なお、基板電極２および実装電極４は、金属メッキ（金メッキ・銅メッキ・半田メッキなど）されていてもよい。
ここで、本実施形態のカメラモジュール構造１０の特徴部分について説明する。
カメラモジュール構造１０の最大の特徴は、基板電極２と実装電極４とがセルフアライメントにより位置合わせされており、基板電極２と実装電極４とを接合する半田接合部５が、複数種類の半田を含んで構成されていることである。
なお、「基板電極２と実装電極４との位置合わせ」とは、例えば、基板電極２と実装電極４とが対向配置するよう位置であり、各電極を所定の位置に配列させることである。本実施形態では、この位置合わせを、特性の異なる第１の半田６および第２の半田７によるセルフアライメントにより行っている。
セルフアライメントは、溶融半田の表面張力と応力とによって、実装部品を持ち上げる必要がある。このため、従来のセルフアライメントは、ＩＣパッケージ等の比較的小さく軽い実装部品についてのみ実施されていた。これは、重い実装部品のセルフアライメントを行うと、溶融半田がその重さに耐えきれず、表面張力が働かなくなるからである。
本発明者は、まず、溶融時の表面張力が高い半田を用いて、表面張力および応力を得ようと試みたところ、半田の濡れ性が悪くなり半田付け不良が起こるとともに、接合信頼性も損なうことが判明した。さらに、温度調整により、半田の溶融状態を制御することも試みたが、極めて高度な温度調整が要求され、現実的に大量生産には適さないことが判明した。
そこで、本発明者は、鋭意検討した結果、従来の半田接合部が、単一の半田から構成されていることに着目し、半田接合部を複数の半田から構成するに至った。
すなわち、本実施形態のカメラモジュール構造１０では、セルフアライメントによりプリント基板１とカメラモジュール３とを（より詳細には基板電極２と実装電極４とを）、高精度に位置合わせするために、半田接合部５が、複数種類の半田を含んで構成されている。つまり、半田接合部５は、特性の異なる複数の半田から構成されている。
より詳細には、本実施形態では、半田接合部５は、相対的に溶融温度の高い第１の半田６と、第１の半田６よりも溶融温度の高い第２の半田７から構成されている。これにより、半田接合部５形成時に、第１の半田６の溶融温度以上、第２の半田７の溶融温度未満に加熱することによって、第１の半田６は溶融するのに対し、第２の半田７は溶融しない。従って、第２の半田７によりカメラモジュール３を支持しながら、第１の半田３の表面張力よるセルフアライメントが可能となる。このため、カメラモジュール３のような重い実装部品も、プリント基板１に高精度に位置合わせすることができる。
なお、半田接合部５において、第１の半田６の領域および第２の半田７領域の割合（半田接合部５における、第１の半田６または第２の半田７の占有率）は、特に限定されるものではなく、カメラモジュール３等の実装部品に応じて設定すればよい。例えば、実装部品が軽い場合には、第１の半田６の割合を多くすることにより、表面張力が働きやすくなり、セルフアライメントをスムーズに行うことができる。一方、カメラモジュール３のように、実装部品が重い場合には、第２の半田７の割合を多くすることにより、確実にその実装部品を支持できる。
なお、上記の構成では、第２の半田７が、半田接合部５の中央部に設けられているため、カメラモジュール３を安定して支持することができるようになっている。また、半田接合部５が、基板電極２および実装電極４を覆うように形成されているため、プリント基板１とカメラモジュール４とが確実に接合される。従って、接合信頼性の高いカメラモジュール構造１０となっている。半田接合部５の形成については、後述する。
本実施形態では、図１１のように、基板電極２は、複数の電極が四角形状に配置された構成となっている。そして、四角形の頂点に配置された基板電極２のみが、複数種類の半田（第１の半田６および第２の半田７）により接合されており、頂点以外に配置された基板電極２が、単一の半田により、接合されている。なお、図１０のように、複数種類の半田による半田接合部５は、全ての基板電極２に形成されていてもよい。
このように、複数種類の半田を含む半田接合部５は、基板電極２の少なくとも一部に形成されていればよい。また、基板電極２の配置は、実装する部品に合わせて設定すればよく、特に限定されるものではない。
次に、本実施形態のカメラモジュール構造１０の製造方法について説明する。図２〜図８は、カメラモジュール構造１０の製造工程を示す断面図である。
本実施形態のカメラモジュール構造１０の製造方法は、プリント基板１に形成された基板電極２と、カメラモジュール３に形成された実装電極４とを接合するための半田接合部５を形成する工程（半田接合部形成工程）を有している。
本実施形態のカメラモジュール構造１０の製造方法は、この半田接合部形成工程において、半田接合部５を複数種類の半田から形成するとともに、セルフアライメントにより基板電極２と実装電極４との位置合わせを行うことを特徴としている。
以下、カメラモジュール構造１０の製造方法について詳細に説明する。
まず、図２に示すように、プリント基板１上の基板電極２の領域に、半田を供給するために、半田マスク１００を配置する。半田マスク１００には、基板電極２に対応する部分によりもやや広い開口部が形成されている。このため、プリント基板１に半田マスク１００を配置すると、プリント基板１の基板電極２の形成領域が露出される。次に、半田マスク１００の開口部（つまり露出した基板電極２）に、第２の半田７として、半田ボールを配する。例えば、第２の半田７を半田マスク１００の上に撒き散らせば、半田マスク１００の開口部に容易に第２の半田が供給される。つまり、基板電極２に、確実に第２の半田７を供給できる。
次に、図３に示すように、さらに、半田マスク１００上から、第１の半田６を塗布（プリント）する。ここでは、第１の半田６として半田ペーストを用い、半田印刷により第１の半田６を半田マスク１００の開口部に塗布した。また、第１の半田６を塗布する際には、第１の半田６が第２の半田７を覆うように、第１の半田６を塗布した。これにより図３に示すように、第２の半田７は、第１の半田６の内部に包含される。
次に、図４に示すように、第１の半田６の塗布完了後、半田マスク１００をプリント基板１から取り除く。これにより、図５に示すように、プリント基板１の基板電極２上に、第１の半田６と第２の半田７とからなる半田接合部５（半田パッド）が形成される。なお、半田マスク１００の開口部は、基板電極２よりも、やや大きいため、基板電極２は、第１の半田６および第２の半田７により覆われている。
なお、ここでは、第１の半田６の溶融温度は、第２の半田７の溶融温度よりも低いものとする。
次に、図６に示すように、半田接合部５上に、カメラモジュール３を、搭載機（搬送装置）により搭載する。このとき、カメラモジュール３に形成された実装電極４が、プリント基板１の基板電極２と対向するように、カメラモジュール３を配置する。
ここで、カメラモジュール３は、高精度の位置合わせが必要である。しかしながら、搭載機によるカメラモジュール３の配置では、基板電極２と実装電極４との位置合わせは、不十分である。例えば、図６の破線で示すように、基板電極２および実装電極４が配置されるべき位置（セルフアライメント位置）を、基板電極２と実装電極４とが対向し、各電極の両端がそれぞれ揃った位置とすると、図６に示す基板電極２と実装電極４との位置合わせは不十分である。このため、例えば、図６の破線矢印で示すように、カメラモジュール３を左側に移動させて、基板電極２と実装電極４とを位置合わせする必要がある。
本実施形態では、このような不十分な位置合わせを、溶融半田によるセルフアライメントにより行う。
前述のように、第１の半田６の溶融温度は、第２の半田７の溶融温度よりも低い。このため、セルフアライメントを行うには、まず、第１の半田６の溶融温度以上、第２の半田７の溶融温度未満に加熱する。これにより、図７に示すように、第１の半田６は溶融するのに対し、第２の半田７は溶融しない。このため、第１の半田６が溶融しても、カメラモジュール３は、溶融していない第２の半田７により支持される。従って、カメラモジュール３の荷重に耐えられずに、第１の半田６および第２の半田７が押しつぶされることはない（図中矢印）。
なお、この加熱は、例えば、リフロー装置により行うことができる。また、カメラモジュール３は、第２の半田７のみにより支持されるのではなく、溶融された第１の半田６の表面張力によっても支持される。
また、この加熱により第１の半田６は、水平方向に濡れ拡がり、図６と図７とを比べてもわかるように、第１の半田６の厚さ（高さ）は、薄く（低く）なる。つまり、加熱により、基板電極２と実装電極４との間隔が小さくなる。また、溶融した第１の半田６と実装電極４との間には表面張力が働き、溶融していない第２の半田７はカメラモジュールを支持する。
第２の半田７によりカメラモジュール３が支持された状態で、第１の半田６が溶融されると、図８に示すように、第１の半田６は、弾性応力により水平方向（図中両矢印）への移動が可能となる。この移動により、基板電極２と実装電極４との位置合わせ（図中の破線）が行われる。このように、第１の半田６は、弾性応力による位置合わせを行うように作用し、第２の半田７は、カメラモジュール３を支持するように作用することによって、セルフアライメントが行われる。
本実施形態では、第２の半田７として半田ボールを用いるため、第１の半田６によるプリント基板１とカメラモジュール３との相対的な水平方向の移動にあわせて、第２の半田７も回転する。このため、セルフアライメントがスムーズに進行する。
最後に、加熱温度を第２の半田７の溶融温度以上に上昇させることによって、図１に示すように、第２の半田７も溶融する。その後、溶融した第２の半田７を冷却することにより、半田接合部５の形成が完了する。これにより、第２の半田７は、基板電極２および実装電極４に面接触するようになる。従って、カメラモジュール３を安定して支持することができる。
なお、第２の半田７を溶融させる温度は、溶融温度以上であればよいが、基板電極２および実装電極４に溶着する程度であることが好ましい。これにより、半田の信頼性を確保できる。
このように、本実施形態によれば、第２の半田７によりカメラモジュール３を支持しながら、溶融した第１の半田６の表面張力によるセルフアライメント効果が得られる。このため、たとえ、プリント基板１にカメラモジュール３のような比較的重い部材を実装する場合であっても、カメラモジュール３の荷重のためにセルフアライメント効果を達成できないといった問題を解消できる。
これに対し、従来は、半田接合部５が、単一（１種類）の半田から構成されていたため、カメラモジュール３を溶融半田の表面張力のみによって支持することになる。すなわち、第１の半田６の表面張力のみによって、カメラモジュール３を支持することになる。しかしながら、半田品質を良好に保てる表面張力のみでは、カメラモジュール３のような重い実装部品を支持することができず、セルフアライメントを実現できなかった。また、溶融半田の表面張力および応力を得るために、単一の半田として溶融時の表面張力が高い半田を用いると、高表面張力であることが原因となり、半田付け不良（不濡れ）のため半田が全く付かず、信頼性が損なわれる。
なお、本実施形態において、第１の半田６および第２の半田７は、それぞれ、１種類の半田から構成されていてもよいし、特性の異なる複数種類の半田から構成されていてもよい。例えば、それら複数種類の半田は、溶融温度および／または表面張力が異なるものであってもよい。つまり、主としてセルフアライメントを行うための半田が第１の半田６であり、主としてカメラモジュール３を支持するための半田が第２の半田７となり、各半田がそれぞれの機能を有していれば、半田の種類（数）は限定されるものではない。
また、本実施形態では、半田マスク１００の開口部に、第２の半田７を供給した後、第１の半田６を供給したが、第１の半田６および第２の半田７の供給順序も特に限定されるものではなく、同時に供給しても、第１の半田６を先に供給してもよい。
また、本実施形態では、第２の半田７を溶融させたが（図１参照）、第２の半田７は、必ずしも溶融させる必要はなく、半田ボールの形状（ボール状）のままであってもよい。つまり、第２の半田７は、溶融させても、溶融させなくてもよい。
また、本実施形態では、図１１に示すように、基板電極２の一部について、第２の半田７を配置したが、第２の半田７は、任意の基板電極２に配置すればよく、図１０に示すように、全ての基板電極２に、第２の半田７を配置してもよい。
また、本実施形態では、半田マスク１００の開口部に供給する第２の半田７は、１つの基板電極２に対して１つずつ供給していた。しかしながら、基板電極２に対して複数個の第２の半田７を供給してもよい。図１３は、半田接合部５に、第２の半田７の領域が２つ形成された例を示す断面図である。図１３に示すように、半田接合部５に、第２の半田７が形成された領域が複数形成されていてもよい。
本実施形態では、第１の半田６および第２の半田７として、溶融温度の異なる半田を用いたが、第１の半田６および第２の半田７の溶融温度および溶融時間は、プリント基板１に搭載する部品（カメラモジュール３）の耐熱性を考慮して設定すればよい。つまり、第１の半田６および第２の半田７の溶融温度および溶融時間は、プリント基板１およびカメラモジュール３が破損しない範囲で設定すればよく、特に限定されるものではない。
例えば、図９は、半田接合部５に用いる半田の温度プロファイルを示すグラフである。図９は、実際に、プリント基板１にカメラモジュール３を半田付けする際の半田を溶融する温度プロファイルである。図９に示すように、一旦、半田溶融温度以下の予備加熱温度に保持し、プリント基板１上の温度分布を均一化する（予備加熱）。その後、半田の溶融温度以上に加熱し、半田の粒化防止の為に急冷する（本加熱）。
図９において、カメラモジュール３の耐熱条件で制約される実装ピーク温度をＴmaxとすると、第１の半田６の溶融温度（Ｔ１）はＴmax以下である必要があるが、第２の半田７の溶融温度（Ｔ２）はＴmax以上でもよい。また温度は、通常、室温から徐々に上昇させて、第１の半田６の溶融温度（Ｔ１）未満の温度で一旦保持して予備加熱を行う。その後、第１の半田６および第２の半田７の溶融温度以上に引き上げ、急激に冷却する。
このようなプロセスは、半田の組成、フラックス、半田付け品質のターゲット等によって様々であり、図９の温度プロファイルは、概略的なものである。
なお、例えば、第１の半田６の溶融温度は、１４０℃〜２１９℃であることが好ましく、１８３℃〜１９０℃であることがより好ましい。第２の半田７は、第１の半田６よりも溶融温度が高ければ特に限定されるものではない。また、第１の半田６と第２の半田７の溶融温度差は、特に限定されるものではないが、その温度差が大きいほど、第１の半田６のみを確実に溶融させることができる。
また、第１の半田６および第２の半田７は、溶融温度の異なる半田に限定されるものではなく、特性の異なる半田であればよい。例えば、第１の半田６および第２の半田７は、溶融時の表面張力が異なる半田であってもよい。具体的には、第１の半田６は、第２の半田７よりも溶融時の表面張力が低いものであってもよい。この場合、第１の半田６および第２の半田７を溶融させると、相対的に表面張力の低い第１の半田６は、第２の半田７よりも濡れ拡がりやすい。従って、この構成でも、相対的に表面張力の高い第２の半田７によりカメラモジュール３を支持しながら、表面張力の低い第１の半田６のセルフアライメントによる位置合わせが可能となる。
第１の半田６および第２の半田７の表面張力は、特に限定されるものではないが、例えば、第１の半田６の表面張力（溶融時の表面張力）は、３.１７×１０−４Ｎ/ｍｍ〜４.５０×１０−４Ｎ/ｍｍであることが好ましく、３.２５×１０−４Ｎ/ｍｍ〜３.８６×１０−４Ｎ/ｍｍであることがより好ましい。第２の半田７は、第１の半田よりも表面張力が高ければ特に限定されるものではない。
なお、表面張力は、半田の溶融温度付近（例えば、１８３℃近辺）における、リング吊り上げ法による値を示している。
なお、半田の表面張力は、半田の信頼性（仕上がり）にも影響する。すなわち、表面張力が高い半田は、濡れ性が低いため、半田の仕上がりが悪い。相対的に表面張力の高い第２の半田７により、半田の信頼性が悪くなったとしても、その悪い箇所を、第１の半田６により補うことができる。
また、本実施形態で用いる半田の種類も特に限定されるものではないが、環境に配慮して、いわゆる鉛フリー半田であることが好ましい。鉛フリー半田としては、例えば、Ｓｎ−Ａｇ系半田，Ｓｎ−Ｚｎ系半田，Ｓｎ−Ｂｉ系半田，Ｓｎ−Ｉｎ系半田，Ｓｎ−Ａｇ−Ｃｕ系半田等が例示されるが、特に限定されるものではない。具体的には第１の半田として、Ｓｎ−９Ｚｎ、Ｓｎ−８Ｚｎ−３Ｂｉ、Ｓｎ−９Ｚｎ−Ａｌ、Ｓｎ−８Ｚｎ−３Ｉｎ、第２の半田として、Ｓｎ−３.５Ａｇ、Ｓｎ−３Ａｇ−０.５Ｃｕ、Ｓｎ−３.４Ａｇ−４.８Ｂｉが挙げられる。であるが、各半田成分の組成比も特に限定されるものではない。
また、第１の半田６および第２の半田７は、フラックスが混入されたものであってもよい。言い換えれば、第１の半田６および第２の半田７は、フラックス剤等が含まれていた半田ペースト（クリーム半田）であってもよい。これにより、半田の濡れ性および流動性が向上するため、より高いセルフアライメント効果が得られる。
フラックスの種類は、実装部品および基板のそれぞれに形成された電極の成分によって設定すればよく、特に限定されるものではない。フラックスとしては、例えば、腐食性フラックス（ＺｎＣｌ２−ＮＨ４Ｃｌ系の混合塩など），緩性フラックス（有機酸およびその誘導体など），非腐食性フラックス（松やに（ロジン）とイソプロピルアルコールとの混合物など），水溶性フラックス（ロジン系フラックスなど），低残渣フラックス（固形成分が５％以下で有機酸を活性剤とする、ロジン系または樹脂系のフラックス等）などを用いることができる。
本実施形態の半田接合部５は、以下のように構成することもできる。図１３および図１４は、半田接合部５の別の構成を示す断面図である。
図１の構成では、１つの半田接合部５に対して、第２の半田７の領域が１つであったのに対し、図１３の構成では、１つの半田接合部５に対して、第２の半田７の領域が複数（図１３では２つ）である。この構成では、カメラモジュール３を安定して支持することができる。
図１の構成では、基板電極２および実装電極４は、平坦であったのに対し、図１４の構成では、プリント基板１およびカメラモジュール３の内側に窪んだ、凹部２０ａ・２０ｂを有している。また、第２の半田７は、半田ボールから構成されている。言い換えれば、第２の半田７は、半田ボールが溶融されていない、球状となっている。これにより、セルフアライメント時に、球状の第２の半田７は、凹部２０ａと凹部２０ｂとが対向する位置に留まり、それ以上には進まない。従って、基板電極２と実装電極４との位置合わせを、より正確に行うことができる。
本実施形態のカメラモジュール構造１０の製造方法は、半田付け実装方法としても適用することが可能となる。これにより、基板と実装部品とを、セルフアライメントにより、高精度に位置合わせをして、半田接合することができる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合せて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、半田接合部を複数の半田から構成することによって、基板に実装される電子部品を支持するとともに、セルフアライメントによる位置合わせを行うことができる。それゆえ、あらゆる半田付け実装構造に適用可能であり、電子部品産業にて利用可能である。特に、例えば、デジタルスチルカメラおよび携帯電話等の撮像用のレンズと固体撮像素子とが一体となったカメラモジュールなどの、重量の重い電子部品を接合するための接合用基板（プリント基板）等の半田付けに好適である。
本発明にかかる半田付け実装構造の半田接合部を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部の形成工程を示す断面図である。 図１の半田接合部に用いる半田の温度プロファイルを示すグラフである。 本発明にかかる半田付け実装構造におけるプリント基板の平面図である。 本発明にかかる半田付け実装構造における別のプリント基板の平面図である。 本発明にかかる半田付け実装構造の部分断面図である。 本発明にかかる別の半田付け実装構造における半田接合部の断面図である。 本発明にかかるさらに別の半田付け実装構造における半田接合部の断面図である。
符号の説明
１ プリント基板（基板）
２ 基板電極
３ カメラモジュール（実装部品）
４ 実装電極
５ 半田接合部
６ 第１の半田
７ 第２の半田（半田ボール）
１０ カメラモジュール構造（半田付け実装構造）
２０ａ，２０ｂ 凹部

Claims (13)

  1. 基板に形成された基板電極と、その基板に実装された実装部品に形成された実装電極とが、半田接合部を介して接合され、
    上記半田接合部が、複数種類の半田を含んで構成されていることを特徴とする半田付け実装構造。
  2. 上記半田接合部は、相対的に溶融温度または溶融時の表面張力の低い第１の半田と、第１の半田よりも溶融温度または溶融時の表面張力の高い第２の半田とを含むことを特徴とする請求項１に記載の半田付け実装構造。
  3. 上記基板電極および実装電極は、上記半田接合部に覆われていることを特徴とする請求項１に記載の半田付け実装構造。
  4. 第２の半田が球状であるとともに、
    第２の半田が、基板電極および実装電極のそれぞれに形成された凹部に挟持されていることを特徴とする請求項１に記載の半田付け実装構造。
  5. 上記第２の半田は、基板電極および実装電極に面接触するように形成されていることを特徴とする請求項１に記載の半田付け実装構造。
  6. 上記複数種類の半田が、鉛フリー半田であることを特徴とする請求項１に記載の半田付け実装構造。
  7. 上記実装部品が、光学素子であることを特徴とする請求項１に記載の半田付け実装構造。
  8. 基板に形成された基板電極と、その基板に実装される実装部品に形成された実装電極とを、半田接合部によって接合された半田付け実装構造の製造方法であって、
    複数種類の半田により半田接合部を形成し、それら複数種類の半田のセルフアライメントにより、基板電極と実装電極との位置合わせを行うことを特徴とする半田付け実装構造の製造方法。
  9. 上記複数種類の半田として、相対的に溶融温度の低い第１の半田と、第１の半田よりも溶融温度の高い第２の半田とを用い、第１の半田の溶融温度以上、第２の半田の溶融温度未満に加熱することを特徴とする請求項８に記載の半田付け実装構造の製造方法。
  10. 上記複数種類の半田として、相対的に溶融時の表面張力の低い第１の半田と、第１の半田よりも溶融時の表面張力の高い第２の半田とを用い、第１の半田および第２の半田の溶融温度以上に加熱することを特徴とする請求項８に記載の半田付け実装構造の製造方法。
  11. 上記第２の半田として、半田ボールを用いることを特徴とする請求項９に記載の半田付け実装構造の製造方法。
  12. 請求項１〜７のいずれか１項に記載の半田付け実装構造を備えることを特徴とする電子機器。
  13. 基板に形成された基板電極と、その基板に実装される実装部品に形成された実装電極とを、半田接合部によって接合する半田付け実装方法であって、
    複数種類の半田により半田接合部を形成し、それら複数種類の半田のセルフアライメントにより、基板電極と実装電極との位置合わせを行うことを特徴とする半田付け実装方法。
JP2005219548A 2005-07-28 2005-07-28 半田付け実装構造の製造方法および半田付け実装方法 Expired - Fee Related JP4040644B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005219548A JP4040644B2 (ja) 2005-07-28 2005-07-28 半田付け実装構造の製造方法および半田付け実装方法
CN2006800274151A CN101233793B (zh) 2005-07-28 2006-07-21 钎焊安装结构的制造方法以及钎焊安装方法
EP06768352A EP1912484A4 (en) 2005-07-28 2006-07-21 BRAZING MOUNTING STRUCTURE, METHOD OF MANUFACTURING SAME AND METHOD OF MOUNTING BRAZING STRUCTURE
US11/989,453 US20090166069A1 (en) 2005-07-28 2006-07-21 Solder Mounting Structure, Method for Manufacturing Such Solder Mounting Structure and Use of Such Solder Mounting Structure
KR1020087004276A KR100982183B1 (ko) 2005-07-28 2006-07-21 납땜 실장 구조의 제조 방법
PCT/JP2006/314474 WO2007013365A1 (ja) 2005-07-28 2006-07-21 半田付け実装構造およびその製造方法、並びにその利用
TW095127496A TWI330056B (en) 2005-07-28 2006-07-27 Soldered package, manufacturing method of same, and utilization of same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005219548A JP4040644B2 (ja) 2005-07-28 2005-07-28 半田付け実装構造の製造方法および半田付け実装方法

Publications (2)

Publication Number Publication Date
JP2007036059A true JP2007036059A (ja) 2007-02-08
JP4040644B2 JP4040644B2 (ja) 2008-01-30

Family

ID=37683263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005219548A Expired - Fee Related JP4040644B2 (ja) 2005-07-28 2005-07-28 半田付け実装構造の製造方法および半田付け実装方法

Country Status (7)

Country Link
US (1) US20090166069A1 (ja)
EP (1) EP1912484A4 (ja)
JP (1) JP4040644B2 (ja)
KR (1) KR100982183B1 (ja)
CN (1) CN101233793B (ja)
TW (1) TWI330056B (ja)
WO (1) WO2007013365A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214172A (ja) * 2006-02-07 2007-08-23 Nec Corp Ｌｓｉパッケージ及びコア入りはんだバンプ並びにｌｓｉパッケージ実装方法
JP2009277777A (ja) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd はんだボール搭載方法及び電子部品実装用部材
JP2011054649A (ja) * 2009-08-31 2011-03-17 Ihi Corp 電子装置の製造方法及び電子装置
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板
WO2015011753A1 (ja) * 2013-07-22 2015-01-29 富士機械製造株式会社 部品装着検査装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152659A1 (en) * 2007-12-18 2009-06-18 Jari Hiltunen Reflowable camera module with improved reliability of solder connections

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324876A (ja) * 1995-02-09 2002-11-08 Kyocera Corp 配線基板およびその実装構造
US5868304A (en) * 1996-07-02 1999-02-09 International Business Machines Corporation Socketable bump grid array shaped-solder on copper spheres
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
US6050481A (en) * 1997-06-25 2000-04-18 International Business Machines Corporation Method of making a high melting point solder ball coated with a low melting point solder
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
US6350669B1 (en) * 2000-10-30 2002-02-26 Siliconware Precision Industries Co., Ltd. Method of bonding ball grid array package to circuit board without causing package collapse
JP2002190497A (ja) * 2000-12-21 2002-07-05 Sony Corp フリップチップ実装用の封止樹脂
JP2003051671A (ja) * 2001-06-01 2003-02-21 Nec Corp 実装構造体の製造方法および実装構造体
JP2002368373A (ja) * 2001-06-06 2002-12-20 Toyo Commun Equip Co Ltd 電子デバイス
DE50207747D1 (de) * 2001-12-15 2006-09-14 Pfarr Stanztechnik Gmbh Bleifreies weichlot
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP4104889B2 (ja) * 2002-03-29 2008-06-18 株式会社東芝 光半導体装置
JP4008799B2 (ja) * 2002-11-20 2007-11-14 ハリマ化成株式会社 無鉛はんだペースト組成物およびはんだ付け方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4791685B2 (ja) * 2003-05-22 2011-10-12 シャープ株式会社 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
US8390126B2 (en) * 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214172A (ja) * 2006-02-07 2007-08-23 Nec Corp Ｌｓｉパッケージ及びコア入りはんだバンプ並びにｌｓｉパッケージ実装方法
JP2009277777A (ja) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd はんだボール搭載方法及び電子部品実装用部材
JP2011054649A (ja) * 2009-08-31 2011-03-17 Ihi Corp 電子装置の製造方法及び電子装置
WO2012132880A1 (ja) * 2011-03-25 2012-10-04 株式会社村田製作所 セラミック多層基板
CN103460818A (zh) * 2011-03-25 2013-12-18 株式会社村田制作所 陶瓷多层基板
JPWO2012132880A1 (ja) * 2011-03-25 2014-07-28 株式会社村田製作所 セラミック多層基板
JP5590223B2 (ja) * 2011-03-25 2014-09-17 株式会社村田製作所 セラミック多層基板
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
WO2015011753A1 (ja) * 2013-07-22 2015-01-29 富士機械製造株式会社 部品装着検査装置
JPWO2015011753A1 (ja) * 2013-07-22 2017-03-02 富士機械製造株式会社 部品装着検査装置

Also Published As

Publication number Publication date
TW200742512A (en) 2007-11-01
JP4040644B2 (ja) 2008-01-30
WO2007013365A1 (ja) 2007-02-01
CN101233793B (zh) 2012-10-24
EP1912484A1 (en) 2008-04-16
KR20080027398A (ko) 2008-03-26
TWI330056B (en) 2010-09-01
KR100982183B1 (ko) 2010-09-14
CN101233793A (zh) 2008-07-30
EP1912484A4 (en) 2009-12-30
US20090166069A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR100680022B1 (ko) 기판의 휨 저감 구조 및 기판의 휨 저감 방법
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
JP4040644B2 (ja) 半田付け実装構造の製造方法および半田付け実装方法
JP4421528B2 (ja) 半田付け実装構造およびその製造方法、並びにその利用
US6062460A (en) Apparatus for producing an electronic circuit
JP2008109009A (ja) 半導体装置の製造方法
KR100503223B1 (ko) 부품 실장 방법
KR20080036557A (ko) 전자 부품 실장 방법
JP2009283628A (ja) 半導体素子実装方法
JP5517433B2 (ja) リードレス電子部品の実装方法及び実装構造
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP2013121142A (ja) 撮像装置および撮像装置の製造方法
JP4052848B2 (ja) 光素子の実装方法
JP2007194495A (ja) チップ部品の製造方法
JP4606376B2 (ja) 半導体装置
JP2005142497A (ja) 電子部品及び電子部品の実装方法
JP2006012883A (ja) 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット
JP2005347660A (ja) 面実装部品の取付構造、及びその取付方法
JP2006351901A (ja) 電子部品のバンプ形成方法および電子部品の基板への実装方法
JP5328288B2 (ja) 半導体装置のはんだ付け方法及び実装構造
US20090111299A1 (en) Surface Mount Array Connector Leads Planarization Using Solder Reflow Method
JPH07302860A (ja) 半導体パッケージの実装構造および実装方法
JP2005125408A (ja) はんだ付け用組成物
JP2008072024A (ja) 半導体装置の実装構造
JP2007165580A (ja) 電子部品実装方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees