KR100982183B1 - 납땜 실장 구조의 제조 방법 - Google Patents

납땜 실장 구조의 제조 방법 Download PDF

Info

Publication number
KR100982183B1
KR100982183B1 KR1020087004276A KR20087004276A KR100982183B1 KR 100982183 B1 KR100982183 B1 KR 100982183B1 KR 1020087004276 A KR1020087004276 A KR 1020087004276A KR 20087004276 A KR20087004276 A KR 20087004276A KR 100982183 B1 KR100982183 B1 KR 100982183B1
Authority
KR
South Korea
Prior art keywords
solder
mounting
electrode
alignment
substrate
Prior art date
Application number
KR1020087004276A
Other languages
English (en)
Other versions
KR20080027398A (ko
Inventor
카즈오 키노시타
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20080027398A publication Critical patent/KR20080027398A/ko
Application granted granted Critical
Publication of KR100982183B1 publication Critical patent/KR100982183B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/048—Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 카메라 모듈 구조(10)는 프린트 기판(1)에 형성된 기판 전극(2)과, 그 프린트 기판(1)에 실장된 카메라 모듈(3)에 형성된 실장 전극(4)이 땜납 접합부(5)를 통해서 접합되고, 기판 전극(2)과 실장 전극(4)이 셀프 얼라인먼트에 의해 위치 맞춤되어 있다. 그리고, 땜납 접합부(5)가 특성이 다른 제 1 땜납(6)과 제 2 땜납(7)으로 구성되어 있다. 따라서, 셀프 얼라인먼트에 의해 중량이 무거운 부품이 기판에 땜납 접합된 납땜 실장 구조를 실현할 수 있다.
납땜

Description

납땜 실장 구조의 제조 방법{METHOD FOR MANUFACTURING SOLDER MOUNTING STRUCTURE}
본 발명은 비교적 무거운 부품이여도 실장할 수 있는 납땜 실장 구조 및 그 제조 방법, 및 그 이용에 관한 것이다.
기판 상에 집적회로(IC) 패키지나 칩 형상의 전자 부품(실장 부품)을 납땜에 의해 실장하는 방법으로서, 기판의 이면측(전자 부품을 실장하는 면과는 반대인 면)으로부터 가열하여 땜납을 용융시킴으로써 행해지는 방법이 있다. 이 방법에서는 땜납을 용융시키기 위해서 기판의 이면측을 땜납의 용융 온도보다 상당히 고온으로 가열할 필요가 있다. 그 결과, 열 스트레스에 의해 땜납 접합부의 기판의 이면측 부분에 기포가 생긴다. 또한, 이 방법에서는 납땜시에 전자 부품을 기계로 누르기 때문에 땜납부의 쇼트나 위치가 어긋난다는 문제도 생긴다.
그래서, 이들 문제를 해결하기 위해서 셀프 얼라인먼트(self alignment)에 의해 기판 상에 전자 부품을 실장하는 방법이 있다. 셀프 얼라인먼트란 용융 땜납의 표면 장력과 응력에 의해 전자 부품이 들어올려지고, 응력의 복원력에 의해 그 전자 부품이 기판 상의 실장 위치에 자기(自己) 정렬되는 것이다. 바꿔 말하면, 셀 프 얼라인먼트란 가열에 의해 용융된 땜납이 기판의 전극 상에서 젖어 퍼질 때에 용융 땜납의 표면 장력에 의해 전자 부품의 전극이 기판의 전극에 대응하도록 이동되는 것이다.
이와 같이, 셀프 얼라인먼트는 기판과 기판에 실장되는 전자 부품을 무리없이 고정밀도로 위치 맞춤할 수 있는 특성이 있다. 이 때문에, 셀프 얼라인먼트는 고정밀도의 위치 맞춤이 요구되는 전자 부품의 실장 방법으로서 주목받고 있다.
예컨대, 비특허문헌1에는 광섬유 케이블의 선심과 수광소자의 중심의 위치 맞춤을 셀프 얼라인먼트에 의해 행하는 것이 개시되어 있다. 이 문헌에서는 비교적 고정밀도의 위치 맞춤이 요구되는 광학부재를 셀프 얼라인먼트에 의해 위치 맞춤하고 있다.
또한, 예컨대, 특허문헌1 및 2에는 IC 패키지(칩 스케일 패키지(CSP))와 칩 형상의 전자 부품의 실장을 셀프 얼라인먼트에 의해 행하는 것이 개시되어 있다.
구체적으로는, 특허문헌1에서는 전자 부품으로서 소위 칩부품(저항ㆍ콘덴서 등) 및 IC 부품 등을 프린트 기판에 실장(면실장)할 때에 그 전자 부품의 실장 위치를 셀프 얼라인먼트에 의해 행하고 있다. 특허문헌1에서는 셀프 얼라인먼트를 원활하게 행하기 위해서 전자 부품의 실장시에 프린트 기판에 초음파 진동을 부여하고 있다.
한편, 특허문헌2에서는 IC 패키지 부품(CSP)의 땜납 접합부(단자 랜드)의 형상(면적) 및 배치를 조정함으로써 셀프 얼라인먼트의 효과를 높이고 있다.
이와 같이, 셀프 얼라인먼트는 용융 땜납의 표면 장력을 이용하기 때문에 비 교적 가벼운 부품의 실장에 적용되어 왔다. 예컨대, IC 패키지(IC 단체(單體)의 베어 칩 실장, QFP 등), 칩 형상의 전자 부품 등의 위치 맞춤이 셀프 얼라인먼트에 의해 행해져 왔다.
특허문헌1: 일본국 공개특허공보 특허공개 2003-188515호 공보(2003년 7월 4일 공개)
특허문헌2: 일본국 공개특허공보 특허공개 2003-243757호 공보(2003년 8월 29일 공개)
비특허문헌1: 저널ㆍ어브ㆍ어플라이드ㆍ메카닉스, 62권, 390-397페이지, 1995년 6월(Journal of Applied Mechanics, Vol.62, JUNE 1995, 390-397.)
그러나, 종래, 셀프 얼라인먼트는 무거운 전자 부품의 실장에는 적용되어 오지 않았다. 이것은, 셀프 얼라인먼트는 용융 땜납의 표면 장력을 이용하기 때문에 기판에 실장되는 전자 부품이 지나치게 무거우면 그 무게에 끝까지 견딜 수 없어 표면 장력이 작용하지 않게 되기 때문이다. 표면 장력이 작용하지 않게 되면 당연히 셀프 얼라인먼트에 의한 고정밀도의 위치 맞춤을 행할 수 없다.
여기서, 최근의 디지털 스틸 카메라 및 휴대 전화 등에 실장된 카메라 모듈은 오토 포커스 기능 및 오토 줌 기능 등의 다기능을 가지는 것이 일반적이다. 이러한 다기능형의 카메라 모듈은 특히 고정밀도의 위치 맞춤이 필요하다.
그러나, 다기능형의 카메라 모듈의 중량은 필연적으로 무거워지기 때문에 셀프 얼라인먼트에 의한 고정밀도의 위치 맞춤이 행해져 오지 않았다.
그 때문에, 다기능형의 카메라 모듈 등 특히 고정밀도의 위치 맞춤을 필요로 하며 무거운 전자 부품의 실장에도 셀프 얼라인먼트를 적용하는 기술이 갈망되고 있다.
또한, 비특허문헌1에는, 셀프 얼라인먼트가 생기기 위해서는 실장 부품과 용융 땜납 사이에 작용하는 표면 장력과, 실장 부품의 중량이 탄성적으로 균형이 잡히는 것이 전제조건으로 되는 것으로 기재되어 있다. 이 기재로부터도 셀프 얼라인먼트는 비교적 가벼운 부품을 대상으로 해야만 하는 것이 현재의 상태이다.
또한, 특허문헌1과 같이, 납땜되는 프린트 기판에 대하여 초음파 진동을 부여하면 그 진동에 의해 프린트 기판에 접합되는 전자 부품이 손상될 우려가 있다.
또한, 특허문헌2와 같이, 땜납 접합부의 형상 및 배치를 조정했더라도 땜납의 표면 장력에 의한 셀프 얼라인먼트를 행하는 것은 바뀌지 않는다. 이 때문에, 기판에 접합하는 전자 부품이 무거워지면 그 표면 장력이 작용하지 않게 되어 셀프 얼라인먼트 효과가 얻어지지 않는다는 문제가 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로서, 그 목적은 셀프 얼라인먼트에 의해 중량이 무거운 부품이 기판에 땜납 접합된 납땜 실장 구조 및 그 제조 방법, 및 그들을 이용한 납땜 실장 구조 및 전자기기를 제공하는 것에 있다.
즉, 상기 목적을 달성하기 위해서, 본 발명의 납땜 실장 구조는 기판에 형성된 기판 전극과, 그 기판에 실장된 실장 부품에 형성된 실장 전극이 땜납 접합부를 통해서 접합되고, 상기 땜납 접합부는 복수 종류의 땜납을 포함해서 구성되어 있는 것을 특징으로 하고 있다.
상기 구성에 의하면, 기판 전극과 실장 전극을 접합하는 땜납 접합부가 복수개의 땜납으로 구성되어 있다. 이 때문에, 복수개의 땜납 중 일부의 땜납을 실장 부품의 지지를 위해 이용하고, 나머지 땜납을 셀프 얼라인먼트를 위해 이용함으로써 실장 부품을 지지하면서, 셀프 얼라인먼트에 의한 위치 맞춤을 행하는 것이 가능하게 된다. 즉, 기판 전극과 실장 전극이 셀프 얼라인먼트에 의해 위치 맞춤된 납땜 실장 구조를 제조하는 것이 가능하게 된다. 따라서, 가령 실장 부품이 무거워도 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다. 그 때문에, 기판 전극과 실장 전극이 고정밀도로 위치 맞춤된 납땜 실장 구조를 제공할 수 있다.
또한, 종래, 기판 전극과 실장 전극을 셀프 얼라인먼트에 의해 위치 맞춤하기 위해서는 실장 부품은 경량ㆍ소형일 필요가 있었다. 이것은, 용융 땜납의 표면 장력에 의해서만 실장 부품을 지지하고 있었기 때문에 실장 부품의 하중에 끝까지 견딜 수 없게 되기 때문이다.
본 발명의 납땜 실장 구조에서는, 상기 땜납 접합부는 상대적으로 용융 온도 또는 용융시의 표면 장력(이하, 「용융시의 표면 장력」을 단지 「표면 장력」이라고 함)이 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도 또는 표면 장력이 높은 제 2 땜납을 포함하는 것이 바람직하다.
상기 구성에 의하면, 땜납 접합부가 용융 온도 또는 표면 장력이 낮은 제 1 땜납과, 그보다 용융 온도 또는 표면 장력이 높은 제 2 땜납을 포함하고 있다.
이것에 의해, 제 1 땜납의 용융 온도가 제 2 땜납보다 낮을 경우, 땜납 접합부를 형성할 때에 제 1 땜납의 용융 온도 이상, 제 2 땜납의 용융 온도 미만으로 가열하면 제 1 땜납은 용융되는 것에 대해서 제 2 땜납은 용융되지 않는다. 따라서, 용융되지 않는 제 2 땜납에 의해 실장 부품을 지지하면서, 용융된 제 1 땜납의 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다.
또한, 제 1 땜납의 표면 장력이 제 2 땜납보다 낮을 경우, 땜납 접합부를 형성할 때에 제 1 땜납 및 제 2 땜납을 용융시키면 표면 장력이 낮은 제 1 땜납은 퍼지는 것에 대해서 표면 장력이 높은 제 2 땜납은 그 만큼 퍼지지 않는다. 따라서, 표면 장력이 높은 제 2 땜납에 의해 실장 부품을 지지하면서, 표면 장력이 낮은 제 1 땜납의 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다.
또한, 상기 구성에서는 제 1 땜납의 용융 온도 및 표면 장력 중 적어도 한쪽이 제 2 땜납보다 낮으면 된다.
본 발명의 납땜 실장 구조에서는 상기 기판 전극 및 실장 전극은 상기 땜납 접합부에 덮여져 있는 것이 바람직하다.
상기 구성에 의하면, 땜납 접합부가 기판 전극 및 실장 전극을 덮도록 형성되어 있기 때문에 기판과 실장 부품이 확실하게 접합된다. 따라서, 접합 신뢰성이 높은 납땜 실장 구조를 제공할 수 있다.
본 발명의 납땜 실장 구조에서는 제 2 땜납이 구형상임과 아울러, 제 2 땜납이 기판 전극 및 실장 전극 각각에 형성된 오목부에 끼워져 있는 것이 바람직하다.
상기 구성에 의하면, 구형상의 제 2 땜납은 기판 전극에 형성된 오목부와, 실장 전극에 형성된 오목부 사이에 끼워져 있다. 이 때문에, 셀프 얼라인먼트 위치는 기판 전극 및 실장 전극 각각에 형성된 오목부가 대향하는 위치가 된다. 이것에 의해, 셀프 얼라인먼트시에 확실하게 각 전극의 오목부에 제 2 땜납을 고정할 수 있다. 따라서, 기판 전극과 실장 전극의 위치 맞춤을 보다 고정밀도로 행할 수 있다.
본 발명의 납땜 실장 구조에서는, 상기 제 2 땜납은 기판 전극 및 실장 전극에 면접촉하도록 형성되어 있는 것이 바람직하다.
상기 구성에 의하면, 제 2 땜납이 제 1 전극 및 제 2 전극에 면접촉하고 있기 때문에 확실하게 실장 부품을 지지할 수 있다.
본 발명의 납땜 실장 구조에서는 상기 복수 종류의 땜납이 납 프리 땜납(Pb-free solder)인 것이 바람직하다. 이것에 의해, 환경을 배려한 땜납을 이용한 납땜 실장 구조를 제공할 수 있다.
본 발명의 납땜 실장 구조에서는 상기 실장 부품이 광학 소자이어도 된다. 예컨대, 상기 광학 소자는 카메라 모듈인 것이 바람직하다.
디지털 스틸 카메라 및 휴대 전화 등에 실장되는 카메라 모듈 등의 광학 소자는 특히 고정밀도로 위치 맞춤해서 기판에 실장할 필요가 있다.
상기 구성에 의하면, 그러한 광학 소자를 셀프 얼라인먼트에 의해 고정밀도로 위치 맞춤할 수 있다.
본 발명의 납땜 실장 구조에서는, 상기 땜납 접합부는 제 2 땜납보다 제 1 땜납의 비율이 높게 되어 있어도 된다. 이것에 의해, 표면 장력이 작용하기 쉬워져 셀프 얼라인먼트를 원활하게 행할 수 있다.
본 발명의 납땜 실장 구조에서는, 상기 땜납 접합부는 제 1 땜납보다 제 2 땜납의 비율이 높게 되어 있어도 된다. 이것에 의해, 실장 부품이 무거운 경우이여도 확실하게 그 실장 부품을 지지할 수 있다.
본 발명의 납땜 실장 구조의 제조 방법은 상기 목적을 달성하기 위해서 기판에 형성된 기판 전극과, 그 기판에 실장되는 실장 부품에 형성된 실장 전극이 땜납 접합부에 의해 접합된 납땜 실장 구조의 제조 방법으로서, 상기 땜납 접합부는 상대적으로 용융 온도 또는 용융시의 표면 장력이 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도 또는 용융시의 표면 장력이 높은 제 2 땜납을 포함하는 복수 종류의 땜납으로 형성함과 아울러 셀프 얼라인먼트에 의해 기판 전극과 실장 전극의 위치 맞춤을 행하고, 상기 제 2 땜납을 기판 전극 및 실장 전극에 면 접촉하도록 형성하는 동시에, 그 면 접촉한 부분 이외를 제 1 땜납에 의해 덮는 것을 특징으로 하고 있다.
상기 방법에 의하면, 복수 종류의 땜납에 의해 땜납 접합부를 형성하기 때문에, 복수개의 땜납 중 일부의 땜납을 실장 부품의 지지를 위해 이용하고, 나머지 땜납을 셀프 얼라인먼트를 위해 이용함으로써 실장 부품을 지지하면서, 셀프 얼라인먼트에 의한 위치 맞춤을 행하는 것이 가능하게 된다. 따라서, 가령 실장 부품이 무겁더라도 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다. 그 때문에, 기판 전극과 실장 전극이 고정밀도로 위치 맞춤된 납땜 실장 구조를 제조할 수 있다.
본 발명의 납땜 실장 구조의 제조 방법에서는 상기 복수 종류의 땜납으로서 상대적으로 용융 온도가 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도가 높은 제 2 땜납을 이용하고, 제 1 땜납의 용융 온도 이상, 제 2 땜납의 용융 온도 미만으로 가열해도 된다.
상기 방법에 의하면, 용융 온도의 다른 땜납을 이용하고, 제 1 땜납의 용융 온도 이상, 제 2 땜납의 용융 온도 미만으로 가열한다. 이것에 의해, 제 1 땜납은 용융되는 것에 대해서 제 2 땜납은 용융되지 않는다. 따라서, 제 2 땜납에 의해 기판에 실장되는 실장 부품을 지지하면서, 용융한 제 1 땜납의 셀프 얼라인먼트에 의해 기판 전극과 실장 전극을 고정밀도로 위치 맞춤할 수 있다.
본 발명의 납땜 실장 구조의 제조 방법에서는 상기 복수 종류의 땜납으로서 상대적으로 표면 장력이 낮은 제 1 땜납과, 제 1 땜납보다 표면 장력이 높은 제 2 땜납을 이용하고, 제 1 땜납 및 제 2 땜납의 용융 온도 이상으로 가열해도 된다.
상기 방법에 의하면, 표면 장력의 다른 땜납을 이용하고, 제 1 땜납 및 제 2 땜납의 용융 온도 이상으로 가열한다. 이것에 의해, 제 1 땜납(6) 및 제 2 땜납(7)을 용융시키면 상대적으로 표면 장력이 낮은 제 1 땜납은 제 2 땜납보다 젖어 퍼지기 쉽다. 따라서, 상대적으로 표면 장력이 높은 제 2 땜납에 의해 실장 부품을 지지하면서, 표면 장력이 낮은 제 1 땜납의 셀프 얼라인먼트에 의한 위치 맞춤할 수 있다.
본 발명의 납땜 실장 구조의 제조 방법에서는 상기 제 2 땜납으로서 땜납 볼을 이용해도 된다.
상기 방법에 의하면, 제 2 땜납이 땜납 볼이기 때문에 용융한 제 1 땜납에 의한 기판과 실장 기판의 상대적인 수평방향의 이동에 맞추어 제 2 땜납도 회전된다. 이 때문에, 셀프 얼라인먼트가 원활하게 진행된다.
본 발명의 납땜 실장 구조의 제조 방법에서는 상기 제 1 땜납으로서 땜납 페이스트를 이용해도 된다. 이것에 의해, 제 1 땜납을 용이하게 도포할 수 있다.
본 발명의 전자기기는 상기 어느 하나의 납땜 실장 구조를 구비하는 것을 특징으로 하고 있다.
상기 구성에 의하면, 셀프 얼라인먼트에 의해 고정밀도로 위치 맞춤된 납땜 실장 구조를 구비한 전자기기를 제공할 수 있다. 예컨대, 휴대 전화ㆍ디지털 스틸 카메라 등을 제공할 수 있다.
본 발명의 납땜 실장 방법은 상기 목적을 달성하기 위해서 기판에 형성된 기판 전극과, 그 기판에 실장되는 실장 부품에 형성된 실장 전극을 땜납 접합부에 의해 접합하는 납땜 실장 방법으로서, 상기 땜납 접합부는 상대적으로 용융 온도 또는 용융시의 표면 장력이 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도 또는 용융시의 표면 장력이 높은 제 2 땜납을 포함하는 복수 종류의 땜납으로 형성함과 아울러 셀프 얼라인먼트에 의해 기판 전극과 실장 전극의 위치 맞춤을 행하고, 상기 제 2 땜납을 기판 전극 및 실장 전극에 면 접촉하도록 형성하는 동시에, 그 면 접촉한 부분 이외를 제1땜납에 의해 덮는 것을 특징으로 하고 있다.
상기 구성에 의하면, 납땜 실장 구조의 제조 방법과 마찬가지로, 가령 실장 부품이 무겁더라도 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다. 그 때문에, 기판 전극과 실장 전극이 고정밀도로 위치 맞춤할 수 있다.
<발명의 효과>
본 발명의 납땜 실장 구조는, 이상과 같이, 땜납 접합부가 복수 종류의 땜납을 포함해서 구성되어 있는 구성이다. 따라서, 가령 실장 부품이 무겁더라도 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다. 그 때문에, 기판 전극과 실장 전극이 고정밀도로 위치 맞춤된 납땜 실장 구조를 제공할 수 있다는 효과를 발휘한다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은 이하에 나타내는 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이익은 첨부도면을 참조한 다음 설명으로 명백해질 것이다.
도 1은 본 발명에 따른 납땜 실장 구조의 땜납 접합부를 나타내는 단면도이다.
도 2는 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 3은 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 4는 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 5는 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 6은 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 7은 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 8은 도 1의 땜납 접합부의 형성 공정을 나타내는 단면도이다.
도 9는 도 1의 땜납 접합부에 이용하는 땜납의 온도 프로파일을 나타내는 그래프이다.
도 10은 본 발명에 따른 납땜 실장 구조에 있어서의 프린트 기판의 평면도이다.
도 11은 본 발명에 따른 납땜 실장 구조에 있어서의 다른 프린트 기판의 평면도이다.
도 12는 본 발명에 따른 납땜 실장 구조의 부분단면도이다.
도 13은 본 발명에 따른 다른 납땜 실장 구조에 있어서의 땜납 접합부의 단면도이다.
도 14는 본 발명에 따른 또 다른 납땜 실장 구조에 있어서의 땜납 접합부의 단면도이다.
(도면의 주요부분에 대한 부호의 설명)
1 : 프린트 기판(기판) 2 : 기판 전극
3 : 카메라 모듈(실장 부품) 4 : 실장 전극
5 : 땜납 접합부 6 : 제 1 땜납
7 : 제 2 땜납(땜납 볼) 10 : 카메라 모듈 구조(납땜 실장 구조)
20a,20b : 오목부
이하, 본 발명의 실시형태에 대해서 도 1~도 14에 기초하여 설명한다. 또한, 본 발명은 이것에 한정되는 것은 아니다.
본 실시형태에서는 납땜 실장 구조로서 휴대 전화 및 디지털 스틸 카메라 등의 전자기기에 구비되는 카메라 모듈 구조에 대해서 설명한다. 도 12는 본 실시형태의 카메라 모듈 구조(10)의 부분단면도이다. 도 1은 도 12의 카메라 모듈 구조(10)에 있어서의 땜납 접합부 주변의 단면도이다. 도 11은 도 12의 카메라 모듈 구조(10)에 있어서의 프린트 기판(1)의 평면도이다.
본 실시형태의 카메라 모듈 구조(10)는 프린트 기판(기판)(1)과, 프린트 기판(1)에 실장된 카메라 모듈(실장 부품; 광학 소자)(3)이 땜납 접합부(5)에 의해 접합된 구성이다. 바꿔 말하면, 카메라 모듈 구조(10)는 프린트 기판(1) 상에 땜납 접합부(땜납 패드)(5)를 통해서 카메라 모듈(3)이 적층된 구성이다.
프린트 기판(1)은, 도 11에 나타내는 바와 같이, 시트 형상의 기판이며, 한쪽의 면에 복수개의 기판 전극(2)과, 커넥터(8)가 형성되어 있다.
기판 전극(2)은 카메라 모듈(3)을 땜납 접합하기 위한 것이다. 즉, 복수개의 기판 전극(2)이 형성된 영역에 카메라 모듈(3)(도 11에는 나타내지 않음)이 실장된다.
커넥터(8)는 카메라 모듈 구조(10)를 다른 부품에 접속하기 위한 것이다. 예컨대, 커넥터(8)는 카메라 모듈(3)로 촬영한 화상 데이터를 별도의 부재에 송신한다. 이와 같이, 프린트 기판(1)은 중계 기판으로서도 기능한다.
카메라 모듈(3)은 휴대 전화 및 디지털 스틸 카메라 등에 탑재되는 렌즈 부재이다. 카메라 모듈(3)의 저면에는 프린트 기판(1)의 기판 전극(2)에 대응하여 복수개의 실장 전극(4)이 형성되어 있다. 그리고, 이들 복수개의 기판 전극(2) 및 실장 전극(4)이 대향하도록 배치되고, 땜납 접합부(5)에 의해 접합되어 있다. 즉, 기판 전극(2) 및 실장 전극(4)은 접합 단자이다.
또한, 기판 전극(2) 및 실장 전극(4)은 금속 도금(금 도금ㆍ구리 도금ㆍ땜납 도금 등)되어 있어도 된다.
여기서, 본 실시형태의 카메라 모듈 구조(10)의 특징 부분에 대해서 설명한다.
카메라 모듈 구조(10)의 최대의 특징은 기판 전극(2)과 실장 전극(4)이 셀프 얼라인먼트에 의해 위치 맞춤되어 있고, 기판 전극(2)과 실장 전극(4)을 접합하는 땜납 접합부(5)가 복수 종류의 땜납을 포함해서 구성되어 있는 것이다.
또한, 「기판 전극(2)과 실장 전극(4)의 위치 맞춤」은, 예컨대, 기판 전극(2)과 실장 전극(4)이 대향 배치되도록 위치시키며, 각 전극을 소정의 위치에 배 열시키는 것이다. 본 실시형태에서는 이 위치 맞춤을 특성이 다른 제 1 땜납(6) 및 제 2 땜납(7)에 의한 셀프 얼라인먼트에 의해 행하고 있다.
셀프 얼라인먼트는 용융 땜납의 표면 장력과 응력에 의해 실장 부품을 들어올릴 필요가 있다. 이 때문에, 종래의 셀프 얼라인먼트는 IC 패키지 등의 비교적 작고 가벼운 실장 부품에 대해서만 실시되어 있었다. 이것은, 무거운 실장 부품의 셀프 얼라인먼트를 행하면 용융 땜납이 그 무게에 끝까지 견딜 수 없어 표면 장력이 작용하지 않게 되기 때문이다.
본 발명자는, 우선, 용융시의 표면 장력이 높은 땜납을 이용하여 표면 장력 및 응력을 얻자고 시험해 본 결과, 땜납의 젖음성이 나빠져 납땜 불량이 일어남과 아울러, 접합 신뢰성도 손상되는 것이 판명되었다. 또한, 온도 조정에 의해 땜납의 용융 상태를 제어하는 것도 시험해 보았지만, 매우 고도의 온도 조정이 요구되어 현실적으로 대량 생산에는 적합하지 않은 것이 판명되었다.
그래서, 본 발명자는, 예의 검토한 결과, 종래의 땜납 접합부가 단일의 땜납으로 구성되어 있는 것에 착안하여 땜납 접합부를 복수개의 땜납으로 구성하는 것에 이르렀다.
즉, 본 실시형태의 카메라 모듈 구조(10)에서는 셀프 얼라인먼트에 의해 프린트 기판(1)과 카메라 모듈(3)을(보다 상세하게는 기판 전극(2)과 실장 전극(4)을) 고정밀도로 위치 맞춤하기 위해서 땜납 접합부(5)가 복수 종류의 땜납을 포함해서 구성되어 있다. 즉, 땜납 접합부(5)는 특성이 다른 복수개의 땜납으로 구성되어 있다.
보다 상세하게는, 본 실시형태에서는, 땜납 접합부(5)는 상대적으로 용융 온도가 높은 제 1 땜납(6)과, 제 1 땜납(6)보다 용융 온도가 높은 제 2 땜납(7)으로 구성되어 있다. 이것에 의해, 땜납 접합부(5) 형성시에 제 1 땜납(6)의 용융 온도 이상, 제 2 땜납(7)의 용융 온도 미만으로 가열함으로써 제 1 땜납(6)은 용융되는 것에 대해서 제 2 땜납(7)은 용융되지 않는다. 따라서, 제 2 땜납(7)에 의해 카메라 모듈(3)을 지지하면서, 제 1 땜납(6)의 표면 장력에 의한 셀프 얼라인먼트가 가능하게 된다. 이 때문에, 카메라 모듈(3)과 같은 무거운 실장 부품도 프린트 기판(1)에 고정밀도로 위치 맞춤시킬 수 있다.
또한, 땜납 접합부(5)에 있어서 제 1 땜납(6)의 영역 및 제 2 땜납(7) 영역의 비율(땜납 접합부(5)에 있어서의 제 1 땜납(6) 또는 제 2 땜납(7)의 점유율)은 특별히 한정되는 것은 아니고, 카메라 모듈(3) 등의 실장 부품에 따라 설정하면 된다. 예컨대, 실장 부품이 가벼운 경우에는 제 2 땜납(7)보다 제 1 땜납(6)의 비율을 높게 함으로써 표면 장력이 작용하기 쉬워져 셀프 얼라인먼트를 원활하게 행할 수 있다. 한편, 카메라 모듈(3)과 같이, 실장 부품이 무거운 경우에는 제 1 땜납(6)보다 제 2 땜납(7)의 비율을 높게 함으로써 확실하게 그 실장 부품을 지지할 수 있다.
또한, 상기 구성에서는 제 2 땜납(7)이 땜납 접합부(5)의 중앙부에 설치되어 있기 때문에 카메라 모듈(3)을 안정되게 지지할 수 있도록 되어 있다. 또한, 땜납 접합부(5)가 기판 전극(2) 및 실장 전극(4)을 덮도록 형성되어 있기 때문에 프린트 기판(1)과 카메라 모듈(3)이 확실하게 접합된다. 따라서, 접합 신뢰성이 높은 카메 라 모듈 구조(10)로 되어 있다. 땜납 접합부(5)의 형성에 대해서는 후술한다.
본 실시형태에서는, 도 11과 같이, 기판 전극(2)은 복수개의 전극이 사각형상으로 배치된 구성으로 되어 있다. 그리고, 사각형의 정점에 배치된 기판 전극(2)만이 복수 종류의 땜납(제 1 땜납(6) 및 제 2 땜납(7))에 의해 접합되어 있고, 정점 이외에 배치된 기판 전극(2)이 단일의 땜납에 의해 접합되어 있다. 또한, 도 10과 같이, 복수 종류의 땜납에 의한 땜납 접합부(5)는 모든 기판 전극(2)에 형성되어 있어도 된다.
이와 같이, 복수 종류의 땜납을 포함하는 땜납 접합부(5)는 기판 전극(2)의 적어도 일부에 형성되어 있으면 된다. 또한, 기판 전극(2)의 배치는 실장하는 부품에 맞춰서 설정하면 되고, 특별히 한정되는 것은 아니다.
다음에, 본 실시형태의 카메라 모듈 구조(10)의 제조 방법에 대해서 설명한다. 도 2~도 8은 카메라 모듈 구조(10)의 제조 공정을 나타내는 단면도이다.
본 실시형태의 카메라 모듈 구조(10)의 제조 방법은 프린트 기판(1)에 형성된 기판 전극(2)과, 카메라 모듈(3)에 형성된 실장 전극(4)을 접합하기 위한 땜납 접합부(5)를 형성하는 공정(땜납 접합부 형성 공정)을 갖고 있다.
본 실시형태의 카메라 모듈 구조(10)의 제조 방법은 이 땜납 접합부 형성 공정에 있어서 땜납 접합부(5)를 복수 종류의 땜납으로 형성함과 아울러, 셀프 얼라인먼트에 의해 기판 전극(2)과 실장 전극(4)의 위치 맞춤을 행하는 것을 특징으로 하고 있다.
이하, 카메라 모듈 구조(10)의 제조 방법에 대해서 상세하게 설명한다.
우선, 도 2에 나타내는 바와 같이, 프린트 기판(1) 상의 기판 전극(2)의 영역에 땜납을 공급하기 위해서 땜납 마스크(100)를 배치한다. 땜납 마스크(100)에는 기판 전극(2)에 대응하는 부분보다 약간 넓은 개구부가 형성되어 있다. 이 때문에, 프린트 기판(1)에 땜납 마스크(100)를 배치하면 프린트 기판(1)의 기판 전극(2)의 형성 영역이 노출된다. 다음에, 땜납 마스크(100)의 개구부(즉 노출된 기판 전극(2))에 제 2 땜납(7)으로서 땜납 볼을 배치한다. 예컨대, 제 2 땜납(7)을 땜납 마스크(100) 상에 흩뿌리면 땜납 마스크(100)의 개구부에 용이하게 제 2 땜납이 공급된다. 즉, 기판 전극(2)에 확실하게 제 2 땜납(7)을 공급할 수 있다.
다음에, 도 3에 나타내는 바와 같이, 또한, 땜납 마스크(100) 상으로부터 제 1 땜납(6)을 도포(프린트)한다. 여기서는, 제 1 땜납(6)으로서 땜납 페이스트를 이용하고, 땜납 인쇄에 의해 제 1 땜납(6)을 땜납 마스크(100)의 개구부에 도포했다. 또한, 제 1 땜납(6)을 도포하는 때는 제 1 땜납(6)이 제 2 땜납(7)을 덮도록 제 1 땜납(6)을 도포했다. 이것에 의해 도 3에 나타내는 바와 같이, 제 2 땜납(7)은 제 1 땜납(6)의 내부에 포함된다.
다음에, 도 4에 나타내는 바와 같이, 제 1 땜납(6)의 도포 완료 후, 땜납 마스크(100)를 프린트 기판(1)으로부터 제거한다. 이것에 의해, 도 5에 나타내는 바와 같이, 프린트 기판(1)의 기판 전극(2) 상에 제 1 땜납(6)과 제 2 땜납(7)으로 이루어지는 땜납 접합부(5)(땜납 패드)가 형성된다. 또한, 땜납 마스크(100)의 개구부는 기판 전극(2)보다 약간 크기 때문에 기판 전극(2)은 제 1 땜납(6) 및 제 2 땜납(7)에 의해 덮여져 있다.
또한, 여기서는, 제 1 땜납(6)의 용융 온도는 제 2 땜납(7)의 용융 온도보다 낮은 것으로 한다.
다음에, 도 6에 나타내는 바와 같이, 땜납 접합부(5) 상에 카메라 모듈(3)을 탑재기(반송 장치)에 의해 탑재한다. 이 때, 카메라 모듈(3)에 형성된 실장 전극(4)이 프린트 기판(1)의 기판 전극(2)과 대향하도록 카메라 모듈(3)을 배치한다.
여기서, 카메라 모듈(3)은 고정밀도의 위치 맞춤이 필요하다. 그러나, 탑재기에 의한 카메라 모듈(3)의 배치에서는 기판 전극(2)과 실장 전극(4)의 위치 맞춤은 불충분하다. 예컨대, 도 6의 파선으로 나타내는 바와 같이, 기판 전극(2) 및 실장 전극(4)이 배치되어야 할 위치(셀프 얼라인먼트 위치)를 기판 전극(2)과 실장 전극(4)이 대향하고, 각 전극의 양단이 각각 정렬된 위치로 하면 도 6에 나타내는 기판 전극(2)과 실장 전극(4)의 위치 맞춤은 불충분하다. 이 때문에, 예컨대, 도 6의 파선 화살표로 나타내는 바와 같이, 카메라 모듈(3)을 좌측으로 이동시켜서 기판 전극(2)과 실장 전극(4)을 위치 맞춤할 필요가 있다.
본 실시형태에서는 이러한 불충분한 위치 맞춤을 용융 땜납에 의한 셀프 얼라인먼트에 의해 행한다.
상술한 바와 같이, 제 1 땜납(6)의 용융 온도는 제 2 땜납(7)의 용융 온도보다 낮다. 이 때문에, 셀프 얼라인먼트를 행하기 위해서는, 우선, 제 1 땜납(6)의 용융 온도 이상, 제 2 땜납(7)의 용융 온도 미만으로 가열한다. 이것에 의해, 도 7에 나타내는 바와 같이, 제 1 땜납(6)은 용융되는 것에 대해서 제 2 땜납(7)은 용융되지 않는다. 이 때문에, 제 1 땜납(6)이 용융되어도 카메라 모듈(3)은 용융되지 않는 제 2 땜납(7)에 의해 지지된다. 따라서, 카메라 모듈(3)의 하중에 견딜 수 없어 제 1 땜납(6) 및 제 2 땜납(7)이 눌러 부서지는 일은 없다(도면 중 화살표).
또한, 이 가열은, 예컨대, 리플로우 장치에 의해 행할 수 있다. 또한, 카메라 모듈(3)은 제 2 땜납(7)에 의해서만 지지되는 것은 아니고, 용융된 제 1 땜납(6)의 표면 장력에 의해서도 지지된다.
또한, 이 가열이 의해 제 1 땜납(6)은 수평방향으로 젖어 퍼지고, 도 6과 도 7을 비교해도 알 수 있는 바와 같이, 제 1 땜납(6)의 두께(높이)는 얇게(낮게) 된다. 즉, 가열에 의해 기판 전극(2)과 실장 전극(4)의 간격이 작아진다. 또한, 용융한 제 1 땜납(6)과 실장 전극(4) 사이에는 표면 장력이 작용하고, 용융되지 않는 제 2 땜납(7)은 카메라 모듈을 지지한다.
제 2 땜납(7)에 의해 카메라 모듈(3)이 지지된 상태에서 제 1 땜납(6)이 용융되면, 도 8에 나타내는 바와 같이, 제 1 땜납(6)은 탄성 응력에 의해 수평방향(도면 중 양 화살표)으로의 이동이 가능하게 된다. 이 이동에 의해 기판 전극(2)과 실장 전극(4)의 위치 맞춤(도면 중의 파선)이 행해진다. 이와 같이, 제 1 땜납(6)은 탄성 응력에 의한 위치 맞춤을 행하도록 작용하고, 제 2 땜납(7)은 카메라 모듈(3)을 지지하도록 작용함으로써 셀프 얼라인먼트가 행해진다.
본 실시형태에서는 제 2 땜납(7)으로서 땜납 볼을 이용하기 때문에, 제 1 땜납(6)에 의한 프린트 기판(1)과 카메라 모듈(3)의 상대적인 수평방향의 이동에 맞추어 제 2 땜납(7)도 회전된다. 이 때문에 셀프 얼라인먼트가 원활하게 진행한다.
마지막으로, 가열 온도를 제 2 땜납(7)의 용융 온도 이상으로 상승시킴으로 써, 도 1에 나타내는 바와 같이, 제 2 땜납(7)도 용융된다. 그 후, 용융한 제 2 땜납(7)을 냉각함으로써 땜납 접합부(5)의 형성이 완료된다. 이것에 의해, 제 2 땜납(7)은 기판 전극(2) 및 실장 전극(4)에 면접촉하게 된다. 따라서, 카메라 모듈(3)을 안정되게 지지할 수 있다.
또한, 제 2 땜납(7)을 용융시키는 온도는 용융 온도 이상이면 되지만, 기판 전극(2) 및 실장 전극(4)에 용착될 정도인 것이 바람직하다. 이것에 의해, 땜납의 신뢰성을 확보할 수 있다.
이와 같이, 본 실시형태에 의하면, 제 2 땜납(7)에 의해 카메라 모듈(3)을 지지하면서, 용융한 제 1 땜납(6)의 표면 장력에 의한 셀프 얼라인먼트 효과가 얻어진다. 이 때문에, 가령, 프린트 기판(1)에 카메라 모듈(3)과 같은 비교적 무거운 부재를 실장할 경우이여도, 카메라 모듈(3)의 하중 때문에 셀프 얼라인먼트 효과를 달성할 수 없다는 문제를 해소할 수 있다.
이것에 대하여 종래는 땜납 접합부(5)가 단일(1종류)의 땜납으로 구성되어 있었기 때문에, 카메라 모듈(3)을 용융 땜납의 표면 장력에 의해서만 지지하게 된다. 즉, 제 1 땜납(6)의 표면 장력에 의해서만 카메라 모듈(3)을 지지하게 된다. 그러나, 땜납 품질을 양호하게 유지할 수 있는 표면 장력만으로는 카메라 모듈(3)과 같은 무거운 실장 부품을 지지할 수 없어 셀프 얼라인먼트를 실현할 수 없었다. 또한, 용융 땜납의 표면 장력 및 응력을 얻기 위해서 단일의 땜납으로서 용융시의 표면 장력이 높은 땜납을 이용하면, 높은 표면 장력인 것이 원인이 되어 납땜 불량(비젖음성) 때문에 땜납이 완전히 부착되지 않아 신뢰성이 손상된다.
또한, 본 실시형태에 있어서 제 1 땜납(6) 및 제 2 땜납(7)은 각각 1종류의 땜납으로 구성되어 있어도 되고, 특성이 다른 복수 종류의 땜납으로 구성되어 있어도 된다. 예컨대, 그들 복수 종류의 땜납은 용융 온도 및/또는 표면 장력이 다른 것이어도 된다. 즉, 주로 셀프 얼라인먼트를 행하기 위한 땜납이 제 1 땜납(6)이고, 주로 카메라 모듈(3)을 지지하기 위한 땜납이 제 2 땜납(7)이 되고, 각 땜납이 각각의 기능을 갖고 있으면 땜납의 종류(수)는 한정되는 것은 아니다.
또한, 본 실시형태에서는 땜납 마스크(100)의 개구부에 제 2 땜납(7)을 공급한 후, 제 1 땜납(6)을 공급했지만, 제 1 땜납(6) 및 제 2 땜납(7)의 공급 순서도 특별히 한정되는 것은 아니고, 동시에 공급해도, 제 1 땜납(6)을 먼저 공급해도 된다.
또한, 본 실시형태에서는 제 2 땜납(7)을 용융시켰지만(도 1 참조), 제 2 땜납(7)은 반드시 용융시킬 필요는 없고, 땜납 볼의 형상(볼 형상) 그대로이어도 된다. 즉, 제 2 땜납(7)은 용융시켜도, 용융시키지 않아도 된다.
또한, 본 실시형태에서는, 도 11에 나타내는 바와 같이, 기판 전극(2)의 일부에 대해서 제 2 땜납(7)을 배치했지만, 제 2 땜납(7)은 임의의 기판 전극(2)에 배치하면 되고, 도 10에 나타내는 바와 같이, 모든 기판 전극(2)에 제 2 땜납(7)을 배치해도 된다.
또한, 본 실시형태에서는, 땜납 마스크(100)의 개구부에 공급하는 제 2 땜납(7)은 1개의 기판 전극(2)에 대하여 1개씩 공급하고 있었다. 그러나, 기판 전극(2)에 대하여 복수개의 제 2 땜납(7)을 공급해도 된다. 도 13은 땜납 접합부(5) 에 제 2 땜납(7)의 영역이 2개 형성된 예를 나타내는 단면도이다. 도 13에 나타내는 바와 같이, 땜납 접합부(5)에 제 2 땜납(7)이 형성된 영역이 복수개 형성되어 있어도 된다.
본 실시형태에서는 제 1 땜납(6) 및 제 2 땜납(7)으로서 용융 온도가 다른 땜납을 이용했지만, 제 1 땜납(6) 및 제 2 땜납(7)의 용융 온도 및 용융 시간은 프린트 기판(1)에 탑재하는 부품(카메라 모듈(3))의 내열성을 고려해서 설정하면 된다. 즉, 제 1 땜납(6) 및 제 2 땜납(7)의 용융 온도 및 용융 시간은 프린트 기판(1) 및 카메라 모듈(3)이 파손되지 않는 범위에서 설정하면 되고, 특별히 한정되는 것은 아니다.
예컨대, 도 9는 땜납 접합부(5)에 이용하는 땜납의 온도 프로파일을 나타내는 그래프이다. 도 9는, 실제로, 프린트 기판(1)에 카메라 모듈(3)을 납땜할 때의 땜납을 용융하는 온도 프로파일이다. 도 9에 나타내는 바와 같이, 일단, 땜납 용융 온도 이하의 예비 가열 온도로 유지하고, 프린트 기판(1) 상의 온도 분포를 균일화한다(예비 가열). 그 후, 땜납의 용융 온도 이상으로 가열하고, 땜납의 입자화 방지를 위해서 급랭한다(본가열).
도 9에 있어서 카메라 모듈(3)의 내열 조건에서 제약되는 실장 피크 온도를 Tmax로 하면 제 1 땜납(6)의 용융 온도(T1)는 Tmax 이하일 필요가 있지만, 제 2 땜납(7)의 용융 온도(T2)는 Tmax 이상이어도 된다. 또한 온도는, 통상, 실온으로부터 서서히 상승시켜서 제 1 땜납(6)의 용융 온도(T1) 미만의 온도에서 일단 유지해서 예비 가열을 행한다. 그 후, 제 1 땜납(6) 및 제 2 땜납(7)의 용융 온도 이상으로 끌어 올리고, 급격하게 냉각한다.
이러한 프로세스는 땜납의 조성, 플럭스, 납땜 품질의 타깃 등에 의해 다양하고, 도 9의 온도 프로파일은 개략적인 것이다.
또한, 예컨대, 제 1 땜납(6)의 용융 온도는 140℃~219℃인 것이 바람직하고, 183℃~190℃인 것이 보다 바람직하다. 제 2 땜납(7)은 제 1 땜납(6)보다 용융 온도가 높으면 특별히 한정되는 것은 아니다. 또한, 제 1 땜납(6)과 제 2 땜납(7)의 용융 온도차는 특별히 한정되는 것은 아니지만, 그 온도차가 클수록 제 1 땜납(6)만을 확실하게 용융시킬 수 있다.
또한, 제 1 땜납(6) 및 제 2 땜납(7)은 용융 온도가 다른 땜납에 한정되는 것은 아니고, 특성이 다른 땜납이면 된다. 예컨대, 제 1 땜납(6) 및 제 2 땜납(7)은 용융시의 표면 장력이 다른 땜납이어도 된다. 구체적으로는, 제 1 땜납(6)은 제 2 땜납(7)보다 용융시의 표면 장력이 낮은 것이어도 된다. 이 경우, 제 1 땜납(6) 및 제 2 땜납(7)을 용융시키면 상대적으로 표면 장력이 낮은 제 1 땜납(6)은 제 2 땜납(7)보다 젖어 퍼지기 쉽다. 따라서, 이 구성에서도 상대적으로 표면 장력이 높은 제 2 땜납(7)에 의해 카메라 모듈(3)을 지지하면서, 표면 장력이 낮은 제 1 땜납(6)의 셀프 얼라인먼트에 의한 위치 맞춤이 가능하게 된다.
제 1 땜납(6) 및 제 2 땜납(7)의 표면 장력은 특별히 한정되는 것은 아니지만, 예컨대, 제 1 땜납(6)의 표면 장력(용융시의 표면 장력)은 3.17×10-4N/㎜~4.50×10-4N/㎜인 것이 바람직하고, 3.25×10-4N/㎜~3.86×10-4N/㎜인 것이 보다 바람직하 다. 제 2 땜납(7)은 제 1 땜납보다 표면 장력이 높으면 특별히 한정되는 것은 아니다.
또한, 표면 장력은 땜납의 용융 온도 부근(예컨대, 183℃ 부근)에 있어서의 모세관 상승법에 의한 값을 나타내고 있다.
또한, 땜납의 표면 장력은 땜납의 신뢰성(마무리)에도 영향을 준다. 즉, 표면 장력이 높은 땜납은 젖음성이 낮기 때문에 땜납의 마무리가 나쁘다. 상대적으로 표면 장력이 높은 제 2 땜납(7)에 의해 땜납의 신뢰성이 나빠졌더라도 그 나쁜 개소를 제 1 땜납(6)에 의해 보충할 수 있다.
또한, 본 실시형태에서 이용하는 땜납의 종류도 특별히 한정되는 것은 아니지만, 환경을 배려하여 소위 납 프리 땜납인 것이 바람직하다. 납 프리 땜납으로서는, 예컨대, Sn-Ag계 땜납, Sn-Zn계 땜납, Sn-Bi계 땜납, Sn-In계 땜납, Sn-Ag-Cu계 땜납 등이 예시되지만, 특별히 한정되는 것은 아니다. 구체적으로는 제 1 땜납으로서 Sn-9Zn, Sn-8Zn-3Bi, Sn-9Zn-Al, Sn-8Zn-3In, 제 2 땜납으로서 Sn-3.5Ag, Sn-3Ag-0.5Cu, Sn-3.4Ag-4.8Bi를 들 수 있다. 그러나, 각 땜납 성분의 조성비도 특별히 한정되는 것은 아니다.
또한, 제 1 땜납(6) 및 제 2 땜납(7)은 플럭스가 혼입된 것이어도 된다. 바꿔 말하면, 제 1 땜납(6) 및 제 2 땜납(7)은 플럭스제 등을 함유하는 땜납 페이스트(크림 땜납)이어도 된다. 이것에 의해, 땜납의 젖음성 및 유동성이 향상되기 때문에 보다 높은 셀프 얼라인먼트 효과가 얻어진다.
플럭스의 종류는 실장 부품 및 기판 각각에 형성된 전극의 성분에 의해 설정 하면 되고, 특별히 한정되는 것은 아니다. 플럭스로서는, 예컨대, 부식성 플럭스(ZnCl2-NH3Cl계의 혼합염 등), 완성(緩性) 플럭스(유기산 및 그 유도체 등), 비부식성 플럭스(송진(로진(rosin))과 이소프로필알콜의 혼합물 등), 수용성 플럭스(로진계 플럭스 등), 저잔사 플럭스(고형성분이 5% 이하에서 유기산을 활성제로 하는 로진계 또는 수지계의 플럭스 등) 등을 이용할 수 있다.
본 실시형태의 땜납 접합부(5)는 이하와 같이 구성할 수도 있다. 도 13 및 도 14는 땜납 접합부(5)의 다른 구성을 나타내는 단면도이다.
도 1의 구성에서는 1개의 땜납 접합부(5)에 대하여 제 2 땜납(7)의 영역이 1개이었던 것에 대해서, 도 13의 구성에서는 1개의 땜납 접합부(5)에 대하여 제 2 땜납(7)의 영역이 복수개(도 13에서는 2개)이다. 이 구성에서는 카메라 모듈(3)을 안정되게 지지할 수 있다.
도 1의 구성에서는 기판 전극(2) 및 실장 전극(4)은 평탄했던 것에 대해서, 도 14의 구성에서는 프린트 기판(1) 및 카메라 모듈(3)의 내측에 오목한 오목부(20aㆍ20b)를 갖고 있다. 또한, 제 2 땜납(7)은 땜납 볼로 구성되어 있다. 바꿔 말하면, 제 2 땜납(7)은 땜납 볼이 용융되지 않는 구형상으로 되어 있다. 이것에 의해, 셀프 얼라인먼트시에 구형상의 제 2 땜납(7)은 오목부(20a)와 오목부(20b)가 대향하는 위치에 고정되고, 그 이상으로는 진행되지 않는다. 따라서, 기판 전극(2)과 실장 전극(4)의 위치 맞춤을 보다 정확하게 행할 수 있다.
본 실시형태의 카메라 모듈 구조(10)의 제조 방법은 납땜 실장 방법으로서도 적용하는 것이 가능하게 된다. 이것에 의해, 기판과 실장 부품을 셀프 얼라인먼트에 의해 고정밀도로 위치 맞춤을 해서 땜납 접합할 수 있다.
본 발명은 상술한 실시형태에 한정되는 것은 아니고, 청구항에 나타낸 범위에서 각종 변경이 가능하다. 즉, 청구항에 나타낸 범위에서 적절하게 변경한 기술적 수단을 조합시켜서 얻어지는 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
본 발명은 땜납 접합부를 복수개의 땜납으로 구성함으로써 기판에 실장되는 전자 부품을 지지함과 아울러, 셀프 얼라인먼트에 의한 위치 맞춤을 행할 수 있다. 그 때문에, 모든 납땜 실장 구조에 적용가능하고, 전자 부품 산업에서 이용가능하다. 특히, 예컨대, 디지털 스틸 카메라 및 휴대 전화 등의 촬상용의 렌즈와 고체 촬상 소자가 일체가 된 카메라 모듈 등의 중량이 무거운 전자 부품을 접합하기 위한 접합용 기판(프린트 기판) 등의 납땜에 바람직하다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판에 형성된 기판 전극과, 그 기판에 실장되는 실장 부품에 형성된 실장 전극이 땜납 접합부에 의해 접합된 납땜 실장 구조의 제조 방법으로서:
    상기 땜납 접합부는 상대적으로 용융 온도 또는 용융시의 표면 장력이 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도 또는 용융시의 표면 장력이 높은 제 2 땜납을 포함하는 복수 종류의 땜납으로 형성함과 아울러 셀프 얼라인먼트에 의해 기판 전극과 실장 전극의 위치 맞춤을 행하고,
    상기 제 2 땜납을 기판 전극 및 실장 전극에 면 접촉하도록 형성하는 동시에, 그 면 접촉한 부분 이외를 제 1 땜납에 의해 덮는 것을
    특징으로 하는 납땜 실장 구조의 제조 방법.
  12. 제 11 항에 있어서, 상대적으로 용융 온도가 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도가 높은 제 2 땜납을 이용하고, 제 1 땜납의 용융 온도 이상, 제 2 땜납의 용융 온도 미만으로 가열한 후, 제 2 땜납의 용융 온도 이상으로 가열하는 것을 특징으로 하는 납땜 실장 구조의 제조 방법.
  13. 제 11 항에 있어서, 상기 복수 종류의 땜납으로서 상대적으로 용융시의 표면 장력이 낮은 제 1 땜납과, 제 1 땜납보다 용융시의 표면 장력이 높은 제 2 땜납을 이용하고, 제 1 땜납 및 제 2 땜납의 용융 온도 이상으로 가열하는 것을 특징으로 하는 납땜 실장 구조의 제조 방법.
  14. 제 12 항에 있어서, 상기 제 2 땜납으로서 땜납 볼을 이용하는 것을 특징으로 하는 납땜 실장 구조의 제조 방법.
  15. 제 12 항에 있어서, 상기 제 1 땜납으로서 땜납 페이스트를 이용하는 것을 특징으로 하는 납땜 실장 구조의 제조 방법.
  16. 삭제
  17. 기판에 형성된 기판 전극과, 그 기판에 실장되는 실장 부품에 형성된 실장 전극을 땜납 접합부에 의해 접합하는 납땜 실장 방법으로서:
    상기 땜납 접합부는 상대적으로 용융 온도 또는 용융시의 표면 장력이 낮은 제 1 땜납과, 제 1 땜납보다 용융 온도 또는 용융시의 표면 장력이 높은 제 2 땜납을 포함하는 복수 종류의 땜납으로 형성함과 아울러 셀프 얼라인먼트에 의해 기판 전극과 실장 전극의 위치 맞춤을 행하고,
    상기 제 2 땜납을 기판 전극 및 실장 전극에 면 접촉하도록 형성하는 동시에, 그 면 접촉한 부분 이외를 제 1 땜납에 의해 덮는 것을
    특징으로 하는 납땜 실장 방법.
KR1020087004276A 2005-07-28 2006-07-21 납땜 실장 구조의 제조 방법 KR100982183B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005219548A JP4040644B2 (ja) 2005-07-28 2005-07-28 半田付け実装構造の製造方法および半田付け実装方法
JPJP-P-2005-00219548 2005-07-28

Publications (2)

Publication Number Publication Date
KR20080027398A KR20080027398A (ko) 2008-03-26
KR100982183B1 true KR100982183B1 (ko) 2010-09-14

Family

ID=37683263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087004276A KR100982183B1 (ko) 2005-07-28 2006-07-21 납땜 실장 구조의 제조 방법

Country Status (7)

Country Link
US (1) US20090166069A1 (ko)
EP (1) EP1912484A4 (ko)
JP (1) JP4040644B2 (ko)
KR (1) KR100982183B1 (ko)
CN (1) CN101233793B (ko)
TW (1) TWI330056B (ko)
WO (1) WO2007013365A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4966558B2 (ja) * 2006-02-07 2012-07-04 日本電気株式会社 Ｌｓｉパッケージ及びコア入りはんだバンプ並びにｌｓｉパッケージ実装方法
US20090152659A1 (en) * 2007-12-18 2009-06-18 Jari Hiltunen Reflowable camera module with improved reliability of solder connections
JP2009277777A (ja) * 2008-05-13 2009-11-26 Tamura Seisakusho Co Ltd はんだボール搭載方法及び電子部品実装用部材
JP5402410B2 (ja) * 2009-08-31 2014-01-29 株式会社Ｉｈｉ 電子装置の製造方法
JP5590223B2 (ja) * 2011-03-25 2014-09-17 株式会社村田製作所 セラミック多層基板
JP6251268B2 (ja) * 2013-07-22 2017-12-20 富士機械製造株式会社 部品装着検査装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324876A (ja) * 1995-02-09 2002-11-08 Kyocera Corp 配線基板およびその実装構造
JP2002368373A (ja) * 2001-06-06 2002-12-20 Toyo Commun Equip Co Ltd 電子デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868304A (en) * 1996-07-02 1999-02-09 International Business Machines Corporation Socketable bump grid array shaped-solder on copper spheres
US6127735A (en) * 1996-09-25 2000-10-03 International Business Machines Corporation Interconnect for low temperature chip attachment
US6050481A (en) * 1997-06-25 2000-04-18 International Business Machines Corporation Method of making a high melting point solder ball coated with a low melting point solder
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
US6433425B1 (en) * 2000-09-12 2002-08-13 International Business Machines Corporation Electronic package interconnect structure comprising lead-free solders
US6350669B1 (en) * 2000-10-30 2002-02-26 Siliconware Precision Industries Co., Ltd. Method of bonding ball grid array package to circuit board without causing package collapse
JP2002190497A (ja) * 2000-12-21 2002-07-05 Sony Corp フリップチップ実装用の封止樹脂
JP2003051671A (ja) * 2001-06-01 2003-02-21 Nec Corp 実装構造体の製造方法および実装構造体
EP1453636B1 (de) * 2001-12-15 2006-08-02 Pfarr Stanztechnik Gmbh Bleifreies weichlot
US7053491B2 (en) * 2002-02-04 2006-05-30 Intel Corporation Electronic assembly having composite electronic contacts for attaching a package substrate to a printed circuit board
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
JP4104889B2 (ja) * 2002-03-29 2008-06-18 株式会社東芝 光半導体装置
JP4008799B2 (ja) * 2002-11-20 2007-11-14 ハリマ化成株式会社 無鉛はんだペースト組成物およびはんだ付け方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4791685B2 (ja) * 2003-05-22 2011-10-12 シャープ株式会社 導電性ボール、電極構造、電子部品の電極の形成方法、電子部品ならびに電子機器
US8390126B2 (en) * 2003-10-03 2013-03-05 Motorola Mobility Llc Method and arrangement for reduced thermal stress between substrates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324876A (ja) * 1995-02-09 2002-11-08 Kyocera Corp 配線基板およびその実装構造
JP2002368373A (ja) * 2001-06-06 2002-12-20 Toyo Commun Equip Co Ltd 電子デバイス

Also Published As

Publication number Publication date
JP2007036059A (ja) 2007-02-08
JP4040644B2 (ja) 2008-01-30
CN101233793A (zh) 2008-07-30
KR20080027398A (ko) 2008-03-26
US20090166069A1 (en) 2009-07-02
TW200742512A (en) 2007-11-01
EP1912484A1 (en) 2008-04-16
TWI330056B (en) 2010-09-01
CN101233793B (zh) 2012-10-24
EP1912484A4 (en) 2009-12-30
WO2007013365A1 (ja) 2007-02-01

Similar Documents

Publication Publication Date Title
KR100982183B1 (ko) 납땜 실장 구조의 제조 방법
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
KR20010112057A (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6062460A (en) Apparatus for producing an electronic circuit
JPH06103703B2 (ja) 半田付け方法
JPH04273453A (ja) 直接チップ取り付け方法
US5973406A (en) Electronic device bonding method and electronic circuit apparatus
KR101058390B1 (ko) 납땜 실장 구조, 그 제조 방법, 및 그 이용
KR20040105625A (ko) 실장기판의 제조방법
JP4101181B2 (ja) 光モジュールおよび光モジュールの組立方法
JP4696110B2 (ja) 電子部品の実装方法及び電子部品実装装置
KR100493563B1 (ko) 전자 부품 실장 방법
KR20080036557A (ko) 전자 부품 실장 방법
JP5517433B2 (ja) リードレス電子部品の実装方法及び実装構造
JP2510688B2 (ja) 過剰はんだ除去装置
JP4052848B2 (ja) 光素子の実装方法
JP2013121142A (ja) 撮像装置および撮像装置の製造方法
JP2008027954A (ja) 電子部品実装基板の製造方法
JPH08139427A (ja) 球状電極の形成方法
JP2006012883A (ja) 電子部品はんだ接合方法，エリアアレイ型電子部品，電子回路基板および電子部品ユニット
US20090111299A1 (en) Surface Mount Array Connector Leads Planarization Using Solder Reflow Method
JP2005125408A (ja) はんだ付け用組成物
JPH11288773A (ja) 高融点ボールコネクタ及びその製造方法、高融点ボール溶着治具
JP2008072024A (ja) 半導体装置の実装構造

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee