CN103460818A - 陶瓷多层基板 - Google Patents
陶瓷多层基板 Download PDFInfo
- Publication number
- CN103460818A CN103460818A CN2012800160762A CN201280016076A CN103460818A CN 103460818 A CN103460818 A CN 103460818A CN 2012800160762 A CN2012800160762 A CN 2012800160762A CN 201280016076 A CN201280016076 A CN 201280016076A CN 103460818 A CN103460818 A CN 103460818A
- Authority
- CN
- China
- Prior art keywords
- surface electrode
- ceramic
- layer
- electrode
- baseplate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种可靠性高的陶瓷多层基板,其具备即使在经过了镀敷工序之后仍具有足够的剥离强度的表面电极。该陶瓷多层基板包括:由多层陶瓷层层叠而成的陶瓷层叠体、形成在陶瓷层叠体的表面的表面电极、以及覆盖表面电极的边缘部的覆盖陶瓷层,在表面电极(2)的边缘部(2a)形成有环绕表面电极的凹部(12),并且表面电极的边缘部被覆盖陶瓷层(3)所覆盖,所述边缘部包括表面电极的周端部及形成有凹部的区域。另外,表面电极上未被覆盖陶瓷层覆盖的中央部的标高要低于形成有表面电极的陶瓷层叠体的主面的标高。
Description
技术领域
本发明涉及陶瓷多层基板,具体涉及在由多层陶瓷层层叠而成的陶瓷层叠体的表面形成有表面电极的陶瓷多层基板。
背景技术
陶瓷多层基板通常在由多层陶瓷层层叠而成的陶瓷基板(基板主体)的表面及内部具有表面电极和内部导体。
这种陶瓷多层基板为了确保安装可靠性,要求表面电极具有在实际使用时不会出现问题的剥离强度。
而导致设置在陶瓷多层基板表面的表面电极的剥离强度降低的原因之一,可以列举有受到为在表面电极的表面形成镀膜而实施的镀敷工序中所使用的镀敷液的影响。
这是因为,镀敷液会在陶瓷多层基板的表面残留,从而导致构成陶瓷多层基板的陶瓷与表面电极之间的界面变脆弱。
另外,由于表面电极容易以其周端部(前端部)为起点而发生剥离,因此,当表面电极的周端部(前端部)有镀敷液残留时,对于剥离强度的影响将变得显著。
例如图18所示,当包括表面电极52的周端部(前端部)在内的主要部分形成于构成陶瓷多层基板的最外层的陶瓷层51的表面时(参照专利文献1的图11),表面电极52的周端部(前端部)52a位于其与陶瓷层51的边界,而该位置是镀敷液容易残留的部分,因此容易导致表面电极的剥离强度降低。
另外,如图19所示,当表面电极52的周端部(前端部)52a被覆盖陶瓷层53所覆盖时(参照专利文献1的图2),镀敷液也可能会从陶瓷层51与表面电极52之间的边界部53渗入,在这种情况下,镀敷液将渗透并残留于被覆盖陶瓷层53所覆盖的表面电极52的周端部(前端部),从而导致剥离强度降低的问题。
另外,在残留有镀敷液的状态下对陶瓷多层基板实施干燥工序时,要求比常温更高的干燥温度。对于这种情况,当例如形成了Ni镀膜(下层)和Au镀(上层)来作为镀膜时,Ni将向Au镀膜扩散。这是因为Ni的电离倾向要高于Au,从而容易与Au发生置换。而且,Ni的扩散会导致出现污点或变色,从而有可能引起外观变差。另外,当镀膜是Ni镀膜(下层)、Sn镀膜(上层)时,若干燥温度变高,则Sn会氧化或熔解,从而产生问题。
现有技术文献
专利文献
专利文献1:日本专利特开2004-104091号公报
发明内容
发明所要解决的技术问题
本发明是为了解决上述问题而完成的,其目的在于提供一种可靠性高的陶瓷多层基板,该陶瓷多层基板具备即使在经过了镀敷工序之后仍具有足够的剥离强度的表面电极。
解决技术问题所采用的技术方案
为了解决上述问题,本发明的陶瓷多层基板包括:
由多层陶瓷层层叠而成的陶瓷层叠体、以及形成在所述陶瓷层叠体的表面的表面电极,其特征在于,
在向所述表面电极的周端部的内侧缩进的区域内,形成有凹部。
通过采用上述结构,即使经镀敷工序而附着了镀敷液的情况下,镀敷液也会存留在设于向表面电极的周端部内侧缩进的区域内的凹部(槽)中,因此,能够抑制容易成为电极损坏或电极剥离的起点的表面电极的周端部被镀敷液腐蚀,从而能够提供一种可靠性高的陶瓷多层基板,其具有在经过了镀敷工序之后仍有足够的剥离强度的表面电极。即,根据本发明,由于表面电极的周端部(前端部)的厚度较薄,镀敷的附着性也容易不充分,因此,当镀敷液有残留时,表面电极的周端部会被镀敷液侵蚀,使得陶瓷层与表面电极之间的界面变脆,容易成为电极损坏的起点,但在本发明中,镀敷液会留存在设于向表面电极的周端部内侧缩进的区域内的凹部(槽)中,因此,能够抑制或防止表面电极的周端部被镀敷液腐蚀,即使在经过了镀敷工序之后,也能保证表面电极的剥离强度较高。此外,对于形成有凹部的向表面电极的周端部内侧缩进的区域,表面电极的膜厚比边缘部要厚,即使镀敷液留存在凹部中,表面电极因被侵蚀而导致剥离强度下降的影响也在允许的范围内,从而能够确保表面电极的剥离强度。
另外,在本发明的陶瓷多层基板中,优选使所述凹部形成为环绕所述表面电极。
通过采用上述结构,能够进一步保持表面电极的高剥离强度。
另外,本发明的陶瓷多层基板包括:
由多层陶瓷层层叠而成的陶瓷层叠体、以及形成在所述陶瓷层叠体的表面的表面电极,其特征在于,
所述表面电极的边缘部的标高要高于所述表面电极的中央部的标高。
通过采用上述结构,即使镀敷工序后有镀敷液残留,镀敷液也会留存在较包含周端部(前端部)在内的边缘部更靠近内侧的区域,因此,与上述情况相同,能够提供一种可靠性高的陶瓷多层基板,其具有在经过了镀敷工序之后仍有足够的剥离强度的表面电极。
另外,本发明的陶瓷多层基板包括:
由多层陶瓷层层叠而成的陶瓷层叠体、形成在所述陶瓷层叠体的表面的表面电极、以及覆盖所述表面电极的边缘部的覆盖陶瓷层,其特征在于,
在所述表面电极的边缘部形成有凹部,且所述表面电极的所述边缘部被所述覆盖陶瓷层所覆盖,所述边缘部包括所述表面电极的周端部及形成有所述凹部的区域。
通过采用上述结构,经镀敷工序而附着的镀敷液被覆盖陶瓷层阻隔,从而难以到达表面电极的边缘部。另外,即使镀敷液从覆盖陶瓷层与表面电极之间的界面渗入,由于在从表面电极的周端部缩进的位置上形成有凹部,因此,渗入的镀敷液也会留存在凹部中,而难以到达表面电极的周端部,从而能够提供一种可靠性高的陶瓷多层基板,其具有在经过了镀敷工序之后仍有足够的剥离强度的表面电极。
另外,在本发明的陶瓷多层基板中,优选使所述凹部形成为环绕所述表面电极。
通过采用上述结构,能够保持表面电极的高剥离强度。
另外,本发明的陶瓷多层基板中,优选使上述表面电极的未被上述覆盖陶瓷层覆盖的中央部的标高低于形成有上述表面电极的上述陶瓷层叠体的主面的标高。
通过采用上述结构,经镀敷工序而附着的镀敷液被覆盖陶瓷层阻隔,导致难以到达包括表面电极的周端部(前端部)在内的边缘部,而且,经镀敷工序而附着的镀敷液会留存在表面电极的中央区域,且该表面电极的中央区域的标高低于陶瓷层叠体的主面的标高,因此,能够提供一种可靠性高的陶瓷多层基板,其具有在经过了镀敷工序后仍有足够的剥离强度的表面电极。
另外,在本发明的陶瓷多层基板中,优选使所述表面电极至少有一部分表面埋设在所述陶瓷层叠体的表面。
此外,表面电极至少有一部分埋设在陶瓷层叠体的表面是指,表面电极至少有一部分埋没在陶瓷层叠体的表面中,是包括例如以下情况等的概念:
·表面电极除规定的露出部分以外,其它部分都埋没在陶瓷层叠体中,且所述露出部分与陶瓷层叠体的表面处于同一平面(标高相同)的情况;
·表面电极除规定的露出部分以外,其它部分都埋没在陶瓷层叠体中,所述露出部分的标高低于陶瓷层叠体的标高的情况;
·表面电极有一部分埋没在陶瓷层叠体中,表面电极的所述露出部分的标高稍稍高于陶瓷层叠体的标高的情况。
通过采用上述结构,表面电极不会从陶瓷层叠体的表面突出,或者可以减小表面电极的上表面从陶瓷层叠体表面突出的突出量(距离),从而有利于降低陶瓷多层基板的高度。
另外,优选在所述表面电极的至少一部分表面形成镀膜。
通过采用上述结构,能够将针对镀敷液的表面强度的剥离强度保持得较高。
发明效果
本发明的陶瓷多层基板在即使经镀敷工序而附着了镀敷液的情况下,也能够抑制容易成为电极损坏或电极剥离的起点的表面电极的周端部被镀敷液腐蚀,从而能够提供一种可靠性高的陶瓷多层基板,其具有在经过了镀敷工序之后仍有足够的剥离强度的表面电极。
附图说明
图1是表示本发明一实施例(实施例1)的陶瓷多层基板的结构的主视剖视图。
图2是表示本发明一实施例(实施例1)的陶瓷多层基板的主要部分的图。
图3是说明本发明的实施例1的陶瓷多层基板的制造方法的图。
图4是说明本发明的实施例1的陶瓷多层基板的制造方法的图。
图5是表示本发明另一实施例(实施例2)的陶瓷多层基板的主要部分的图。
图6是说明本发明的实施例2的陶瓷多层基板的制造方法的图。
图7是说明本发明的实施例2的陶瓷多层基板的制造方法的图。
图8是表示本发明的实施例2的陶瓷多层基板的变形例的图。
图9是表示本发明又一实施例(实施例3)的陶瓷多层基板的主要部分的图。
图10是说明本发明的实施例3的陶瓷多层基板的制造方法的图。
图11是说明本发明的实施例3的陶瓷多层基板的制造方法的图。
图12是表示本发明又一实施例(实施例4)的陶瓷多层基板的主要部分的图。
图13是说明本发明的实施例4的陶瓷多层基板的制造方法的图。
图14是说明本发明的实施例4的陶瓷多层基板的制造方法的图。
图15(a)是表示本发明的实施例1的陶瓷多层基板的上表面的图,图15(b)是表示变形例的上表面的图。
图16是表示用于比较的陶瓷多层基板的表面电极的结构的图。
图17是表示另一用于比较的陶瓷多层基板的表面电极的结构的图。
图18是表示现有的陶瓷多层基板的表面电极的结构的图。
图19是表示现有的陶瓷多层基板的表面电极的另一结构的图。
具体实施方式
下面,示出本发明的实施例,对本发明的特征进行更详细的说明。
实施例1
[陶瓷多层基板的结构]
图1是表示本发明的实施例的陶瓷多层基板20的结构的剖视图,图2是将图1的陶瓷多层基板20的主要部分放大表示的示意图。
该陶瓷多层基板20包括:由多层陶瓷层1层叠而成的陶瓷层叠体(基板主体)10;形成在陶瓷层叠体10的表面的表面电极(在本实施例中,是以Ag为主要成分的Ag电极)2;覆盖表面电极2的边缘部2a的覆盖陶瓷层3;以及设置在陶瓷层叠体10的内部的内部布线4a、过孔导体4b等内部导体4。
而且,如图2所示,在表面电极2的边缘部2a设有环绕表面电极2的凹部12,并且,表面电极2的边缘部2a被覆盖陶瓷层3所覆盖,其中,该边缘部2a包括表面电极2的周端部(前端部)2t、及形成有环绕表面电极2的凹部12的区域2b,在覆盖陶瓷层3上与上述凹部12相对应的区域也形成有槽13。
在表面电极2的中央部(露出部)2c的表面,还形成有Ni镀膜及覆盖了Ni镀膜的Au镀膜。在图1、图2中,省略了Ni镀膜及Au镀膜的图示。
本实施例1的陶瓷多层基板20中,在表面电极2的边缘部2a设有环绕表面电极2的凹部12,且表面电极2的边缘部2a被覆盖陶瓷层3所覆盖,其中,边缘部2a包括表面电极2的周端部(前端部)2t、及形成有凹部12的区域2b,因此,在镀敷工序中所附着的镀敷液会被覆盖陶瓷层3阻隔,使其难以到达表面电极2的边缘部2a(尤其是表面电极2的周端部(前端部)2t)。另外,当镀敷液从覆盖陶瓷层3与表面电极2之间的界面渗入时,由于表面电极2的边缘部2a设有环绕表面电极2的凹部12,因此,渗入的镀敷液也难以到达表面电极2的边缘部2a(尤其是表面电极的周端部(前端部)2t)。其结果是,能够得到一种可靠性高的陶瓷多层基板20,该陶瓷多层基板20具备即使在经过了镀敷工序之后仍具有足够的剥离强度的表面电极2。
[陶瓷多层基板的制造方法]
接着,对上述陶瓷多层基板20的制造方法进行说明。
(1)首先,如图3所示,在烧制后将变成陶瓷层1(图1、图2)的陶瓷生片1a上,涂布表面电极形成用的电极糊料(本实施例中为Ag糊料),从而形成电极糊料图案2d,然后涂布烧制后将变成覆盖陶瓷层3(图1、图2)的陶瓷糊料,使其覆盖上述电极糊料图案2d的边缘部,并使中央部露出,由此,陶瓷糊料图案3a得以形成。陶瓷糊料图案3a设置为覆盖以下区域:即、从电极糊料图案2d的周端部的外侧至向电极糊料图案2d的周端部内侧100μm处的区域。
(2)接着,在陶瓷糊料图案3a上、从电极糊料图案2d的周端部缩进50μm处起的区域,涂布经烧制工序燃烧、分解而会消失的树脂糊料,使得宽度(W)为30μm,且环绕电极糊料图案2d的树脂糊料图案6得以形成。
(3)然后,将该陶瓷生片1a与其它陶瓷生片一起按照规定的顺序进行层叠,使该陶瓷生片1a为最外层,然后进行压接,形成主面平坦的未烧制层叠体。
在该压接工序中,如图4所示,树脂糊料图案6对位于其下方的陶瓷糊料图案3a(烧制后为覆盖陶瓷层3)及电极糊料图案2d(烧制后为表面电极2)进行推压。其结果是,在陶瓷糊料图案3a(烧制后为覆盖陶瓷层3)上形成凹部(槽)13a,在电极糊料图案2d(烧制后为表面电极2)上形成凹部(槽)12a。另外,电极糊料图案2d(烧制后为表面电极2)本身也埋设在陶瓷生片1a中。因此,能够降低烧制后的陶瓷多层基板20的高度。
(4)接着,对该未烧制层叠体进行烧制,使树脂糊料图案燃烧、分解。其结果是,在树脂糊料燃烧、分解而消失后,形成凹部。
由此,如图1、图2所示,能够得到如下的陶瓷多层基板20:在表面电极2的边缘部2a设有环绕表面电极2的凹部12,并且,表面电极2的边缘部2a被覆盖陶瓷层3所覆盖,其中,该边缘部2a包括表面电极2的周端部(前端部)2t、及形成有凹部12的区域2b。
在上述方法的情况下,覆盖陶瓷层3中也形成有与环绕表面电极2的凹部12相对应的凹部13,但覆盖陶瓷层3中也可以不形成凹部13。
此外,凹部12也可以通过对进行了涂布、干燥后的电极糊料图案2d进行模压的方法来形成。在模压后涂布陶瓷糊料,能够得到采用在覆盖陶瓷层中未形成有凹部的结构的陶瓷多层基板。
本发明中,形成凹部的方法没有特别限定,除了上述方法以外,也可以通过在形成电极糊料图案和陶瓷糊料图案以后进行模压来形成凹部。
另外,在上述制造方法的例子中,压接工序使得电极糊料图案全部埋设在陶瓷生片中,但也可以不完全埋设于其中。在这种情况下,虽然表面电极的露出部等高出层叠体的主面,但是仍能获得本发明的基本效果。
实施例2
[陶瓷多层基板的结构]
图5是表示本发明的实施例2的陶瓷多层基板20的主要部分结构的图。
本实施例2的陶瓷多层基板中,在表面电极2的边缘部2a形成有环绕表面电极2的凹部12,并且,表面电极2的周端部(前端部)2t、及形成有凹部12的区域2b被具有台阶的覆盖陶瓷层3所覆盖。
而且,在本实施例2的陶瓷多层基板20中,表面电极2上未被覆盖陶瓷层3所覆盖的中央部(露出部)2c的标高要低于形成了表面电极2的陶瓷层叠体(基板主体)10的主面10a的标高。
这里,所谓标高,是指从与陶瓷层叠体(基板主体)10的主面10a相对的另一个主面到各个表面的距离。所谓表面,是指陶瓷层叠体(基板主体)10的主面10a侧的面。即,表面电极2上未被覆盖陶瓷层3所覆盖的中央部(露出部)2c的标高是指从陶瓷层叠体(基板主体)10的另一个主面到表面电极2的中央部(露出部)2c的表面的距离。另外,形成了表面电极2的陶瓷层叠体(基板主体)10的主面10a的标高则是指从陶瓷层叠体(基板主体)10的另一个主面到陶瓷层叠体(基板主体)10的主面10a的距离。
此外,虽然未图示,但本实施例2的陶瓷多层基板20的其它部分结构与上述实施例1的陶瓷多层基板相同。
该陶瓷多层基板20的情况也与上述实施例1的陶瓷多层基板20的情况相同,经过镀敷工序而附着的镀敷液被覆盖陶瓷层3阻隔,从而难以到达表面电极2的周端部(前端部)2t,而且,由于表面电极2的中央部2c的标高低于陶瓷层叠体(基板主体)10的主面10a的标高,因此,经过镀敷工序而附着的镀敷液会留存在表面电极2的中央部2c,使得该镀敷液难以到达表面电极2的周端部(前端部)2t。因而,能够形成即使经过了镀敷工序后仍具有足够的剥离强度的表面电极2。
另外,由于表面电极2的中央部2c低于主面10a,因此,在将使用陶瓷多层基板20的元器件通过凸点来进行连接等的情况下,能够降低元器件安装后的高度。
[陶瓷多层基板的制造方法]
根据上述实施例1的制造陶瓷多层基板的情况,本实施例2的陶瓷多层基板可以通过例如以下方法进行制造。
(1)如图6所示,在陶瓷生片1a上涂布表面电极形成用的电极糊料,从而形成电极糊料图案2d,然后涂布在烧制后将变成覆盖陶瓷层的陶瓷糊料,使其覆盖上述电极糊料图案2d的边缘部,并使中央部露出,由此,陶瓷糊料图案3a得以形成。
此外,陶瓷糊料图案3a被设置成覆盖以下区域:即、从电极糊料图案2d的周端部至向内侧100μm处的区域。
(2)接着,在陶瓷糊料图案3a上、从电极糊料图案2d的周端部(前端部)缩进50μm处起内侧的整个区域,涂布经烧制工序燃烧、分解而会消失的树脂糊料,从而形成树脂糊料图案6。
(3)然后,将该陶瓷生片1a与其它陶瓷生片一起按照规定的顺序进行层叠,并使该陶瓷生片1a为最外层,然后进行压接,形成主面平坦的未烧制层叠体。
在该压接工序中,如图7所示,树脂糊料图案6对位于其下方的陶瓷糊料图案3a(烧制后为覆盖陶瓷层3)及电极糊料图案2d(烧制后为表面电极2)进行推压。其结果是,在陶瓷糊料图案3a(烧制后为覆盖陶瓷层3)上形成凹部(槽)13a,在电极糊料图案2d(烧制后为表面电极2)上形成凹部(槽)12a。
(4)接着,对该未烧制层叠体进行烧制,使树脂糊料图案燃烧、分解。其结果是,在树脂糊料燃烧、分解而消失后,形成凹部。
从而,如图5所示,能够得到如下结构的陶瓷多层基板20:在表面电极2的边缘部2a设有环绕表面电极2的凹部12,并且,表面电极2的周端部(前端部)2t、及形成有凹部12的区域2b被覆盖陶瓷层所覆盖,而且,表面电极2上未被覆盖陶瓷层3所覆盖的中央部(露出部)2c的标高要低于形成了表面电极2的陶瓷层叠体(基板主体)10的主面10a的标高。
此外,凹部12的形成方法没有特别的限制,也可以通过例如对进行了涂布、干燥后的电极糊料图案2d进行模压的方法来形成。
[变形例]
作为本实施例2的陶瓷多层基板20的变形例,可以列举例如图8所示,在表面电极2上形成的凹部(槽)的宽度较窄的结构。
该变形例的陶瓷多层基板20可通过对覆盖陶瓷层3覆盖表面电极2的区域稍作变动,即稍许增大中央部(露出部)2c的面积来形成。
具有本变形例结构的陶瓷多层基板也能获得与上述实施例2的情况相同的效果。
实施例3
[陶瓷多层基板的结构]
图9是表示本发明另一实施例(实施例3)的技术方案所涉及的陶瓷多层基板的主要部分的图。
本实施例3的陶瓷多层基板中,在向表面电极2的周端部(前端部)2t内侧缩进的区域内,形成有环绕表面电极2的凹部12。
其中,本实施例3的陶瓷多层基板20与上述实施例1、2的陶瓷多层基板的不同之处在于,没有设置覆盖表面电极边缘部的覆盖陶瓷层。
此外,虽然未图示,但本实施例3的陶瓷多层基板20的其它部分的结构与上述实施例1的陶瓷多层基板相同。
本实施例3的陶瓷多层基板20中,在向表面电极2的周端部(前端部)2t内侧缩进的区域内,设有环绕表面电极2的凹部12,因此,经镀敷工序而附着了镀敷液的情况下,镀敷液也会留存在设置于向表面电极2的周端部(前端部)2t内侧缩进的区域内的凹部(槽)12中,因此,能够抑制容易成为电极损坏或电极剥离的起点的表面电极2的周端部(前端部)2t被镀敷液腐蚀,从而能够提供一种可靠性高的陶瓷多层基板,其具有在经过了镀敷工序之后仍有足够的剥离强度的表面电极2。
即,由于表面电极2的周端部(前端部)2t的厚度较薄,镀敷的附着性也容易不充分,因此,当镀敷液有残留时,表面电极2的周端部(前端部)2t会被镀敷液侵蚀,使得陶瓷层1与表面电极2之间的界面变脆,容易成为电极损坏的起点,但在形成有凹部12的向表面电极2的周端部2a内侧缩进的区域内,表面电极2的膜厚比边缘部2a要厚,即使有镀敷液留存在凹部12中,表面电极2因受侵蚀而导致剥离强度降低的影响也在允许的范围之内,从而能够确保表面电极2的剥离强度。
[陶瓷多层基板的制造方法]
本实施例3的陶瓷多层基板20可以通过例如以下方法进行制造。
(1)首先,如图10所示,在该陶瓷生片1a上涂布表面电极形成用的电极糊料,从而形成电极糊料图案2d。
(2)接着,在陶瓷糊料图案3a上、从电极糊料图案2d的周端部缩进50μm处起的区域,涂布经烧制工序燃烧、分解而会消失的树脂糊料,使其宽度(W)为50μm,且环绕电极糊料图案2d,从而形成树脂糊料图案6。
(3)然后,将该陶瓷生片1a与其它陶瓷生片一起按照规定的顺序进行层叠,使该陶瓷生片1a为最外层,然后进行压接,形成主面平坦的未烧制层叠体。
在该压接工序中,如图11所示,树脂糊料图案6对位于其下方的电极糊料图案2d(烧制后为表面电极2)进行推压,由此在电极糊料图案2d(烧制后为表面电极2)上形成凹部(槽)12a。
另外,电极糊料图案2d(烧制后为表面电极2)本身也埋设在陶瓷生片1a中。因此,能够降低烧制后的陶瓷多层基板20的高度。
(4)接着,对该未烧制层叠体进行烧制,使树脂糊料图案燃烧、分解。其结果是,在树脂糊料燃烧、分解而消失后,形成凹部。
从而,能够得到如图9所示的陶瓷多层基板,在向表面电极2的周端部(前端部)2t内侧缩进的区域内,形成有环绕表面电极2的凹部12。
另外,在上述制造方法的例子中,压接工序使得整个电极糊料图案埋设在陶瓷生片中,但也可以不完全埋设于其中。在这种情况下,虽然表面电极的一部分高出层叠体的主面,但是仍能得到本发明的基本效果。
实施例4
[陶瓷多层基板的结构]
图12是表示本发明的另一实施例(实施例4)的技术方案所涉及的陶瓷多层基板的主要部分的图。在本实施例4的陶瓷多层基板中,表面电极2的边缘部2a的标高要高于表面电极2的中央部(露出部)2c的标高。
其中,本实施例4的陶瓷多层基板20与上述实施例1、2的陶瓷多层基板的不同之处在于,没有设置覆盖表面电极边缘部的覆盖陶瓷层。
此外,虽然未图示,但本实施例4的陶瓷多层基板20的其它部分的结构与上述实施例1的陶瓷多层基板相同。
本实施例4的陶瓷多层基板20中,表面电极2的边缘部2a的标高要高于表面电极2的中央部2c的标高,中央部2c的标高低于边缘部2a的标高,因此,即使在镀敷工序后镀敷液有残留,镀敷液也会留存在边缘部2a内侧的中央部2c,因此,能够得到可靠性较高的陶瓷多层基板20,其具有经过镀敷工序后仍有足够剥离强度的表面电极2。
[陶瓷多层基板的制造方法]
本实施例4的陶瓷多层基板20可以通过例如以下方法进行制造。
(1)首先,如图13所示,在该陶瓷生片1a上涂布表面电极形成用的电极糊料,从而形成电极糊料图案2d。
(2)接着,在陶瓷糊料图案3a上、从电极糊料图案2d的周端部缩进50μm的位置起内侧的整个区域,涂布经烧制工序燃烧、分解而会消失的树脂糊料,从而形成树脂糊料图案6。
(3)然后,将该陶瓷生片1a与其它陶瓷生片一起按照规定的顺序进行层叠,并使该陶瓷生片1a为最外层,然后进行压接,形成主面平坦的未烧制层叠体。
在该压接工序中,如图14的主要部分结构所示,树脂糊料图案6对位于其下方的电极糊料图案2d(烧制后为表面电极2)进行推压,由此,电极糊料图案2d(烧制后为表面电极2)变成除边缘部以外中央部整体凹陷的形状。
另外,电极糊料图案2d(烧制后为表面电极2)本身也埋设在陶瓷生片中。因此,能够降低烧制后的陶瓷多层基板20的高度。
(4)接着,对该未烧制层叠体进行烧制,使树脂糊料图案燃烧、分解。其结果是,在树脂糊料燃烧、分解而消失后,形成凹部。
由此,如图12所示,得到具有如下结构的表面电极2的陶瓷多层基板20:表面电极2的边缘部2a的标高要高于表面电极2的中央部(露出部)2c的标高。
另外,在上述制造方法的例子中,压接工序使得整个电极糊料图案埋设在陶瓷生片中,但也可以不完全埋设于其中。在这种情况下,虽然表面电极的一部分(例如边缘部)高出层叠体的主面,但是仍能得到本发明的基本效果。
[特性评估]
对于由上述各实施例制造得到的陶瓷多层基板,评估其表面电极的剥离强度。此外,在评估表面电极的剥离强度时,形成2mm□的表面电极,对该表面电极测定剥离强度。这里,所谓2mm□,是指一边为2mm的正方形。
另外,为了进行比较,制作图16所示的陶瓷多层基板20(比较例1)和图17所示的陶瓷多层基板20(比较例2),并评估它们的表面电极的剥离强度(N/2mm□),其中,图16所示的陶瓷多层基板20(比较例1)在陶瓷层叠体(基板主体)10的表面设有表面电极2,该表面电极2的边缘部2a被覆盖陶瓷层3所覆盖,图17所示的陶瓷多层基板20(比较例2)在陶瓷层叠体(基板主体)10的表面设有未设置覆盖陶瓷层的表面电极2。
剥离强度是将规定的铜线与表面电极进行焊接,并在垂直于表面电极的方向上拉拽铜线时测定到的表面电极的剥离强度。
表1示出了其结果。
[表1]
样品 | 剥离强度(N/2mm□) |
比较例(现有例)1 | 22 |
比较例(现有例)2 | 20 |
实施例的样品1 | 34 |
实施例的样品2-1 | 30 |
实施例的样品2-2 | 28 |
实施例的样品3 | 29 |
实施例的样品4 | 27 |
表1中的各样品如下。
(1)比较例(现有例)1
图16所示的具备边缘部被覆盖陶瓷层所覆盖的表面电极的陶瓷多层基板
(2)比较例(现有例)2
图17所示的具备未被覆盖陶瓷层所覆盖的表面电极的陶瓷多层基板
(3)实施例的样品1
根据实施例1所制作出的具备图1、图2的表面电极的陶瓷多层基板
(4)实施例的样品2-1
根据实施例2所制作出的具备图5的表面电极的陶瓷多层基板
(5)实施例的样品2-2
根据实施例2的变形例所制作出的具备图8的表面电极的陶瓷多层基板
(3)实施例的样品3
根据实施例3所制作出的具备图9的表面电极的陶瓷多层基板
(7)实施例的样品4
根据实施例4所制作的具备图12的表面电极的陶瓷多层基板
如表1所示,对于不满足本发明主要特征的比较例1和比较例2的陶瓷多层基板,其表面电极的剥离强度分别为22N/2mm□和20N/2mm□,都不够大,而根据上述实施例1~4制作出的满足本发明主要特征的陶瓷多层基板,其表面电极的剥离强度为27~34N/2mm□,得到了大幅度的提高。
另外,本发明并不限于上述各实施例,关于表面电极的构成材料、具体形状、设置个数与设置方式、设置覆盖陶瓷层时的设置方式、构成覆盖陶瓷层的陶瓷的具体组分、构成陶瓷基板的陶瓷层的层叠数量和内部导体的设置方式、构成陶瓷基板的陶瓷的具体组分等,可以在发明的范围内进行各种应用、变形。
另外,实施例1的图2中,在表面电极2的边缘部2a形成有环绕表面电极2的凹部12,当从陶瓷多层基板20的层叠方向上方观察时,为图15(a)所示的情况。但是,除了这种形成凹部以环绕表面电极的情况以外,在表面电极的一部分边缘部上形成凹部的情况下,也能够形成具有足够剥离强度的表面电极。例如图15(b)所示,通过在表面电极2的相对两边的边缘部形成凹部12,能够形成具有足够剥离强度的表面电极。
标号说明
1 陶瓷层
1a 陶瓷生片
2 表面电极
2a 表面电极的边缘部
2b 表面电极上形成有凹部的区域
2c 表面电极的中央部(露出部)
2d 电极糊料图案
2t 表面电极的周端部(前端部)
3 覆盖陶瓷层
3a 陶瓷糊料图案
4 内部导体
4a 内部布线
4b 过孔导体
6 树脂糊料图案
10 陶瓷层叠体(基板主体)
10a 陶瓷层叠体(基板主体)的主面
12 环绕表面电极的凹部
12a 形成在电极糊料图案上的凹部(槽)
13 形成在覆盖陶瓷层上的凹部
13a 形成在陶瓷糊料层上的凹部(槽)
20 陶瓷多层基板
Claims (8)
1.一种陶瓷多层基板,包括:由多层陶瓷层层叠而成的陶瓷层叠体、以及形成在所述陶瓷层叠体的表面的表面电极,其特征在于,
在向所述表面电极的周端部的内侧缩进的区域内,形成有凹部。
2.如权利要求1所述的陶瓷多层基板,其特征在于,
所述凹部形成为环绕所述表面电极。
3.一种陶瓷多层基板,包括:由多层陶瓷层层叠而成的陶瓷层叠体、以及形成在所述陶瓷层叠体的表面的表面电极,其特征在于,
所述表面电极的边缘部的标高要高于所述表面电极的中央部的标高。
4.一种陶瓷多层基板,包括:由多层陶瓷层层叠而成的陶瓷层叠体、形成在所述陶瓷层叠体的表面的表面电极、以及覆盖所述表面电极的边缘部的覆盖陶瓷层,其特征在于,
在所述表面电极的边缘部形成有凹部,且所述表面电极的所述边缘部被所述覆盖陶瓷层所覆盖,其中,所述边缘部包括所述表面电极的周端部及形成有所述凹部的区域。
5.如权利要求4所述的陶瓷多层基板,其特征在于,
所述凹部形成为环绕所述表面电极。
6.如权利要求4或5所述的陶瓷多层基板,其特征在于,
所述表面电极的未被所述覆盖陶瓷层覆盖的中央部的标高要低于形成有所述表面电极的所述陶瓷层叠体的主面的标高。
7.如权利要求1至6中任一项所述的陶瓷多层基板,其特征在于,
所述表面电极至少有一部分埋设在所述陶瓷层叠体的表面。
8.如权利要求1至7中任一项所述的陶瓷多层基板,其特征在于,在所述表面电极的至少一部分表面形成有镀膜。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011067873 | 2011-03-25 | ||
JP2011-067873 | 2011-03-25 | ||
PCT/JP2012/056425 WO2012132880A1 (ja) | 2011-03-25 | 2012-03-13 | セラミック多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103460818A true CN103460818A (zh) | 2013-12-18 |
CN103460818B CN103460818B (zh) | 2017-08-04 |
Family
ID=46930618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280016076.2A Active CN103460818B (zh) | 2011-03-25 | 2012-03-13 | 陶瓷多层基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9681534B2 (zh) |
JP (1) | JP5590223B2 (zh) |
CN (1) | CN103460818B (zh) |
WO (1) | WO2012132880A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110574131A (zh) * | 2017-05-15 | 2019-12-13 | 株式会社村田制作所 | 层叠型电子部件和层叠型电子部件的制造方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5350830B2 (ja) * | 2009-02-16 | 2013-11-27 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
WO2012121141A1 (ja) * | 2011-03-07 | 2012-09-13 | 株式会社村田製作所 | セラミック多層基板およびその製造方法 |
KR102493465B1 (ko) * | 2016-03-22 | 2023-01-30 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 가지는 반도체 패키지 |
JP6930586B2 (ja) * | 2017-05-23 | 2021-09-01 | 株式会社村田製作所 | 電子部品の製造方法 |
JPWO2020004345A1 (ja) * | 2018-06-28 | 2021-02-15 | 株式会社フジクラ | 高周波受動部品 |
DE102020201869A1 (de) | 2020-02-14 | 2021-08-19 | Robert Bosch Gesellschaft mit beschränkter Haftung | Schaltungsträger mit einer keramischen Lotstopp-Barriere |
WO2023048212A1 (ja) * | 2021-09-24 | 2023-03-30 | 株式会社村田製作所 | 電子部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209612A (ja) * | 1997-01-24 | 1998-08-07 | Shinko Electric Ind Co Ltd | 回路基板およびその製造方法 |
JP2004104091A (ja) * | 2002-07-16 | 2004-04-02 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP2004200608A (ja) * | 2002-12-20 | 2004-07-15 | Fujikura Ltd | プリント配線基板およびその製造方法 |
JP2007036059A (ja) * | 2005-07-28 | 2007-02-08 | Sharp Corp | 半田付け実装構造およびその製造方法、並びにその利用 |
JP2008091874A (ja) * | 2006-09-08 | 2008-04-17 | Alps Electric Co Ltd | セラミック回路基板とその製造方法 |
JP2011049342A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | 電子部品搭載用基板およびその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01259540A (ja) | 1988-04-08 | 1989-10-17 | Sharp Corp | 半導体装置 |
JPH0225045A (ja) | 1988-07-13 | 1990-01-26 | Oki Electric Ind Co Ltd | 半導体装置 |
JPH08213756A (ja) | 1995-02-03 | 1996-08-20 | Matsushita Electric Ind Co Ltd | セラミック多層基板 |
JPH11204941A (ja) | 1998-01-14 | 1999-07-30 | Hitachi Ltd | 回路基板の製造方法 |
US6800815B1 (en) * | 2001-01-16 | 2004-10-05 | National Semiconductor Corporation | Materials and structure for a high reliability bga connection between LTCC and PB boards |
JP3651413B2 (ja) * | 2001-05-21 | 2005-05-25 | 日立電線株式会社 | 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法 |
JP3615727B2 (ja) * | 2001-10-31 | 2005-02-02 | 新光電気工業株式会社 | 半導体装置用パッケージ |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
WO2003071843A1 (fr) | 2002-02-22 | 2003-08-28 | Fujikura Ltd. | Tableau de connexions multicouche, base pour tableau de connexions multicouche, tableau de connexions imprime et son procede de production |
JP3990962B2 (ja) * | 2002-09-17 | 2007-10-17 | 新光電気工業株式会社 | 配線基板の製造方法 |
US7088008B2 (en) * | 2003-03-20 | 2006-08-08 | International Business Machines Corporation | Electronic package with optimized circuitization pattern |
JP4881211B2 (ja) * | 2007-04-13 | 2012-02-22 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
US20100044416A1 (en) | 2008-08-21 | 2010-02-25 | Nec Corporation | Method of manufacturing electronic components having bump |
WO2012121141A1 (ja) * | 2011-03-07 | 2012-09-13 | 株式会社村田製作所 | セラミック多層基板およびその製造方法 |
-
2012
- 2012-03-13 JP JP2013507358A patent/JP5590223B2/ja active Active
- 2012-03-13 CN CN201280016076.2A patent/CN103460818B/zh active Active
- 2012-03-13 WO PCT/JP2012/056425 patent/WO2012132880A1/ja active Application Filing
-
2013
- 2013-08-26 US US13/975,568 patent/US9681534B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209612A (ja) * | 1997-01-24 | 1998-08-07 | Shinko Electric Ind Co Ltd | 回路基板およびその製造方法 |
JP2004104091A (ja) * | 2002-07-16 | 2004-04-02 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
JP2004200608A (ja) * | 2002-12-20 | 2004-07-15 | Fujikura Ltd | プリント配線基板およびその製造方法 |
JP2007036059A (ja) * | 2005-07-28 | 2007-02-08 | Sharp Corp | 半田付け実装構造およびその製造方法、並びにその利用 |
JP2008091874A (ja) * | 2006-09-08 | 2008-04-17 | Alps Electric Co Ltd | セラミック回路基板とその製造方法 |
JP2011049342A (ja) * | 2009-08-27 | 2011-03-10 | Kyocera Corp | 電子部品搭載用基板およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110574131A (zh) * | 2017-05-15 | 2019-12-13 | 株式会社村田制作所 | 层叠型电子部件和层叠型电子部件的制造方法 |
US11152157B2 (en) | 2017-05-15 | 2021-10-19 | Murata Manufacturing Co., Ltd. | Stacked electronic component and method for manufacturing stacked electronic component |
CN110574131B (zh) * | 2017-05-15 | 2022-05-17 | 株式会社村田制作所 | 层叠型电子部件和层叠型电子部件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103460818B (zh) | 2017-08-04 |
JP5590223B2 (ja) | 2014-09-17 |
US20130341080A1 (en) | 2013-12-26 |
WO2012132880A1 (ja) | 2012-10-04 |
JPWO2012132880A1 (ja) | 2014-07-28 |
US9681534B2 (en) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103460818A (zh) | 陶瓷多层基板 | |
US9214283B2 (en) | Multilayer capacitor and method of manufacturing same | |
US10541078B2 (en) | Electronic component | |
CN101341808B (zh) | 陶瓷多层基板的制造方法 | |
CN101944435B (zh) | 电子元件 | |
JP7131658B2 (ja) | 電子部品 | |
CN102751092A (zh) | 叠层陶瓷电容器 | |
CN104519655B (zh) | 陶瓷多层基板 | |
CN104952620A (zh) | 层叠陶瓷电子部件 | |
US10510488B2 (en) | Multilayer ceramic capacitor | |
CN103443889B (zh) | 电子元器件 | |
KR20090015811A (ko) | 세라믹 그린시트 구조 및 적층 세라믹 전자 부품의 제조방법 | |
CN104284531A (zh) | 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板 | |
TW201707021A (zh) | 積層陶瓷電子零件 | |
JP5935506B2 (ja) | 積層基板およびその製造方法 | |
CN105144856A (zh) | 多层布线基板及其制造方法、以及探针卡用基板 | |
JP2012089818A (ja) | 積層型セラミック電子部品の製造方法 | |
JP5527048B2 (ja) | セラミック多層基板 | |
JP6291452B2 (ja) | 積層セラミック電子部品の製造方法 | |
WO2019111544A1 (ja) | 集合基板の製造方法、及び、集合基板 | |
CN103404241B (zh) | 陶瓷多层基板及其制造方法 | |
JP2007141991A (ja) | 積層電子部品の製造方法 | |
KR100724228B1 (ko) | 다층 세라믹 기판 및 그 제조 방법 | |
JP2013110228A (ja) | セラミック回路基板の製造方法 | |
CN103404241A (zh) | 陶瓷多层基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |