JPH08213756A - セラミック多層基板 - Google Patents

セラミック多層基板

Info

Publication number
JPH08213756A
JPH08213756A JP7016847A JP1684795A JPH08213756A JP H08213756 A JPH08213756 A JP H08213756A JP 7016847 A JP7016847 A JP 7016847A JP 1684795 A JP1684795 A JP 1684795A JP H08213756 A JPH08213756 A JP H08213756A
Authority
JP
Japan
Prior art keywords
electrode pad
multilayer substrate
ceramic multilayer
multilayer ceramic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7016847A
Other languages
English (en)
Inventor
Shigetoshi Segawa
茂俊 瀬川
Hiroshi Ochi
博 越智
Toshifumi Morita
敏文 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7016847A priority Critical patent/JPH08213756A/ja
Publication of JPH08213756A publication Critical patent/JPH08213756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 ＢＧＡタイプで実装するセラミック多層基板
に関し、電極パッドと基板の接着力を向上させ、熱履歴
にも十分耐えられるようにする。 【構成】 セラミック多層基板２の最外層のうち、電極
パッド３を形成すべき位置に凹部を形成する。この凹部
を埋め、そしてその上部及びその周辺を被覆するよう
に、電極パッド３を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＢＧＡタイプで実装す
るセラミック多層基板に関するものであり、特に基板に
形成する電極パッドの構造を改善するものである。
【０００２】
【従来の技術】近年、電子機器の小型化及び回路のデジ
タル化に伴い、高密度な回路基板が要求されるようにな
ってきており、半導体パッケージの形態も、ＢＧＡタイ
プの半導体実装モジュールが主流となりつつある。
【０００３】図２は、ＢＧＡタイプで実装する従来のセ
ラミック多層基板を示すものであり、半田ボール等を形
成する基板表面の電極パッド３は、セラミック多層基板
２の最外層の平坦な部分に形成されていた。
【０００４】
【発明が解決しようとする課題】ところで上記従来のセ
ラミック多層基板を、例えばマザー基板に実装する場合
には、まず半田ボールを電極パッド３に載せ、リフロー
にて半田電極を形成し、さらにマザー基板上に再度リフ
ローにて半田接合している。しかしこのように何度とな
く熱履歴がかかると、セラミック基板２と電極パッド３
との接着強度が劣化してしまい、特にビア導体１上に電
極パッド３が形成されているときには、その劣化は著し
いものであった。
【０００５】そこで本発明は、電極パッドとセラミック
基板との接着強度を向上させたセラミック多層基板を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に本発明のセラミック多層基板は、セラミック多層基板
表面の電極パッドを形成する位置に凹部を形成し、前記
凹部およびその周辺を被覆するように電極パッドを形成
したことを特徴とするものである。
【０００７】
【作用】上記構成によれば、セラミック多層基板に形成
した凹部内にも、電極パッドを形成するために、セラミ
ック多層基板と電極パッドとの接着面積が大きくなる。
このため接着強度が増し、熱履歴にも十分に耐えること
ができる。
【０００８】
【実施例】以下、本発明のセラミック多層基板につい
て、その実施例を図面を参照しながら説明する。図１は
本発明の一実施例におけるセラミック多層基板の断面図
を示すものであり、従来の構成と異なる点は、セラミッ
ク多層基板２の最外層のうち、電極パッド３を形成すべ
き位置に、グリーンシート一枚分の厚さ程度の凹部を形
成したことである。そしてこの凹部を埋めるとともに、
凹部上及びその周辺を被覆するように、電極パッド３を
形成したことである。
【０００９】
【発明の効果】以上のように、本発明のセラミック多層
基板は、電極パッドとセラミック多層基板との接触面積
を増やすことにより、熱履歴にも十分に耐えられる接着
強度を持たせることができる。
【図面の簡単な説明】
【図１】本発明のセラミック多層基板の断面図
【図２】従来のセラミック多層基板の断面図
【符号の説明】
１ ビア導体 ２ セラミック多層基板 ３ 電極パッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 セラミック多層基板表面の電極パッドを
    形成する位置に凹部を形成し、前記凹部およびその周辺
    を被覆するように電極パッドを形成したことを特徴とす
    るセラミック多層基板。
JP7016847A 1995-02-03 1995-02-03 セラミック多層基板 Pending JPH08213756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7016847A JPH08213756A (ja) 1995-02-03 1995-02-03 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7016847A JPH08213756A (ja) 1995-02-03 1995-02-03 セラミック多層基板

Publications (1)

Publication Number Publication Date
JPH08213756A true JPH08213756A (ja) 1996-08-20

Family

ID=11927610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7016847A Pending JPH08213756A (ja) 1995-02-03 1995-02-03 セラミック多層基板

Country Status (1)

Country Link
JP (1) JPH08213756A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9681534B2 (en) 2011-03-25 2017-06-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate

Similar Documents

Publication Publication Date Title
US6469393B2 (en) Semiconductor package and mount board
KR100546374B1 (ko) 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
JPH08172143A (ja) プリント配線板とこれを用いた電子装置
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JPH10313074A (ja) 半導体装置およびその製造方法
KR20000042664A (ko) 멀티-칩 패키지
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JPH1168026A (ja) 配線用補助パッケージおよび印刷回路配線板構造
US6034437A (en) Semiconductor device having a matrix of bonding pads
US6137170A (en) Mount for semiconductor device
JP3660663B2 (ja) チップパッケージの製造方法
JP3370498B2 (ja) 半導体装置用基板
US20030136582A1 (en) Substrate board structure
JPH08213756A (ja) セラミック多層基板
US20020014346A1 (en) Mounting structure of semiconductor package
JP3394479B2 (ja) 半導体装置
JP2552582Y2 (ja) ハイブリッドｉｃ用集合基板
JPH0992780A (ja) 多層配線基板及び表面実装型電子部品の実装方法
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JP2663986B2 (ja) 高集積度半導体装置
JP2841825B2 (ja) 混成集積回路
KR100426498B1 (ko) 반도체패키지의그구조
JP3565872B2 (ja) 薄膜多層配線基板
US20050001307A1 (en) [wafer level passive component]
JPH05335747A (ja) セラミック多層基板