KR100426498B1 - 반도체패키지의그구조 - Google Patents
반도체패키지의그구조 Download PDFInfo
- Publication number
- KR100426498B1 KR100426498B1 KR1019950065451A KR19950065451A KR100426498B1 KR 100426498 B1 KR100426498 B1 KR 100426498B1 KR 1019950065451 A KR1019950065451 A KR 1019950065451A KR 19950065451 A KR19950065451 A KR 19950065451A KR 100426498 B1 KR100426498 B1 KR 100426498B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- bonding pad
- pcb
- semiconductor
- solder ball
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지의 구조에 관한 것으로, 반도체 패키지의 크기를 반도체칩 크기의 패키지로 형성함으로서 패키지의 크기를 축소하여 경박단소화 함은 물론, 반도체칩을 보호할수 있는 캠을 형성함으로서 외부의 물리적인 힘에 보호할수 있고, 간단한 제조방법에 의해 패키지를 제조할수 있는 것으로, 반도체칩과; 상기 반도체칩이 부착되는 히트싱크와; 상기 히트싱크에 부착된 반도체칩의 외부를 감싸며 상면에는 반도체칩의 본딩범프와 대응하도록 구멍이 형성된 PCB캡과; 상기 PCB캡의 구멍에 안착된 후, 노(Furnace)에서 리플로우(Reflow)되어 반도체칩의 본딩패드와 접촉된 외부인출단자로 구성된 반도체 패키지의 구조이다.
Description
본 발명은 반도체 패키지의 구조에 관한 것으로, 더욱 상세하게는 반도체 패키지의 크기를 반도체칩 크기의 패키지로 형성함으로서 패키지의 크기를 축소하여 경박단소화 함은 물론, 반도체칩을 보호할수 있는 캡을 형성함으로서 외부의 물리적인 힘에 보호할수 있고, 간단한 제조방법애 의해 패키지를 제조할수 있는 반도제 패키지의 구조에 관한 것이다.
근래에 들어 반도체칩의 고집적화 및 고성능화 되어가는 실정에 맞추어 솔더볼을 인출단자로 하는 반도체 패키지를 선호하고 있는 바, 전자제품의 소형화 및고기능화 됨에 따라 반도체 패키지의 제조에서도 이를 수용하기 위하여 경박단소화 되고, 고다핀화 되어가고 있다. 즉, 패키지의 크기를 최소한 적게 형성하면서 그 기능은 향상시킬수 있는 패키지가 요구되었다.
그러나, 종래의 반도체 패키지의 구조로서는 고집적화 및 고성능화된 패키지의 제작시 그 구조 및 제조방법이 복잡하고, 그 크기가 크게되어 고다핀을 실현하면서 경박단소화 하는 새로운 형태의 반도체 패키지 구조를 개발하고자 하는 연구가 진행되고 있는 것이다.
따라서, 본 발명은 이러한 문제점을 해결하기 위해 발명된 것으로, 반도체 패키지의 크기를 최소화 함은 물론, 그 기능은 향상시켜 고집적화 및 경박단소화 한 반도체 패키지의 그 구조를 제공하는데 있다.
이러한 본 발명의 목적을 달성하기 위해서는 반도체칩과; 상기 반도체칩이 부착되는 히트싱크와; 상기 히트싱크에 부착된 반도체칩의 외부를 감싸며 상면에는 반도체칩의 본딩범프와 대응하도록 구멍이 형성된 PCB캡과; 상기 PCB캡의 구멍에 안착된 후, 노(Furnace)에서 리플로우(Reflow)되어 반도체칩의 본딩패드와 접촉된 외부인출단자로 구성된 것을 특징으로 하는 반도체 패키지의 구조에 의해 가능하다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제 1 도는 본 발명에 따른 반도체 패키지의 구조를 도시한 단면도이고, 제 2 도는 본 발명에 따른 반도체 패키지가 분리된 상태를 예시한 단면도로서, 외부로 노출되는 히트싱크(3)의 상면에 에폭시(5)에 의해 반도체칩(1)이 부착된다. 이와같이 부착된 반도체칩(1)은 그 외부를 감싸도록 PCB캡(2)이 씌워진다. 이때, 상기 PCB캡(2)의 상면에는 다수의 구멍(2')이 형성되어 있는데, 이 구멍(2')은 반도체칩(1)의 본딩패드(1')와 대응 되도록 형성된다.
상기 PCB캡(2)에 형성된 구멍(2')에 솔더볼(4)을 안착시킨 다음, 노(Furnace)에서 리플로우(Reflow)하게 되면, 상기 솔더볼(4)이 녹아 반도체칩(1)의 본딩패드(1')와 접촉되어 외부인출단자(4')가 형성되는 것이다.
이와같이 솔더볼(4)이 PCB캡(2)의 구멍(2')을 통해서 녹아 반도체칩(1)의 본딩패드(1')와 접촉될때 본딩패드(1')의 쇼트를 방지하기 위하여 반도체칩(1)의 표면에는 본딩패드(1') 영역을 제외한 부분에 솔더볼의 부착을 방지하는 물질을 도포하여 쇼트를 예방하는 것이다.
이상의 설명에서 알수 있듯이 본 발명은 반도체 패키지의 제조공정을 간단히 하여 즉, 와이어본딩공정 및 몰딩공정 등을 없애 생산성을 향상시키고, 그 크기는 최소화하며 기능은 향상시킴으로서 고집적화 및 경박단소화한 패키지를 얻을수 있는 잇점이 있다.
제 1 도는 본 발명에 따른 반도체 패키지의 구조를 도시한 단면도
제 2 도는 본 발명에 따른 반도체 패키지의 분리된 상태를 예시한 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1 ; 반도체칩 1′ ; 본딩패드
2 ; PCB캡 2′ ; 구멍
3 ; 히트싱크 4 ; 솔더볼
Claims (1)
- 상부에 다수의 본딩패드가 형성되고, 상기 본딩패드를 제외한 부분에는 솔더볼의 리플로우시 쇼트 현상을 방지하기 위해 솔더볼 부착 방지 물질이 도포된 반도체칩과; 상기 반도체칩의 본딩패드가 형성된 면의 반대면에 에폭시로 부착되는 판상의 히트싱크와; 상기 히트싱크를 제외한 반도체칩의 측부 및 상부를 감싸며 상부에는 상기 반도체칩의 본딩패드와 대응되는 위치에 다수의 구멍이 형성된 PCB캡과; 상기 PCB캡의 구멍에 안착된 후, 노(Furnace)에서 리플로우(Reflow)되어 상기 반도체칩의 본딩패드에 융착되는 외부인출단자로 구성된 것을 특징으로 하는 반도체 패키지의 구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065451A KR100426498B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체패키지의그구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950065451A KR100426498B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체패키지의그구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053757A KR970053757A (ko) | 1997-07-31 |
| KR100426498B1 true KR100426498B1 (ko) | 2004-05-31 |
Family
ID=37329328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950065451A KR100426498B1 (ko) | 1995-12-29 | 1995-12-29 | 반도체패키지의그구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100426498B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475338B1 (ko) * | 1997-10-10 | 2005-05-24 | 삼성전자주식회사 | 와이어본더를이용한칩스케일패키지및제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111437A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | プラスチックス封止半導体装置 |
-
1995
- 1995-12-29 KR KR1019950065451A patent/KR100426498B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04111437A (ja) * | 1990-08-31 | 1992-04-13 | Toshiba Corp | プラスチックス封止半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970053757A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7224073B2 (en) | Substrate for solder joint | |
| US7274088B2 (en) | Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof | |
| KR100304681B1 (ko) | 몰드bga형반도체장치및그제조방법 | |
| US6282094B1 (en) | Ball-grid array integrated circuit package with an embedded type of heat-dissipation structure and method of manufacturing the same | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| KR100426498B1 (ko) | 반도체패키지의그구조 | |
| KR100247508B1 (ko) | 플립칩용 반도체패키지 및 그 제조 방법 | |
| KR20050028313A (ko) | 웨이퍼 레벨 ｃｓｐ의 제조방법 | |
| KR20020057351A (ko) | 볼 그리드 어레이 패키지와 그 실장 구조 | |
| KR19990065599A (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
| JP2001267452A (ja) | 半導体装置 | |
| KR100367729B1 (ko) | 멀티플 라인 그리드 어레이 패키지 | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| KR100308116B1 (ko) | 칩스케일반도체패키지및그제조방법_ | |
| KR20000040592A (ko) | 더미 솔더 볼을 포함하는 웨이퍼 레벨 칩 스케일 패키지 | |
| KR100352115B1 (ko) | 반도체패키지 | |
| KR100419950B1 (ko) | 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법 | |
| KR100215118B1 (ko) | 씨.에스.피 패키지 제조방법 | |
| KR20000001410A (ko) | 볼그리드어레이 패키지 | |
| KR19990055508A (ko) | 에리어 어레이 패키지 및 그 제조방법 | |
| KR19980044244A (ko) | 반도체 패키지의 구조 | |
| KR19990003579U (ko) | 반도체 패키지 | |
| KR19980021180A (ko) | 양면 실장용 bga 패키지의 제조 방법 | |
| KR19990023600U (ko) | 볼 그리드 어레이 타입 패키지 | |
| KR20030032152A (ko) | 패키지용 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120316 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |