KR20030032152A - 패키지용 인쇄회로기판 - Google Patents

패키지용 인쇄회로기판 Download PDF

Info

Publication number
KR20030032152A
KR20030032152A KR1020010063729A KR20010063729A KR20030032152A KR 20030032152 A KR20030032152 A KR 20030032152A KR 1020010063729 A KR1020010063729 A KR 1020010063729A KR 20010063729 A KR20010063729 A KR 20010063729A KR 20030032152 A KR20030032152 A KR 20030032152A
Authority
KR
South Korea
Prior art keywords
contact area
printed circuit
circuit board
chip mounting
thermosetting resin
Prior art date
Application number
KR1020010063729A
Other languages
English (en)
Inventor
조성대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010063729A priority Critical patent/KR20030032152A/ko
Publication of KR20030032152A publication Critical patent/KR20030032152A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

BGA 반도체 패키지 제조에 사용되는 인쇄회로기판의 칩 탑재부에 다양한 형태의 접촉면적 확장부를 형성함으로써, 인쇄회로기판과 은-에폭시 접착제와의 접촉 면적을 증가시키고, 은-에폭시 접착제가 금속 성분의 접촉면적 확장부와 직접 접착되게 하여, 반도체 칩과 인쇄회로기판 사이의 접착력을 보다 향상시킬 수 있다. 이러한 구성의 인쇄회로기판은 접착제가 솔더 마스크와 접착됨과 동시에 금속 재료로 된 접촉면적 확장부와도 접착될 수 있게 함으로써, 반도체 칩과 인쇄회로기판 사이의 접착력을 보다 강화시켜, 반도체 패키지의 제조 공정 등의 고온 환경에 보다 잘 견딜 수 있는 반도체 패키지를 제조할 수 있다.

Description

패키지용 인쇄회로기판{Printed Circuit Board For Packaging}
본 발명은 BGA(Ball Grid Array) 타입 반도체 패키지의 제조에 사용되는 인쇄회로기판(Printed Circuit Board)의 구조에 관한 것으로서, 보다 자세하게는, 인쇄회로기판의 칩 탑재부에 접촉면적 확장부를 형성함으로써, 접착제에 의한 반도체 칩(Chip)과의 접착력을 향상시켜 패키지의 제조시 발생되는 열적 스트레스에 의한 계면 박리 현상을 방지하여 신뢰성이 있는 반도체 패키지를 제조하기 위한 것이다.
일반적으로, BGA 반도체 패키지는 인쇄회로기판의 밑면에 형성된 솔더 볼을 입/출력 수단으로 이용함으로써 다수의 입/출력 핀 수를 확보할 수 있는 반도체 패키지를 말하며, 종래 BGA 반도체 패키지의 구조를 도 4에 나타내었다.
도 4에서, 인쇄회로기판(10)은 열경화성 수지(20)를 기본으로 하여, 그 상면 및 하면에 전도성 박막으로 된 회로 패턴(30)을 형성하되, 상면에서의 회로 패턴(30)은 반도체 칩이 안착될 열경화성 수지(20)의 중앙 부분을 제외한 주변부에 형성한다. 다음으로, 이들 회로 패턴(30) 및 반도체 칩이 탑재될 중앙 부분을 고분자 물질로 이루어진 솔더 마스크(50)로 코팅하고, 반도체 칩(70)을 접착제(60)로 칩이 탑재될 중앙 부분 위에 접착시키고, 열경화성 수지(20)의 상면에 형성된 회로 패턴을 전도성 와이어(80)를 통하여 반도체 칩(70)과 연결한다. 열경화성 수지(20)의 상면 및 하면에 형성된 회로 패턴들은 관통 홀(90)에 의해 연결되고, 열경화성 수지(20)의 하면에는 솔더 마스크(50)에 의해 지지되어 있는 솔더 볼(100)이 형성되며, 마지막으로 열경화성 수지(20) 상면의 반도체 칩(70)과 전도성 와이어(80) 등을 외부로부터 보호하기 위해 봉지재(110)로 몰딩하여 패키지를 제조하게 된다.
그러나, 이러한 BGA 반도체 패키지는 그 제조 공정 및 메인 보드에의 실장 공정 등에서 고온의 환경에 노출되는데, 이때 패키지를 구성하는 각각의 구성 요소의 열팽창 계수가 상이함으로 인해 각각의 접착 부분에 높은 열적 스트레스가 발생하여, 결국 가장 약하게 접착된 부분에서부터 계면 박리 현상이 발생하게 된다.
특히, 인쇄회로기판 상면의 중앙 부분에 칩을 접착하는 경우, SR(Solder Resister)로서의 솔더 마스크와 반도체 칩 사이에 은-에폭시(Ag-Epoxy) 접착제를 도포하고 이를 경화시켜 접착하게 되는데, 솔더 마스크와 반도체 칩과의 접착력이 우수하지 않기 때문에 상기와 같은 계면 박리 현상은 주로 상기 접착제와 칩 탑재 영역에 도포된 솔더 마스크의 표면에서 자주 발생하게 된다. 이와 같은 계면 박리 현상으로 인하여, 장기 신뢰성 시험 중 패키지 내에 균열이 발생되거나 전도성 와이어가 끊어지는 등의 불량이 지속적 발견되므로 BGA 반도체 패키지의 신뢰성이 크게 감소되는 문제점이 발생하게 된다.
따라서 상술한 문제점을 해결하기 위하여, 본 발명에 따른 BGA 반도체 패키지의 제조에 사용되는 인쇄회로기판은, 그 상면의 칩 탑재부에 접착제와의 접촉 면적을 증가시키기 위한 접촉면적 확장부를 형성하여 반도체 칩과 인쇄회로기판 사이의 접착력을 향상시키는 것을 목적으로 한다.
도 1a는 본 발명에 따른 접촉면적 확장부가 형성된 인쇄회로기판의 평면도이다.
도 1b는 접촉면적 확장부가 형성되어 있지 않은 종래의 인쇄회로기판의 평면도이다.
도 2a는 도 1a에 도시된 본 발명에 따른 인쇄회로기판의 칩 탑재부에 반도체 칩을 접착제로 접착한 단면을 도 1a의 X-X 방향을 따라 도시한 단면도이다.
도 2b는 본 발명에 따른 인쇄회로기판의 칩 탑재부에 오목하게 형성된 접촉면적 확장부를 도시한 도면이다.
도 3a 및 도 3b는 본 발명에 따른 접촉면적 확장부가 형성된 인쇄회로기판의 또 다른 변형 실시예를 도시한 도면이다.
도 4는 종래 BGA 반도체 패키지의 단면도이다.
본 발명에 따른 BGA 반도체 패키지의 제조에 사용되는 인쇄회로기판은, 열경화성 수지를 기본 재료로 하며, 상기 열경화성 수지의 대향하는 양면에 전도성 박막으로 된 회로 패턴이 각각 형성되고, 상기 열경화성 수지의 상면 중앙에는 반도체 칩이 접착될 칩 탑재부가 형성되고, 상기 칩 탑재부에는 반도체 칩을 접착시키는 접착제와의 접촉 면적을 증가시키기 위한 접촉면적 확장부가 형성되고, SR 재료로서 솔더 마스크가 접촉면적 확장부를 제외한 상기 칩 탑재부의 표면 위에 도포되는 것을 특징으로 한다.
또한, 본 발명은 접착제로서 은-에폭시 접착제를 사용하는 경우 접착력을 보다 향상시키기 위하여, 상기 접촉면적 확장부를 금속 재료로 구성하는 것을 특징으로 한다.
또한, 칩 탑재부에 형성된 접촉면적 확장부는 돌출형 또는 오목형으로 형성될 수 있으며, 나아가 접촉면적 확장부의 평단면이 원형, 사각형 또는 선형으로 형성될 수 있다. 또한, 이들 원형, 사각형 또는 선형의 평단면을 갖는 접촉면적 확장부도 돌출형 또는 오목형으로 형성될 수 있다.
이하에서는, 본 발명에 따른 실시예를 도면을 참조하여 설명하기로 한다.
도 1a는 본 발명에 따른 접촉면적 확장부가 형성된 인쇄회로기판의 평면도이다. 점선으로 표시된 영역은 칩 탑재부(4)로서 그 내부에 접촉면적 확장부(3)가 원형의 평단면을 갖도록 형성되어 있다. 상기 칩 탑재부(4) 주위에는, 전도성 와이어(도면에 도시되지 않음)에 의해 반도체 칩(도면에 도시되지 않음)과 연결될 인쇄회로기판(1)의 상면에 형성된 회로 패턴의 일부인 접속 패드(9)가 도시되어 있다. 도 1a에서 도시된 인쇄회로기판(1)의 상면에는, 상기 접촉면적 확장부(3) 및 접속 패드(9)를 제외한 대부분의 영역이 솔더 마스크(5)로 도포되어 있다.
종래의 인쇄회로기판과 비교하기 위하여, 도 1b에 접촉면적 확장부가 형성되어 있지 않은 인쇄회로기판(11)을 도시하였다. 도 1b의 칩 탑재 영역(14)에는, 도 1a와는 달리, 접촉면적 확장부가 형성되어 있지 않다. 후술하겠지만, 본 발명에 따른 인쇄회로기판은 상기 칩 탑재부에 솔더 마스크가 도포되지 않은 접촉면적 확장부를 형성함으로써 은-에폭시 접착제와의 접착력을 효과적으로 향상시켜 고온 환경에서의 계면 박리 현상을 방지할 수 있게 된다.
도 2a는 도 1a에 도시된 칩 탑재부에 반도체 칩을 접착제로 접착한 단면을 도 1a의 X-X 방향을 따라 도시한 단면도이다. 도 2a에서, 열경화성 수지(2)의 상면에는 금속 재료로 구성된 칩 탑재부(4)가 형성되고, 상기 칩 탑재부(4) 위에 솔더 마스크(5)가 도포된다. 본 실시예에서는 상기 솔더 마스크(5) 위로 상기 칩 탑재부(4)에 형성된 접촉면적 확장부(3)가 돌출되어 있으며, 그 위로 접착제를 도포하여 반도체 칩(7)을 접착한다. 본 실시예에서와 같이 칩 탑재부(4)에 형성된 돌출형 접촉면적 확장부(3)로 인해 접착제(6)와의 접착 면적이 증가하고, 또한 상기 돌출형 접촉면적 확장부(3)는 금속 재료로 되어 있으므로 접착제로 사용되는 은-에폭시 접착제와의 접착력이 보다 강화된다.
도 2b는 본 발명에 따른 인쇄회로기판의 칩 탑재부에 형성된 접촉면적 확장부의 또 다른 형태를 보여준다. 앞에서의 실시예에서는 접촉면적 확장부가 솔더 마스크 위로 돌출되어 있는 돌출형으로 구성되었으나, 본 실시예에서는 오목형 접촉면적 확장부로 구성하였다. 이러한 구성에 의하여도 접착제의 접촉 면적이 증가될 수 있고, 금속재의 접촉면적 확장부가 은-에폭시 접착제와 직접 접착될 수 있게 된다.
도 3a 및 도 3b는 본 발명에 따른 접촉면적 확장부가 형성된 인쇄회로기판의 또 다른 변형 실시예를 보여준다. 상기 도면들에서는 칩 탑재부에 형성된 접촉면적확장부의 다양한 형태를 도시하였다. 즉, 도 1a에서는 평단면이 원형으로 형성된 접촉면적 확장부을 도시하였으나, 도 3a에서는 평단면이 사각형으로 형성된 접촉면적 확장부을, 또한 도 3b에서는 평단면이 선형으로 형성된 접촉면적 확장부을 도시하였다. 이러한 구성을 통하여도 상술한 효과 즉, 접착제와의 접촉 면적의 증가 및 금속재의 접촉면적 확장부와 은-에폭시 접착제와의 접촉을 통한 접착력의 향상을 꾀할 수 있다. 한편, 특별히 도시하지 않았지만 원형, 사각형 및 선형의 평단면을 갖는 접촉면적 확장부는 돌출형 및 오목형으로 형성될 수도 있다. 또한, 그 밖에 다양한 형태의 접촉면적 확장부를 형성할 수 있음을 당업자에게 쉽게 이해될 수 있을 것이다.
본 발명에 따르면, BGA 반도체 패키지 제조에 사용되는 인쇄회로기판의 칩 탑재부에 접촉면적 확장부를 형성함으로써, 은-에폭시 접착제와의 접촉 면적의 증가 및 은-에폭시 접착제와 금속 성분의 접촉면적 확장부와의 접착력을 통하여, 반도체 칩과 인쇄회로기판 사이의 접착력을 보다 향상시킬 수 있다.
또한, 인쇄회로기판의 칩 탑재부의 표면에는 접촉면적 확장부를 제외한 나머지 영역이 고분자 재료인 솔더 마스크로 도포되어 있으므로, 접착제는 솔더 마스크와 접착됨과 동시에 금속 재료로 된 접촉면적 확장부와도 접착될 수 있게 되어, 접촉면적 확장부가 형성되어 있지 않은 인쇄회로기판 상에 반도체 칩을 접착하는 것보다 훨씬 강하게 접착될 수 있다.
현재, 인쇄회로기판을 사용하는 패키지의 제조 부품이 다양화되고 복합화되는 시점에서, 칩 사이즈가 확대되고 패키지의 몸체 크기가 확대되는 경향에 따라, 본 발명의 적용은 인쇄회로기판의 접촉면적 확장부는 다이 접착제와의 접착력을 개선을 통해 패키지 제품의 신뢰성을 보다 향상시킬 수 있을 것이다.

Claims (4)

  1. 반도체 패키지의 제조에 사용되는 인쇄회로기판에 있어서,
    인쇄회로기판의 주 몸체를 구성하는 열경화성 수지;
    상기 열경화성 수지의 대향하는 양면에 각각 형성되고 전도성 박막으로 된 회로 패턴; 및
    상기 열경화성 수지의 상면 중앙에 형성되어 있는, 반도체 칩이 접착될 칩 탑재부;
    를 포함하고, 상기 칩 탑재부에는 반도체 칩을 접착시키는 접착제와의 접촉 면적을 증가시키기 위한 접촉면적 확장부가 형성되고, SR 재료로서 솔더 마스크가 접촉면적 확장부를 제외한 상기 칩 탑재부의 표면 위에 도포되는 것을 특징으로 하는 인쇄회로기판.
  2. 제1항에 있어서, 상기 칩 탑재부에 형성된 상기 접촉면적 확장부가 금속 재료로 형성되는 것을 특징으로 하는 인쇄회로기판.
  3. 제1항 및 제2항 중 어느 하나의 항에 있어서, 상기 접촉면적 확장부가 돌출형 또는 오목형으로 형성되는 것을 특징으로 하는 인쇄회로기판.
  4. 제3항에 있어서, 상기 접촉면적 확장부가 원형, 사각형 또는 선형의 평단면을 갖도록 형성되는 것을 특징으로 하는 인쇄회로기판.
KR1020010063729A 2001-10-16 2001-10-16 패키지용 인쇄회로기판 KR20030032152A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010063729A KR20030032152A (ko) 2001-10-16 2001-10-16 패키지용 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010063729A KR20030032152A (ko) 2001-10-16 2001-10-16 패키지용 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20030032152A true KR20030032152A (ko) 2003-04-26

Family

ID=29564873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010063729A KR20030032152A (ko) 2001-10-16 2001-10-16 패키지용 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20030032152A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752011B1 (ko) * 2006-04-12 2007-08-28 삼성전기주식회사 패키지 기판의 스트립 포맷 및 그 배열

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752011B1 (ko) * 2006-04-12 2007-08-28 삼성전기주식회사 패키지 기판의 스트립 포맷 및 그 배열

Similar Documents

Publication Publication Date Title
KR20010068289A (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US5710457A (en) Semiconductor integrated circuit
KR20040083192A (ko) 솔더 볼 패키지
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
US5849609A (en) Semiconductor package and a method of manufacturing thereof
KR100221562B1 (ko) 볼 그리드 어레이 반도체 패키지의 구조 및 그 제조 방법
JP2768315B2 (ja) 半導体装置
KR20030032152A (ko) 패키지용 인쇄회로기판
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
KR100480834B1 (ko) 레이저 마킹용 영구 테이프구조
KR0122847B1 (ko) 집적회로 패키지의 휨현상 감소방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
KR100708052B1 (ko) 반도체패키지
KR20020004241A (ko) 증기를 배출하는 인쇄회로기판 및 그를 이용한 볼 그리드어레이 패키지
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100426498B1 (ko) 반도체패키지의그구조
JPH08306818A (ja) 半導体装置
KR20000044989A (ko) 멀티 칩 볼 그리드 어레이 패키지
TWI416698B (zh) 半導體封裝結構
KR100639210B1 (ko) 볼 그리드 어레이 패키지
KR100369501B1 (ko) 반도체패키지
KR100818078B1 (ko) 볼 그리드 어레이 패키지 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination