JPH08306818A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08306818A JPH08306818A JP7107258A JP10725895A JPH08306818A JP H08306818 A JPH08306818 A JP H08306818A JP 7107258 A JP7107258 A JP 7107258A JP 10725895 A JP10725895 A JP 10725895A JP H08306818 A JPH08306818 A JP H08306818A
- Authority
- JP
- Japan
- Prior art keywords
- insulating member
- semiconductor device
- fixed
- rigid body
- balls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 反り等の変形を防止して実装基板に面実装す
る場合に、複数の外部端子を対応する配線層に完全に接
続することが可能な技術を提供する。 【構成】 ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂに剛体１０を固着するようにする。これによっ
て、絶縁部材１は剛体１０によって補強されるようにな
るため、反り等の変形を防止して実装基板２１に面実装
する場合に、複数のボール９を対応する配線層２２に完
全に接続することが可能となる。すなわち、絶縁部材１
の実装面１Ｂに配置された複数のボール９は、実装時に
周囲部のものも、中央部のものも同一高さに保持される
ので、対応した配線層２２に確実に接続されるようにな
る。
る場合に、複数の外部端子を対応する配線層に完全に接
続することが可能な技術を提供する。 【構成】 ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂに剛体１０を固着するようにする。これによっ
て、絶縁部材１は剛体１０によって補強されるようにな
るため、反り等の変形を防止して実装基板２１に面実装
する場合に、複数のボール９を対応する配線層２２に完
全に接続することが可能となる。すなわち、絶縁部材１
の実装面１Ｂに配置された複数のボール９は、実装時に
周囲部のものも、中央部のものも同一高さに保持される
ので、対応した配線層２２に確実に接続されるようにな
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、実装基板に面実装する場合に複数の外部端子が対応
する配線層に完全に接続されるように実装する半導体装
置に適用して有効な技術に関するものである。
に、実装基板に面実装する場合に複数の外部端子が対応
する配線層に完全に接続されるように実装する半導体装
置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ＬＳＩで代表される最近の半導体装置
は、より一層高集積化、多機能化が要求されており、こ
れに伴い外部端子として働くリード（ピン）は多ピン化
の傾向にある。このような要求に応じたＬＳＩのパッケ
ージ構造の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）が広く採用されている。このＱＦＰを
有するＬＳＩは、方形状のパッケージの四辺から周囲に
リードが取り出されているので、多くのリードを取り出
すことができる。
は、より一層高集積化、多機能化が要求されており、こ
れに伴い外部端子として働くリード（ピン）は多ピン化
の傾向にある。このような要求に応じたＬＳＩのパッケ
ージ構造の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）が広く採用されている。このＱＦＰを
有するＬＳＩは、方形状のパッケージの四辺から周囲に
リードが取り出されているので、多くのリードを取り出
すことができる。
【０００３】しかしながら、このＱＦＰは各種電子機器
を組み立てるために実装基板に実装する場合に、多くの
リードがパッケージの周囲に配置されているため、この
分の占有スペースが必要になる。また、実装を容易にす
るにはリードピッチを大きくとらざるを得ず、必然的に
パッケージが大形化するので、電子機器の小形化を図る
場合に支障となる。
を組み立てるために実装基板に実装する場合に、多くの
リードがパッケージの周囲に配置されているため、この
分の占有スペースが必要になる。また、実装を容易にす
るにはリードピッチを大きくとらざるを得ず、必然的に
パッケージが大形化するので、電子機器の小形化を図る
場合に支障となる。
【０００４】このため、外部端子としてのリードをパッ
ケージの周囲からではなく、パッケージの全面から取り
出すようにした構造として、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ
Ａｒｒａｙ）が提供されている。あるいは、このＰＧ
Ａをさらに改良したパッケージ構造として、ＢＧＡ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が提供されている。
ケージの周囲からではなく、パッケージの全面から取り
出すようにした構造として、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ
Ａｒｒａｙ）が提供されている。あるいは、このＰＧ
Ａをさらに改良したパッケージ構造として、ＢＧＡ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が提供されている。
【０００５】例えば、日経ＢＰ社発行、「日経エレクト
ロニクス」、１９９４年、２−１４号、Ｐ５９〜Ｐ７３
には、ＢＧＡパッケージに関する技術が記載されてい
る。
ロニクス」、１９９４年、２−１４号、Ｐ５９〜Ｐ７３
には、ＢＧＡパッケージに関する技術が記載されてい
る。
【０００６】この文献には、両面配線基板の一方の面に
半導体チップを固着すると共に、他方の面に複数のボー
ルを同一面となるように配置し、各ボールを配線基板の
スルーホール配線層を介して半導体チップのパッド電極
と導通させるようにして、半導体チップを樹脂封止体に
よって覆うようにした構造のＬＳＩが示されている。
半導体チップを固着すると共に、他方の面に複数のボー
ルを同一面となるように配置し、各ボールを配線基板の
スルーホール配線層を介して半導体チップのパッド電極
と導通させるようにして、半導体チップを樹脂封止体に
よって覆うようにした構造のＬＳＩが示されている。
【０００７】このＢＧＡでは、前記のようなＱＦＰに比
較して、同一ピン数の場合外部端子として働くボールの
ピッチを広くとることができ、またパッケージの小形化
が容易になる。このＬＳＩは、各ボールが実装基板の対
応する配線層に半田付けによって接続されることによ
り、面実装されて、各種電子機器に組み込まれる。
較して、同一ピン数の場合外部端子として働くボールの
ピッチを広くとることができ、またパッケージの小形化
が容易になる。このＬＳＩは、各ボールが実装基板の対
応する配線層に半田付けによって接続されることによ
り、面実装されて、各種電子機器に組み込まれる。
【０００８】
【発明が解決しようとする課題】前記のように外部端子
であるボールをパッケージの全面から取り出すようにし
た構造のＬＳＩでは、容易に多ピン化が図れるという利
点がある半面、多ピン化に伴い半導体チップを支持して
いる配線基板に反り等の変形が生じ易いという問題があ
る。
であるボールをパッケージの全面から取り出すようにし
た構造のＬＳＩでは、容易に多ピン化が図れるという利
点がある半面、多ピン化に伴い半導体チップを支持して
いる配線基板に反り等の変形が生じ易いという問題があ
る。
【０００９】例えば、樹脂封止体をトランスファモール
ド法によって形成する際に、配線基板が変形するように
なる。
ド法によって形成する際に、配線基板が変形するように
なる。
【００１０】このため、配線基板に同一面となるように
配置した複数のボールが、配線基板の反りに伴って同一
面に配置されないようになって、中央部と周囲部とのボ
ールの高さが異なるようになる。この結果、ＬＳＩを実
装基板に面実装する場合に、複数のボールのうち周囲部
のボールは対応する配線層に完全に接続されないように
なり、最悪の場合未接続のボールが生ずるようになっ
て、接続部の信頼性を低下させることになる。
配置した複数のボールが、配線基板の反りに伴って同一
面に配置されないようになって、中央部と周囲部とのボ
ールの高さが異なるようになる。この結果、ＬＳＩを実
装基板に面実装する場合に、複数のボールのうち周囲部
のボールは対応する配線層に完全に接続されないように
なり、最悪の場合未接続のボールが生ずるようになっ
て、接続部の信頼性を低下させることになる。
【００１１】本発明の目的は、反り等の変形を防止して
実装基板に面実装する場合に、複数の外部端子を対応す
る配線層に完全に接続することが可能な技術を提供する
ことにある。
実装基板に面実装する場合に、複数の外部端子を対応す
る配線層に完全に接続することが可能な技術を提供する
ことにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【００１４】本発明の半導体装置は、半導体チップのパ
ッド電極と導通する複数の外部端子が同一面に配置さ
れ、前記外部端子が実装基板に接続されることにより面
実装される半導体装置であって、前記複数の外部端子が
同一面に配置されるように各外部端子に接続される配線
層が形成された可撓性の絶縁部材と、この絶縁部材の前
記外部端子側と反対側の面に固着された剛体と、少なく
とも前記半導体チップおよび絶縁部材の一部を覆う樹脂
封止体とを有している。
ッド電極と導通する複数の外部端子が同一面に配置さ
れ、前記外部端子が実装基板に接続されることにより面
実装される半導体装置であって、前記複数の外部端子が
同一面に配置されるように各外部端子に接続される配線
層が形成された可撓性の絶縁部材と、この絶縁部材の前
記外部端子側と反対側の面に固着された剛体と、少なく
とも前記半導体チップおよび絶縁部材の一部を覆う樹脂
封止体とを有している。
【００１５】
【作用】上述した手段によれば、本発明の半導体装置
は、半導体チップのパッド電極と導通する複数の外部端
子が同一面に配置され、前記外部端子が実装基板に接続
されることにより面実装される半導体装置であって、前
記複数の外部端子が同一面に配置されるように各外部端
子に接続される配線層が形成された可撓性の絶縁部材
と、この絶縁部材の前記外部端子側と反対側の面に固着
された剛体と、少なくとも前記半導体チップおよび絶縁
部材の一部を覆う樹脂封止体とを有しているので、前記
剛体によって補強されることにより、可撓性の絶縁部材
の反り等の変形は防止される。これによって、反り等の
変形を防止して実装基板に面実装する場合に、複数の外
部端子を対応する配線層に完全に接続することが可能と
なる。
は、半導体チップのパッド電極と導通する複数の外部端
子が同一面に配置され、前記外部端子が実装基板に接続
されることにより面実装される半導体装置であって、前
記複数の外部端子が同一面に配置されるように各外部端
子に接続される配線層が形成された可撓性の絶縁部材
と、この絶縁部材の前記外部端子側と反対側の面に固着
された剛体と、少なくとも前記半導体チップおよび絶縁
部材の一部を覆う樹脂封止体とを有しているので、前記
剛体によって補強されることにより、可撓性の絶縁部材
の反り等の変形は防止される。これによって、反り等の
変形を防止して実装基板に面実装する場合に、複数の外
部端子を対応する配線層に完全に接続することが可能と
なる。
【００１６】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。
施例とともに詳細に説明する。
【００１７】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１８】
（実施例１）図１は本発明の実施例１による半導体装置
を示す断面図で、ＢＧＡパッケージを有するＬＳＩに適
用した例で示している。本実施例の半導体装置は、例え
ば絶縁性フィルムからなる厚さ約７０〜１００μｍの可
撓性の絶縁部材１が用いられて、この絶縁部材１には複
数のスルーホール２が形成されて、このスルーホール２
にはスルーホール配線層３が形成されるとともに、その
表面１Ａおよび裏面１Ｂにはスルーホール配線層３を通
じて配線層４が形成されている。
を示す断面図で、ＢＧＡパッケージを有するＬＳＩに適
用した例で示している。本実施例の半導体装置は、例え
ば絶縁性フィルムからなる厚さ約７０〜１００μｍの可
撓性の絶縁部材１が用いられて、この絶縁部材１には複
数のスルーホール２が形成されて、このスルーホール２
にはスルーホール配線層３が形成されるとともに、その
表面１Ａおよび裏面１Ｂにはスルーホール配線層３を通
じて配線層４が形成されている。
【００１９】絶縁部材１の表面１Ａの中央部には複数の
パッド電極６が形成された厚さ約２５０〜５００μｍの
ＬＳＩチップ５が例えばＡｇ粉を混合したエポキシ樹脂
のような導電性接着剤７を介して固着されている。この
ＬＳＩチップ５のパッド電極６と絶縁部材１の表面１Ａ
の配線層４との間には例えばＡｕ線のようなワイヤ８が
ボンディングされている。一方、絶縁部材１の裏面１Ｂ
の配線層４には例えばＰｂとＳｎとの合金からなる直径
約６００〜８００μｍの複数のボール９が、同一面に配
置されるように接続されている。このボール９は外部端
子として働いて、ＬＳＩが実装基板に面実装される場合
対応する配線層に接続される。
パッド電極６が形成された厚さ約２５０〜５００μｍの
ＬＳＩチップ５が例えばＡｇ粉を混合したエポキシ樹脂
のような導電性接着剤７を介して固着されている。この
ＬＳＩチップ５のパッド電極６と絶縁部材１の表面１Ａ
の配線層４との間には例えばＡｕ線のようなワイヤ８が
ボンディングされている。一方、絶縁部材１の裏面１Ｂ
の配線層４には例えばＰｂとＳｎとの合金からなる直径
約６００〜８００μｍの複数のボール９が、同一面に配
置されるように接続されている。このボール９は外部端
子として働いて、ＬＳＩが実装基板に面実装される場合
対応する配線層に接続される。
【００２０】絶縁部材１のボール９が配置された裏面１
Ｂと反対側の表面１Ａには、例えばＡｌのような板状の
剛体１０が用いられて、絶縁性接着剤１１を介して固着
されている。この剛体１０はおおよそＬＳＩチップ５の
２倍程度の厚さに形成される。この剛体１０は絶縁部材
１を補強するように作用して、絶縁部材１を反り等の変
形から防止するように働く。また、ＬＳＩチップ５、ボ
ンディングワイヤ８、絶縁部材１の表面１Ａの一部は例
えばエポキシ樹脂のような樹脂封止体１２によって覆わ
れる。
Ｂと反対側の表面１Ａには、例えばＡｌのような板状の
剛体１０が用いられて、絶縁性接着剤１１を介して固着
されている。この剛体１０はおおよそＬＳＩチップ５の
２倍程度の厚さに形成される。この剛体１０は絶縁部材
１を補強するように作用して、絶縁部材１を反り等の変
形から防止するように働く。また、ＬＳＩチップ５、ボ
ンディングワイヤ８、絶縁部材１の表面１Ａの一部は例
えばエポキシ樹脂のような樹脂封止体１２によって覆わ
れる。
【００２１】可撓性の絶縁部材１を構成する絶縁性フィ
ルムとしては、ポリエチレンテレフタレート、ポリエー
テルイミド、ポリフェニレンスルフィド、ポリブチレン
テレフタレート等の熱可塑性樹脂や、エポキシ樹脂、フ
ェノール樹脂、シリコーン樹脂、ポリイミド樹脂等の熱
硬化性樹脂をそれぞれ単独に、あるいは２種類以上を混
合したものを材料として用いることができる。または、
それらの材料をガラス等の無機物からなる繊維やケブラ
ー等の無機物からなる繊維に浸透させて使用することが
できる。
ルムとしては、ポリエチレンテレフタレート、ポリエー
テルイミド、ポリフェニレンスルフィド、ポリブチレン
テレフタレート等の熱可塑性樹脂や、エポキシ樹脂、フ
ェノール樹脂、シリコーン樹脂、ポリイミド樹脂等の熱
硬化性樹脂をそれぞれ単独に、あるいは２種類以上を混
合したものを材料として用いることができる。または、
それらの材料をガラス等の無機物からなる繊維やケブラ
ー等の無機物からなる繊維に浸透させて使用することが
できる。
【００２２】絶縁部材１を補強するためにこの一面に固
着される剛体１０としては、前記Ａｌ以外にも、Ｃｕ等
の金属や、エポキシ樹脂、ポリイミド樹脂等の樹脂、硬
化物（成形硬化物）や、アルミナ、ムライト、マグネシ
ア、フォルステライト等のセラミックスを材料として用
いることができる。
着される剛体１０としては、前記Ａｌ以外にも、Ｃｕ等
の金属や、エポキシ樹脂、ポリイミド樹脂等の樹脂、硬
化物（成形硬化物）や、アルミナ、ムライト、マグネシ
ア、フォルステライト等のセラミックスを材料として用
いることができる。
【００２３】樹脂封止体１２としては、前記エポキシ樹
脂以外にも、フェノール樹脂、ポリイミド樹脂等の熱硬
化性樹脂や、ポリフェニレンスルフィド等の熱可塑性樹
脂をそれぞれ単独に、あるいは２種類以上を混合したも
のを材料として用いることができる。
脂以外にも、フェノール樹脂、ポリイミド樹脂等の熱硬
化性樹脂や、ポリフェニレンスルフィド等の熱可塑性樹
脂をそれぞれ単独に、あるいは２種類以上を混合したも
のを材料として用いることができる。
【００２４】次に、本実施例による半導体装置の製造方
法の一例を、図２乃至図７を参照して工程順に説明す
る。
法の一例を、図２乃至図７を参照して工程順に説明す
る。
【００２５】まず、図２に示すように、例えば中央部以
外の部分に複数のスルーホール２が形成されるととも
に、このスルーホール２にスルーホール配線層３が形成
され、その表面１Ａおよび裏面１Ｂにスルーホール配線
層３を通じて配線層４が形成された、厚さ約７０〜１０
０μｍの例えば絶縁性フィルムのような可撓性の絶縁部
材１を用意する。
外の部分に複数のスルーホール２が形成されるととも
に、このスルーホール２にスルーホール配線層３が形成
され、その表面１Ａおよび裏面１Ｂにスルーホール配線
層３を通じて配線層４が形成された、厚さ約７０〜１０
０μｍの例えば絶縁性フィルムのような可撓性の絶縁部
材１を用意する。
【００２６】次に、図３に示すように、絶縁部材１の表
面１Ａの中央部に複数のパッド電極６が形成された、厚
さ約２５０〜５００μｍのＬＳＩチップ５を例えばＡｇ
粉を混合したエポキシ樹脂のような導電性接着剤７を介
して固着する。続いて、このＬＳＩチップ５のパッド電
極６と絶縁部材１の表面１Ａの配線層４との間に例えば
Ａｕ線のようなワイヤ８をボンディングする。
面１Ａの中央部に複数のパッド電極６が形成された、厚
さ約２５０〜５００μｍのＬＳＩチップ５を例えばＡｇ
粉を混合したエポキシ樹脂のような導電性接着剤７を介
して固着する。続いて、このＬＳＩチップ５のパッド電
極６と絶縁部材１の表面１Ａの配線層４との間に例えば
Ａｕ線のようなワイヤ８をボンディングする。
【００２７】次に、図４に示すように、ＬＳＩチップ５
が固着された絶縁部材１を、トランスファモールド装置
の上型１３と下型１４との間にセットした後、ゲート１
５を通じて流動状態の例えばエポキシ樹脂を矢印のよう
に供給して樹脂モールドを行う。モールド終了後、上型
１３と下型１４を取り外すことにより、図５に示すよう
に、ＬＳＩチップ５、ボンディングワイヤ８、絶縁部材
１の表面１Ａの一部を覆ったエポキシ樹脂からなる樹脂
封止体１２が得られる。
が固着された絶縁部材１を、トランスファモールド装置
の上型１３と下型１４との間にセットした後、ゲート１
５を通じて流動状態の例えばエポキシ樹脂を矢印のよう
に供給して樹脂モールドを行う。モールド終了後、上型
１３と下型１４を取り外すことにより、図５に示すよう
に、ＬＳＩチップ５、ボンディングワイヤ８、絶縁部材
１の表面１Ａの一部を覆ったエポキシ樹脂からなる樹脂
封止体１２が得られる。
【００２８】続いて、図６に示すように、絶縁部材１の
表面１Ａに、ＬＳＩチップ５のおおよそ２倍程度の厚さ
を有する例えばＡｌのような板状の剛体１０を用いて、
絶縁性接着剤１１を介して固着する。
表面１Ａに、ＬＳＩチップ５のおおよそ２倍程度の厚さ
を有する例えばＡｌのような板状の剛体１０を用いて、
絶縁性接着剤１１を介して固着する。
【００２９】次に、図７に示すように、絶縁部材１の裏
面１Ｂの配線層４に例えばＰｂとＳｎとの合金からなる
直径約６００〜８００μｍの複数のボール９を、同一面
に配置されるように接続する。この工程は、絶縁部材１
の裏面１Ｂを上側に反転した状態で、各配線層４上に複
数のボール９を位置決めすることにより、リフロー炉を
通過させることで容易に行うことができる。
面１Ｂの配線層４に例えばＰｂとＳｎとの合金からなる
直径約６００〜８００μｍの複数のボール９を、同一面
に配置されるように接続する。この工程は、絶縁部材１
の裏面１Ｂを上側に反転した状態で、各配線層４上に複
数のボール９を位置決めすることにより、リフロー炉を
通過させることで容易に行うことができる。
【００３０】このような一連の工程によって、図１に示
したようなＬＳＩを製造することができる。得られたＬ
ＳＩは、複数のボール９を外部端子として用いて、実装
基板の対応した配線層に半田付けすることにより面実装
される。図８は、このようなＬＳＩを実装基板２１に実
装した構造を示すものである。絶縁部材１の裏面１Ｂに
配置された複数のボール９は剛体１０によって補強され
て同一面に保持されるので、各ボール９は対応した配線
層２２に完全に接続されるようになる。
したようなＬＳＩを製造することができる。得られたＬ
ＳＩは、複数のボール９を外部端子として用いて、実装
基板の対応した配線層に半田付けすることにより面実装
される。図８は、このようなＬＳＩを実装基板２１に実
装した構造を示すものである。絶縁部材１の裏面１Ｂに
配置された複数のボール９は剛体１０によって補強され
て同一面に保持されるので、各ボール９は対応した配線
層２２に完全に接続されるようになる。
【００３１】なお、剛体１０を絶縁性接着剤１１を介し
て絶縁部材１の表面１Ａに固着する場合、絶縁性接着剤
１１として予め、実装基板２１への実装温度においてゴ
ム状の弾性体となるような材料を用いることにより、実
装時に実装基板２１の形状に合わせて、絶縁部材１を容
易に変形させることができる。これにより、実装時の接
続部の信頼性を大幅に向上することができる。
て絶縁部材１の表面１Ａに固着する場合、絶縁性接着剤
１１として予め、実装基板２１への実装温度においてゴ
ム状の弾性体となるような材料を用いることにより、実
装時に実装基板２１の形状に合わせて、絶縁部材１を容
易に変形させることができる。これにより、実装時の接
続部の信頼性を大幅に向上することができる。
【００３２】このような絶縁性接着剤の材料としては、
シリコーンゴム、シリコーンゲル硬化物、フッ素ゴム、
イソプレンゴム、ブタジエンゴム等を用いることができ
る。
シリコーンゴム、シリコーンゲル硬化物、フッ素ゴム、
イソプレンゴム、ブタジエンゴム等を用いることができ
る。
【００３３】このような実施例１によれば次のような効
果を得ることができる。
果を得ることができる。
【００３４】ＬＳＩチップ５が固着される可撓性の絶縁
部材１の、複数のボール９が配置される面１Ａと反対側
の面１Ｂに剛体１０を固着するようにしたので、絶縁部
材１は剛体１０によって補強されるようになるため、反
り等の変形を防止して実装基板２１に面実装する場合
に、複数のボール９を対応する配線層２２に完全に接続
することが可能となる。すなわち、絶縁部材１の実装面
１Ｂに配置された複数のボール９は、実装時に周囲部の
ものも、中央部のものも同一高さに保持されるので、対
応した配線層２２に確実に接続されるようになる。
部材１の、複数のボール９が配置される面１Ａと反対側
の面１Ｂに剛体１０を固着するようにしたので、絶縁部
材１は剛体１０によって補強されるようになるため、反
り等の変形を防止して実装基板２１に面実装する場合
に、複数のボール９を対応する配線層２２に完全に接続
することが可能となる。すなわち、絶縁部材１の実装面
１Ｂに配置された複数のボール９は、実装時に周囲部の
ものも、中央部のものも同一高さに保持されるので、対
応した配線層２２に確実に接続されるようになる。
【００３５】（実施例２）図９は本発明の実施例２によ
る半導体装置を示す断面図で、実施例１の構造におい
て、剛体１０の表面まで樹脂封止体１２によって覆うよ
うにした構造を示すものである。なお、図では剛体１０
の厚さが実施例１に比べて小さくなっているが、これは
説明を理解し易くするため示したものであり、これによ
って剛体１０が特定の厚さに制限されることはない。
る半導体装置を示す断面図で、実施例１の構造におい
て、剛体１０の表面まで樹脂封止体１２によって覆うよ
うにした構造を示すものである。なお、図では剛体１０
の厚さが実施例１に比べて小さくなっているが、これは
説明を理解し易くするため示したものであり、これによ
って剛体１０が特定の厚さに制限されることはない。
【００３６】このような実施例２においても、実施例１
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、樹脂封
止体１２により覆われる面積が広くなっているので、耐
湿性を向上することができる。
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、樹脂封
止体１２により覆われる面積が広くなっているので、耐
湿性を向上することができる。
【００３７】（実施例３）図１０は本発明の実施例３に
よる半導体装置を示す断面図で、実施例２の構造におい
て、絶縁部材１に対してスルーホール２よりも径の大き
な開口部１６を形成して、この開口部１６に複数のボー
ル９を配置して、表面１Ａの配線層４に接続した構造を
示すものである。この構造の場合、絶縁部材１の裏面１
Ｂに対しては配線層４を形成する必要はない。
よる半導体装置を示す断面図で、実施例２の構造におい
て、絶縁部材１に対してスルーホール２よりも径の大き
な開口部１６を形成して、この開口部１６に複数のボー
ル９を配置して、表面１Ａの配線層４に接続した構造を
示すものである。この構造の場合、絶縁部材１の裏面１
Ｂに対しては配線層４を形成する必要はない。
【００３８】このような実施例３においても、実施例１
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、絶縁部
材１に対しては一方の面１Ａにのみ配線層４を形成すれ
ば良いので、コストダウンを図ることができる。
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、絶縁部
材１に対しては一方の面１Ａにのみ配線層４を形成すれ
ば良いので、コストダウンを図ることができる。
【００３９】（実施例４）図１１は本発明の実施例４に
よる半導体装置を示す断面図で、本実施例の半導体装置
は、ＬＳＩチップ５および剛体１０を共通の支持板１７
上に固着した構造を示すものである。すなわち、図１２
に示すように、例えばＦｅ−Ｎｉ系合金からなるフレー
ム状の支持板１７を用いて、プレス、エッチング等の方
法によって互いに一体に結合されるようにダイパッド１
８および支持部１９を形成し、ダイパッド１８および支
持部１９に対して各々、絶縁性接着剤７、１１を介して
ＬＳＩチップ５および剛体１０を固着するようにしたも
のである。図１２のＡ−Ａ断面構造が、図１１に示した
支持板１７の構造となる。
よる半導体装置を示す断面図で、本実施例の半導体装置
は、ＬＳＩチップ５および剛体１０を共通の支持板１７
上に固着した構造を示すものである。すなわち、図１２
に示すように、例えばＦｅ−Ｎｉ系合金からなるフレー
ム状の支持板１７を用いて、プレス、エッチング等の方
法によって互いに一体に結合されるようにダイパッド１
８および支持部１９を形成し、ダイパッド１８および支
持部１９に対して各々、絶縁性接着剤７、１１を介して
ＬＳＩチップ５および剛体１０を固着するようにしたも
のである。図１２のＡ−Ａ断面構造が、図１１に示した
支持板１７の構造となる。
【００４０】また、絶縁部材１としては一方の面１Ｂに
のみ配線層４を形成して、この配線層４の一端には複数
のボール９を接続するとともに、その他端にはワイヤ８
をボンディングする。さらに、絶縁部材１のボール９と
反対側の面１Ｂには、絶縁性接着剤１１を介して剛体１
０を固着する。
のみ配線層４を形成して、この配線層４の一端には複数
のボール９を接続するとともに、その他端にはワイヤ８
をボンディングする。さらに、絶縁部材１のボール９と
反対側の面１Ｂには、絶縁性接着剤１１を介して剛体１
０を固着する。
【００４１】この構造においては、実施例１乃至実施例
３に比較して、ＬＳＩチップ５は絶縁部材１と別な部材
である支持板１７に固着しているが、絶縁部材１が可撓
性を有していることにより、そのワイヤボンディング面
をＬＳＩチップ５に近接させるように容易に変形させる
ことができるので、ワイヤボンディング時に支障は生じ
ない。
３に比較して、ＬＳＩチップ５は絶縁部材１と別な部材
である支持板１７に固着しているが、絶縁部材１が可撓
性を有していることにより、そのワイヤボンディング面
をＬＳＩチップ５に近接させるように容易に変形させる
ことができるので、ワイヤボンディング時に支障は生じ
ない。
【００４２】このような実施例４においても、実施例１
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、ＬＳＩ
チップ５は絶縁部材１と別な部材である支持板１７に固
着されるので、設計に自由度を持たせることができるよ
うになる。
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、ＬＳＩ
チップ５は絶縁部材１と別な部材である支持板１７に固
着されるので、設計に自由度を持たせることができるよ
うになる。
【００４３】（実施例５）図１３は本発明の実施例５に
よる半導体装置を示す断面図で、実施例４の構造におい
て、共通の支持板１７に代えて、例えばＣｕ、Ａｌ等か
らなる熱放散性に優れた放熱板２０を用いるようにした
構造を示すものである。すなわち、放熱板２０に対して
各々、絶縁性接着剤７、１１を介してＬＳＩチップ５お
よび剛体１０を固着するようにしたものである。放熱板
２０の厚さは例えば１〜２ｍｍに形成することができ
る。
よる半導体装置を示す断面図で、実施例４の構造におい
て、共通の支持板１７に代えて、例えばＣｕ、Ａｌ等か
らなる熱放散性に優れた放熱板２０を用いるようにした
構造を示すものである。すなわち、放熱板２０に対して
各々、絶縁性接着剤７、１１を介してＬＳＩチップ５お
よび剛体１０を固着するようにしたものである。放熱板
２０の厚さは例えば１〜２ｍｍに形成することができ
る。
【００４４】このような実施例５においても、実施例１
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、ＬＳＩ
チップ５および剛体１０は放熱板２０に固着されるの
で、特に放熱性を向上することができる。
と同様に、ＬＳＩチップ５が固着される可撓性の絶縁部
材１の、複数のボール９が配置される面１Ａと反対側の
面１Ｂには剛体１０が固着されているので、実施例１と
同様な効果を得ることができる。これに加えて、ＬＳＩ
チップ５および剛体１０は放熱板２０に固着されるの
で、特に放熱性を向上することができる。
【００４５】なお、実施例５の変形例として、例えばＡ
ｌのように放熱板２０および剛体１０の共通材料として
使用可能な材料を用いる場合には、図１４に示すよう
に、放熱板２０および剛体１０を共通材料によって一体
に形成することができる。さらに、より放熱性能を向上
したい場合には、放熱板２０にフィンを取り付けるよう
にすることができる。
ｌのように放熱板２０および剛体１０の共通材料として
使用可能な材料を用いる場合には、図１４に示すよう
に、放熱板２０および剛体１０を共通材料によって一体
に形成することができる。さらに、より放熱性能を向上
したい場合には、放熱板２０にフィンを取り付けるよう
にすることができる。
【００４６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００４７】例えば、前記実施例で可撓性の絶縁部材の
厚さ、剛体の厚さ、ＬＳＩチップの厚さ、放熱板の厚さ
等の値は一例を示したものであり、目的、用途等に応じ
て任意の変更が可能である。
厚さ、剛体の厚さ、ＬＳＩチップの厚さ、放熱板の厚さ
等の値は一例を示したものであり、目的、用途等に応じ
て任意の変更が可能である。
【００４８】また、絶縁部材はフィルム状である必要は
なく、薄板状になっているものを用いることもできる。
さらに、樹脂封止体を形成する方法はトランスファモー
ルド法に限らず、ポッテング法によって行うこともでき
る。
なく、薄板状になっているものを用いることもできる。
さらに、樹脂封止体を形成する方法はトランスファモー
ルド法に限らず、ポッテング法によって行うこともでき
る。
【００４９】さらにまた、放熱板を用いない構造におい
ても、ＬＳＩチップを支持している領域の絶縁部材に複
数の微小貫通孔を形成することにより、この微小貫通孔
を放熱孔として働かせることができるようになる。
ても、ＬＳＩチップを支持している領域の絶縁部材に複
数の微小貫通孔を形成することにより、この微小貫通孔
を放熱孔として働かせることができるようになる。
【００５０】さらに、前記実施例ではＢＧＡパッケージ
を有するＬＳＩに例をあげて説明したが、これに限ら
ず、バット・ジョイントＰＧＡのように面実装型のＰＧ
Ａパッケージにも適用することができる。
を有するＬＳＩに例をあげて説明したが、これに限ら
ず、バット・ジョイントＰＧＡのように面実装型のＰＧ
Ａパッケージにも適用することができる。
【００５１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＬＳＩ
の技術に適用した場合について説明したが、それに限定
されるものではない。本発明は、少なくとも実装基板に
面実装するタイプの回路素子には適用できる。
なされた発明をその背景となった利用分野であるＬＳＩ
の技術に適用した場合について説明したが、それに限定
されるものではない。本発明は、少なくとも実装基板に
面実装するタイプの回路素子には適用できる。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
【００５３】半導体チップが固着される可撓性の絶縁部
材の、複数の外部端子が配置される面と反対側の面に剛
体を固着するようにしたので、絶縁部材は剛体によって
補強されるようになるため、反り等の変形を防止して実
装基板に面実装する場合に、複数の外部端子を対応する
配線層に完全に接続することが可能となる。
材の、複数の外部端子が配置される面と反対側の面に剛
体を固着するようにしたので、絶縁部材は剛体によって
補強されるようになるため、反り等の変形を防止して実
装基板に面実装する場合に、複数の外部端子を対応する
配線層に完全に接続することが可能となる。
【図１】本発明の実施例１による半導体装置を示す断面
図である。
図である。
【図２】本発明の実施例１による半導体装置の製造方法
の一工程を示す断面図である。
の一工程を示す断面図である。
【図３】本発明の実施例１による半導体装置の製造方法
の他の工程を示す断面図である。
の他の工程を示す断面図である。
【図４】本発明の実施例１による半導体装置の製造方法
のその他の工程を示す断面図である。
のその他の工程を示す断面図である。
【図５】本発明の実施例１による半導体装置の製造方法
のその他の工程を示す断面図である。
のその他の工程を示す断面図である。
【図６】本発明の実施例１による半導体装置の製造方法
のその他の工程を示す断面図である。
のその他の工程を示す断面図である。
【図７】本発明の実施例１による半導体装置の製造方法
のその他の工程を示す断面図である。
のその他の工程を示す断面図である。
【図８】本発明の実施例１による半導体装置を実装基板
に面実装した構造を示す断面図である。
に面実装した構造を示す断面図である。
【図９】本発明の実施例２による半導体装置を示す断面
図である。
図である。
【図１０】本発明の実施例３による半導体装置を示す断
面図である。
面図である。
【図１１】本発明の実施例４による半導体装置を示す断
面図である。
面図である。
【図１２】本発明の実施例４による半導体装置に用いら
れる支持板を示す平面図である。
れる支持板を示す平面図である。
【図１３】本発明の実施例５による半導体装置を示す断
面図である。
面図である。
【図１４】本発明の実施例５による半導体装置の変形例
を示す断面図である。
を示す断面図である。
１…絶縁部材、１Ａ…絶縁部材の表面、１Ｂ…絶縁部材
の裏面、２…スルーホール、３…スルーホール配線層、
４…配線層、５…ＬＳＩチップ、６…パッド電極、７、
１１…絶縁性接着剤、８…ボンディングワイヤ、９…ボ
ール、１０…剛体、１２…樹脂封止体、１３…上型、１
４…下型、１５…ゲート、１６…開口部、１７…支持
板、１８…ダイパッド、１９…支持部、２０…放熱板、
２１…実装基板、２２…実装基板の配線層。
の裏面、２…スルーホール、３…スルーホール配線層、
４…配線層、５…ＬＳＩチップ、６…パッド電極、７、
１１…絶縁性接着剤、８…ボンディングワイヤ、９…ボ
ール、１０…剛体、１２…樹脂封止体、１３…上型、１
４…下型、１５…ゲート、１６…開口部、１７…支持
板、１８…ダイパッド、１９…支持部、２０…放熱板、
２１…実装基板、２２…実装基板の配線層。
フロントページの続き (72)発明者 北村 輝夫 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (9)
- 【請求項１】 半導体チップのパッド電極と導通する複
数の外部端子が同一面に配置され、前記外部端子が実装
基板に接続されることにより面実装される半導体装置で
あって、前記複数の外部端子が同一面に配置されるよう
に各外部端子に接続される配線層が形成された可撓性の
絶縁部材と、この絶縁部材の前記外部端子側と反対側の
面に固着された剛体と、少なくとも前記半導体チップお
よび絶縁部材の一部を覆う樹脂封止体とを有することを
特徴とする半導体装置。 - 【請求項２】 前記配線層は、スルーホール配線層を通
じて前記絶縁部材の両面に形成されていることを特徴と
する請求項１に記載の半導体装置。 - 【請求項３】 前記絶縁部材に開口部が形成され、前記
外部端子はこの開口部を通じて前記配線層に接続されて
いることを特徴とする請求項１に記載の半導体装置。 - 【請求項４】 前記剛体は、実装基板への実装温度にお
いてゴム状の弾性体となる絶縁性接着剤を介して前記絶
縁部材に固着されていることを特徴とする請求項１乃至
３のいずれか１項に記載の半導体装置。 - 【請求項５】 前記半導体チップは、前記絶縁部材上に
固着されていることを特徴とする請求項１乃至４のいず
れか１項に記載の半導体装置。 - 【請求項６】 前記半導体チップおよび剛体は、一体に
結合された支持板上に固着されていることを特徴とする
請求項１に記載の半導体装置。 - 【請求項７】 前記半導体チップおよび剛体は、共通の
放熱体上に固着されていることを特徴とする請求項１に
記載の半導体装置。 - 【請求項８】 前記絶縁部材は、フィルム状あるいは薄
板状からなることを特徴とする請求項１乃至７のいずれ
か１項に記載の半導体装置。 - 【請求項９】 前記外部端子は、球状の導電体からなる
ことを特徴とする請求項１乃至８のいずれか１項に記載
の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107258A JPH08306818A (ja) | 1995-05-01 | 1995-05-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7107258A JPH08306818A (ja) | 1995-05-01 | 1995-05-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306818A true JPH08306818A (ja) | 1996-11-22 |
Family
ID=14454497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7107258A Pending JPH08306818A (ja) | 1995-05-01 | 1995-05-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306818A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998036450A1 (en) * | 1997-02-13 | 1998-08-20 | Seiko Epson Corporation | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device |
| KR100295731B1 (ko) * | 1997-04-07 | 2001-08-07 | 포만 제프리 엘 | 전자패키지의제조방법 |
| US6517662B2 (en) | 1997-04-22 | 2003-02-11 | International Business Machines Corporation | Process for making semiconductor chip assembly |
-
1995
- 1995-05-01 JP JP7107258A patent/JPH08306818A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998036450A1 (en) * | 1997-02-13 | 1998-08-20 | Seiko Epson Corporation | Semiconductor device and method for manufacturing and mounting thereof, and circuit board mounted with the semiconductor device |
| KR100295731B1 (ko) * | 1997-04-07 | 2001-08-07 | 포만 제프리 엘 | 전자패키지의제조방법 |
| US6517662B2 (en) | 1997-04-22 | 2003-02-11 | International Business Machines Corporation | Process for making semiconductor chip assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981141B2 (ja) | グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法 | |
| US5241133A (en) | Leadless pad array chip carrier | |
| KR960004562B1 (ko) | 반도체 장치 패키지 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US6781242B1 (en) | Thin ball grid array package | |
| JP3578770B2 (ja) | 半導体装置 | |
| US5311060A (en) | Heat sink for semiconductor device assembly | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPH09246432A (ja) | プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ | |
| JPH10308466A (ja) | ヒートシンク付着ボールグリッドアレイ半導体パッケージ | |
| JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
| KR20050009846A (ko) | 스택 반도체 칩 비지에이 패키지 및 그 제조방법 | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JP2000031343A (ja) | 半導体装置 | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JPH08306818A (ja) | 半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2768315B2 (ja) | 半導体装置 | |
| JPH1093013A (ja) | 半導体装置 | |
| JP2000286375A (ja) | 半導体装置 | |
| JP2000286372A (ja) | 半導体装置の製造方法 |