JPH07283341A - 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ - Google Patents

表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ

Info

Publication number
JPH07283341A
JPH07283341A JP7010040A JP1004095A JPH07283341A JP H07283341 A JPH07283341 A JP H07283341A JP 7010040 A JP7010040 A JP 7010040A JP 1004095 A JP1004095 A JP 1004095A JP H07283341 A JPH07283341 A JP H07283341A
Authority
JP
Japan
Prior art keywords
package
die
substrate
contacts
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7010040A
Other languages
English (en)
Inventor
Chok J Chia
チョク・ジェイ・チア
Patrick Variot
パトリック・ヴァリオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JPH07283341A publication Critical patent/JPH07283341A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 集積回路のダイ・パッケージへの入出力接続
の数を増加させる構成を与えること。 【構成】 表面取り付け型集積回路ダイ・パッケージ１
０が、パッケージの周辺から横方向に外向きに延長する
周辺リード群４３、４５と、パッケージの底部上にはん
だボール８０、８２とを含んでいる。この構成により、
パッケージのサイズを増加させたり導電性の相互接続の
幅を減少させたりすることなく、ダイ・パッケージ１０
への入出力の接続の数を増やすことができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路のダイ・パッ
ケージに関し、更に詳しくは、このパッケージへの入出
力接続の数を増加させる構成に関する。
【０００２】
【従来の技術】集積回路のダイのための表面取り付けパ
ッケージは、典型的には、そのパッケージした集積回路
のダイを外部の素子に電気的に結合する入出力接続を含
む。従来型のパッケージの１つのタイプには、そのパッ
ケージの周辺部のエッジから横方向へ外向きに延長する
周辺部のリードの形式での入出力（Ｉ／Ｏ）端子が含ま
れる。パッケージの別のタイプでは、パッケージの底部
で、はんだボールのアレーを用いる。技術の進歩に伴
い、集積回路のダイは、これまで以上に多くの機能を実
行するこれまで以上に多くのトランジスタやモノリシッ
ク・デバイスと共に製造されており、したがって、従来
よりも多くの数の入出力接続が要求されることになる。
【０００３】しかし、周辺リード接続されたパッケージ
では、そのパッケージの物理的なサイズとリードのピッ
チすなわち分離の距離とによって提供され得るリード又
は入出力端子の数が制限される。例えば、２８ミル（ｍ
ｉｌ）×２８ミルのパッケージで、リードのピッチが
０．５ミルであれば、典型的には、２０８のリードを有
する。リードの数を増加させるためには、より大きなパ
ッケージを用いるか、又は、リードのピッチを減少させ
ることが可能である。例えば、４０ミル×４０ミルのパ
ッケージで、リードのピッチが０．４ミルであれば、３
７６のリードを有することになる。
【０００４】ボール・グリッド（ＢＧＡ）パッケージ
は、パッケージの底部の上に並んだはんだボールを有し
ている。はんだボールの数を増加させるためには、パッ
ケージのサイズを増加させなければならず、及び（又
は）、ボールの分離の距離すなわちアレーのピッチを減
少させることになる。例えば、２５ミル×２５ミルのサ
イズのパッケージで、ボールのピッチが６０ミルであれ
ば、２２５のボールを有し、４０ミル×４０ミルのパッ
ケージで、ボールのピッチが５０ミルであれば、９６１
のボールを有することになる。
【０００５】しかし、単純にパッケージのサイズを大き
くしたり入出力端子のピッチを小さくしたりすること
は、望まれないことが多いし、不可能なこともある。周
辺リード接続されたパッケージに関しては、パッケージ
のサイズを大きくすることは、結果として、回路ボード
の空間をより多く占有することになるし、コストが増加
する。リードのピッチを小さくすることは、結果的に、
寸法のより小さなリードを必要とし、これは、これまで
以上に製造の際に損傷を受けやすい。更に、リード間の
分離の距離がより小さくなると、表面取り付け構成にお
いて、リード間の短絡が生じやすい。
【０００６】同様にして、ボール・グリッド・アレーの
パッケージでも、ボールのピッチを減少させることは、
結果的に、歩留まり損失を増加させ、プリント回路板の
コストを増加させる。プリント回路板のコストは、より
細かなピッチではボールへの接続のルート割り当てのた
めにプリント回路板内により多くの数の層があることが
要求されるので、増加するし、他方で、パッケージのサ
イズを増加させるとプリント回路板上でパッケージによ
って占められる面積が増加するのでコストが上昇する。
【０００７】したがって、本発明の目的は、上述の問題
点を回避し最小化する、表面取り付け型の集積回路ダイ
・パッケージを提供することである。
【０００８】
【発明の概要】その実施例に従って本発明の原理を実行
すると、表面取り付け型の集積回路ダイ・パッケージ
が、複数のダイ・コンタクト・パッドを有するダイと、
前記ダイとダイ・コンタクト・パッドとを少なくとも部
分的に包囲するダイ・パッケージとによって、形成され
る。複数の周辺リードが、ダイ・パッケージから横方向
に外向きに延長し、ダイ・パッドに電気的に接続されて
いる。更に、はんだボールのアレーが、ダイ・パッケー
ジの底部に取り付けられ、ダイ・パッドに電気的に接続
されている。周辺リードは、ある構成では下向きに曲げ
られ、はんだボールと共通の場所に端子部分を有する。
よって、パッケージの寸法を増加させたり、入出力端子
のピッチを増加させたりすることなく、表面取り付け型
のダイ・パッケージへの入出力接続の数が著しく増加す
る。
【０００９】
【実施例】図１に示すように、クアッド・フラット・パ
ック・パッケージ（ｑｕａｄ ｆｌａｔ ｐａｃｋ ｐ
ａｃｋａｇｅ）は、１つの表面上に取り付けられた複数
のダイ・コンタクト・パッド１２を有する集積回路のダ
イ１０を含んでいる。このダイは、多層の誘電性の基板
１６の上部表面１４にボンディング又は固定されてい
る。基板は、その中にダイが取り付けられているキャビ
ティを形成する、厚さを減少させた中央又は内部セクシ
ョンを含む。キャビティは、キャビティ壁１８によって
定義される。多層の基板１６は、例えば、カプトン・ポ
リイミド（Ｋａｐｔｏｎ ｐｏｌｙｉｍｉｄｅ）やＰＣ
Ｖ等の非導電性材料で形成され、それぞれがその上に導
電性のトレースやコンタクト・パッドのパターンを形成
している。例えば、基板１６の最上部の層２４は、パッ
ド２６、２７やパッド３０、３１等の複数のボンディン
グ・パッドによって形成され得る。パッド２６、２７
は、ワイヤ３４、３６によって関連するダイ・パッド１
２にワイヤ・ボンディングされている。基板パッド３
０、３１は、ワイヤ３８、４０をボンディングすること
によって、ダイ・パッドの中の他のパッドにもボンディ
ングされている。パッド２６、２７等の基板のいくつか
のボンディング・パッドは、基板の上部層２４の上部表
面の上に取り付けられた導電性リード４２、４４に接続
されており、端部４３、４５は、基板の周辺から横方向
に外向きに延長している。リード４３、４５の自由端
は、Ｚ状の構成として図解されているように曲げられ、
端子点４７、４８を提供し、この端子点はパッケージが
表面取り付けられるプリント回路板（図１には図示され
ていない）等の電気的素子上の導電性パッドにボンディ
ングされ得る。
【００１０】基板の上部層２４の上部表面上のパッド３
０、３１は、上部表面を通って基板の第２すなわち下方
の層６０まで延長するバイア５４、５６を介し、更に、
下方の基板６０上の付加的なトレースと、基板の下方の
層６０の下部表面上に形成されたボール・コンタクト・
パッド７４、７６とを介して、上部基板層２４の上部表
面上のトレース５０、５２によって接続されている。複
数のはんだボール（ｓｏｌｄｅｒ ｂａｌｌ）８０、８
２が、ボール・パッド７４、７６に固定され、パッケー
ジが表面取り付けされるプリント回路板（図１には図示
されていない）上のコンタクト・パッドに適合された点
８４等の最下部の端子点を有するボール・グリッド・ア
レーを形成する。はんだボールの端子点８４と周辺リー
ドの端子点４７、４８とのすべてが、共通の場所に存在
しているので、パッケージが上に置かれると、プリント
回路板の上部表面の接点（コンタクト）のパターンは、
端子点４７、４８、８４等のパターンにマッチする。パ
ッケージの端子点は、このようにして、プリント回路板
自体の上のパッドと接触し、ボンディングして接続され
る。この後者の電気的接続は、例えば、はんだの操作を
リフローすることによって行われる。図面の明瞭性を維
持するために、図１には、いくつかの例示的な基板パッ
ド、ワイヤ・ボンディング及びトレースと、いくつかの
周辺リード及びはんだボール・アレーのボールが示され
ているだけであることを理解されたい。十分な数のワイ
ヤ・ボンディング、ワイヤ・ボンディング・パッド及び
周辺リードと、十分な数の付加的な基板パッド、トレー
ス、バイア及びはんだボールとがあるので、すべてのダ
イ・パッドは、周辺リードの１つ又ははんだボールの１
つによって与えられた個々の入出力端子に個別に接続さ
れ得る。ボール・グリッド・アレーは、パッケージの底
部のほとんど全体の上に延長し、周辺リードは、必要又
は所望に応じて、パッケージの１つ、２つ、３つ、又は
すべての４つの側部から外向きに延長し得る。プラステ
ィックの部材８８が、例えばトランスファ・モールディ
ングによって多層の基板に固定され、基板の上部表面上
のダイ、ボンディング・ワイヤ及びトレースを保護す
る。
【００１１】パッケージの周辺部から外向きに伸びる周
辺リードとパッケージの底部上に取り付けられたはんだ
ボールのアレーとの組み合わせを提供することによっ
て、パッケージの寸法を増加させず、また、周辺リード
又ははんだボールのピッチを増加させずに、著しく増加
した数の入出力端子をダイに与えることができる。トレ
ース、基板パッド及びその他の電気的接続は、任意の適
切な所望の構成及びパターンにすることができ、また、
基板１６は、入出力端子と共に与えられるダイ・パッド
のパターンの性質と複雑性とによって１つ、２つ、また
はそれより多くの層によって形成され得る。周辺リード
の数は、与えられた設計に所望なはんだボールの数より
多く、少なく、又は同数であり得る。
【００１２】図２には、やはり周辺リードとはんだボー
ルのアレーとの組み合わせを具体化する若干異なるタイ
プの集積回路ダイ・パッケージが図解されている。周辺
リードとはんだボール・アレーとの両方を組み込んだ異
なるタイプのダイ・パッケージを示している図２、図３
及び図４では、同様の要素には同様の参照番号が付して
ある。よって、例えば、図２には、図１のダイ１０に対
応し、図１の基板１６に対応する基板１１６内に形成さ
れた空洞内に取り付けられたダイ１１０が図解されてい
る。図２の基板は、上部層１１８、中間層１１９及び下
部層１６０を有する複数の層を含んでおり、層１１９の
上部表面上のパッドは、ワイヤ・ボンディング１３４に
よってトレース１４２に接続されている。トレース１４
２のいくつかは、周辺リード１４３に接続されている。
層１１９の上部表面上のパッド１３０、１３１は、ワイ
ヤ・ボンディング１４０とリードと多層の基板の内側に
延長するバイア１５６、１６８、１７２とによって、こ
の基板の最下層の底部に取り付けられたはんだボール１
８０に接続されている。これらの内部リード及びバイア
は、はんだボール端子のそれぞれへの接続のために与え
られるのであるが、図面の明瞭さのためにボール１８２
についてだけ示されている。プラスチックのポッティン
グ部材１８８を、ダイが取り付けられる基板の空洞を覆
って注いでダイとそのワイヤ・ボンディング・リード１
２６、１２７、１３０、１３１を保護することもでき
る。
【００１３】図１の構成に関して述べたように、周辺リ
ードとはんだボールのボールとの端子点は、すべて、相
互に平坦であり、パッケージが取り付けられるプリント
回路板１９６の上部表面上にあるパッド１９０、１９
２、１９４等のプリント回路板のコンタクト・パッドの
パターンに適合するパターンで形成されている。
【００１４】図３に図解されている構成では、ダイ２１
０が、複数の周辺リード２４２、２４３とはんだボール
２８０のアレーとを有する多層の基板上に取り付けられ
ている空洞型のパッケージを含む。これまでの実施例と
同様に、ダイ・パッドは、ワイヤ２２６、２３０によっ
て多層の基板のトレースにワイヤ・ボンディングされて
おり、このトレースのいくつかは周辺リード２４３に接
続され、またいくつかは多層の基板内のバイア及びトレ
ース（図３には図示されていない）を通ってはんだボー
ル２８０に接続されている。この構成において、リッド
２８８は、多層の基板２１６の最上部表面に固定され、
ダイ２１０とそのワイヤ・ボンディング・リード２２
６、２３０を包囲し封止する。図２及び図３の構成で
は、周辺リード２４２、２４３は、多層の基板の最上部
表面上に延長するのではなく、基板内の中間層に沿って
延長し、基板の側面エッジから外向きに伸びてボール１
８０、２８０と共に回路板１９６、２９６に接続され
る。
【００１５】図４には、導電性トレース３４２、３５２
が上に形成されている可撓性の誘電体基板３６０から形
成された可撓性の回路テープ・フレーム３１６にダイ３
１０が接続されている、テープ自動ボンディング（ＴＡ
Ｂ）が図解されている。ＴＡＢのパッケージの中には、
ダイ・パッドへのワイヤ・ボンディング接続は存在しな
い。その代わりに、図４に図解されているようにダイの
下部表面上にあるダイ・パッドは、可撓性の回路基板３
６０上のパッド３２６等のパッドに接続されている。こ
れらのパッド３２６は、基板上のトレース３４２、３５
２に接続されている。これらのトレースは、周辺の外向
きに延長するリード３４３に接続された外部エンド（ｏ
ｕｔｅｒ ｅｎｄｓ）を有している。バイア３５４など
の複数のバイアが、ＴＡＢ基板の上部表面上のトレース
を、ＴＡＢ基板の下部表面上のはんだパッドに接続し、
ボール３８０などのはんだボールのアレーはＴＡＢ基板
の下部表面上のはんだパッドに接続される。このように
して、はんだボール３８０と周辺リード３４３の端部と
は、パッケージ端子の平坦なパターンを形成し、このパ
ターンは、プリント回路板３９６のプリント回路板接点
３９４の平坦なアレーと容易に合致し、周辺リードのボ
ンディングとはんだボールのリフローはんだ付けとによ
って、接続される。
【００１６】以上で、周辺リードとはんだボールのアレ
ーとの組み合わせを用いた表面取り付け型パッケージの
いくつかの構成について述べた。これらの構成は、パッ
ケージの密度を高め、パッケージのサイズやリード又は
はんだボールのピッチを変えることなく利用可能な接続
の数を増加させる。このようにして、低コストの方法を
使用することで、最小の費用でパッケージ接続の数の実
質的な増加を可能にするように、パッケージを製造し取
り付けることができる。
【００１７】複数のパッケージの組み立てにおいて、ダ
イは基板の上部表面に接着させる。次に、ワイヤ・ボン
ディング又はＴＡＢを用いて、ワイヤ・ボンディングの
端子をはんだグリッド・アレーと周辺リードとに接続す
る予め形成された回路と共に提供されている基板にダイ
を接続する。次にパッケージを、図２の場合と同様にエ
ポキシ樹脂（ｅｐｏｘｙ）によるポッティングか、又
は、図１の場合のようにプラスチック・モールディング
か、又は、図３の場合のように金属又はセラミックのリ
ッドやそれ以外のダイ及びワイヤを保護する標準的な方
法によって、封止される。この後で、はんだボールとリ
ードとは、はんだボールと周辺リードに対する基板パッ
ドに接着され、完成したパッケージは、クアッド・フラ
ット・パックのような典型的な周辺リード接続型パッケ
ージのように使用し扱うことができる。
【００１８】接続のための周辺リードとボールのアレー
との両方の組み合わせによって、特定のパッケージに関
して利用可能な接続の数は２倍以上に増加する。また、
この構成によれば、それぞれのパッケージ技術のために
作られダイの密度の増加を可能にし得る接続の数が実質
的に増加している、ずっと高密度のパッケージが提供さ
れる。接続の特定の数に対するパッケージのサイズの減
少によって、その要素によって使用されるプリント回路
板の面積が小さくなるので、システム製造コストにおけ
るコスト減少ももたらされる。
【００１９】周辺リードとはんだボールとの組み合わせ
は、パッケージを表面取り付けする新たな技術の開発を
必要としない。本発明は、また、標準的な取り付け技術
によって効果的に実施され得る。リードの標準的なピッ
チとはんだボールの比較的大きなピッチとによれば、高
い組み立て歩留まり率を維持しながら、更に低コストの
プリント回路板が可能になる。
【００２０】パッケージの底部にあるはんだボールとグ
リッド・アレーとは、特にダイ自体により近く隣接する
中央エリアにある場合には、プリント回路板に導通する
のに用いられ、よって、ダイによって発生した熱を発散
させる。このように、本発明を具体化するパッケージ
は、従来のパッケージよりも高い熱容量を有する。ダイ
が発生した熱の発散は、デバイスの信頼性を高めその動
作の周波数を増加させる点で重要なファクタである。
【００２１】本発明の周辺リードとはんだボール・アレ
ーとによるパッケージを製造するために既存の取り付け
技術と製造方法との使用を許容することによって、パッ
ケージは、既存の周辺及びボール・グリッド・アレーで
得られるのと実質的に同様の信頼性を有することにな
る。
【図面の簡単な説明】
【図１】図１は、本発明の原理を具体化する集積回路の
ダイ・パッケージの切断図である。
【図２】図２は、ダイを保護するポッティング・プラス
ティックを含む表面取り付け型パッケージの別の構成の
断面図である。
【図３】図３は、本発明の原理を具体化するキャビティ
・スタイルのパッケージを図解している。
【図４】図４は、本発明の原理を具体化しているＴＡＢ
パッケージを示している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パトリック・ヴァリオ アメリカ合衆国カリフォルニア州95125, サン・ノゼ，ウエストゲート アベニュー 2445

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数のダイ・コンタクト・パッドを有す
    るダイと、 前記ダイとコンタクト・パッドとを少なくとも部分的に
    包囲し、周辺部と底部とを有するダイ・パッケージと、 第１のグループは前記パッケージの前記周辺部の上の点
    からそれぞれが延長する複数の導電性リードを有し、第
    ２のグループは前記パッケージの底部の上に取り付けら
    れた複数のボール・コンタクトを有する、前記パッケー
    ジによって運ばれるパッケージ入出力端子の第１及び第
    ２のグループと、 前記導電性リードのそれぞれと前記ダイ・コンタクト・
    パッドの第１のグループの各自との間の第１の複数の電
    気的接続と、 前記ボール・コンタクトのそれぞれと前記ダイ・コンタ
    クト・パッドの第２のグループの各自との間の第２の複
    数の電気的接続と、 を備えていることを特徴とする集積回路ダイ・パッケー
    ジ。
  2. 【請求項２】 請求項１記載のパッケージにおいて、入
    出力端子の前記第１のグループの前記導電性リードのそ
    れぞれと、入出力端子の前記第２のグループの前記ボー
    ル・コンタクトのそれぞれとは、共通の場所に存在する
    端子接点を有し、よって、すべての前記パッケージ入出
    力端子に接触する表面上に前記パッケージが取り付けら
    れ得ることを特徴とするパッケージ。
  3. 【請求項３】 請求項２記載のパッケージにおいて、前
    記パッケージは内部領域を有する基板を含み、前記ダイ
    は前記内部領域において前記基板上に取り付けられてお
    り、前記基板上の第１の複数の導電性トレースが前記第
    １の複数の電気的接続を形成し、前記第２の複数の電気
    的接続は前記基板の少なくとも一部を通って前記ボール
    ・コンタクトから個別のダイ・コンタクト・パッドまで
    延長することを特徴とするパッケージ。
  4. 【請求項４】 請求項１記載のパッケージにおいて、前
    記パッケージは該パッケージの前記底部を形成する第１
    の側部を有する基板を含むフラット・パック・パッケー
    ジであり、前記ダイは前記基板の第２の側部の内側部分
    の上に取り付けられており、前記導電性リードは前記基
    板の前記第２の側部の上に存在し、前記第１の複数の電
    気的接続は前記導電性リードと前記ダイ・コンタクト・
    パッドとの間に接続された複数のワイヤ・ボンドを含
    み、前記第２の複数の電気的接続は前記基板の少なくと
    も一部を通って前記ボール・コンタクトからダイ・コン
    タクト・パッドの前記第２のグループの前記各自まで延
    長することを特徴とするパッケージ。
  5. 【請求項５】 請求項４記載のパッケージにおいて、前
    記基板上に前記ダイと前記ワイヤ・ボンドとを包囲する
    ポッティング物質を含むことを特徴とするパッケージ。
  6. 【請求項６】 請求項４記載のパッケージにおいて、前
    記基板は内部の溝状部分を含み、前記ダイは前記溝状部
    分の中に取り付けられており、リッドが前記基板に保持
    され前記溝状部分と前記ダイとの上に延長していること
    を特徴とするパッケージ。
  7. 【請求項７】 請求項４記載のパッケージにおいて、前
    記基板は当該パッケージの前記底部を形成する第１の側
    部と、第２の側部とを有する多層の基板を含んでおり、
    前記ダイは前記基板の前記第２の側部の上に取り付けら
    れ、前記第２の複数の電気的接続は前記基板の内部で前
    記多層の中の少なくとも１つの層に沿って延長し、前記
    導電性リードは前記多層の基板の周辺部から外向きに横
    方向に延長し、前記ボール・コンタクトは当該パッケー
    ジの前記第１の側部の上に取り付けられ、すべての前記
    導電性リードとボール・コンタクトとは共通の場所に存
    在する端子接点を有し、よって、すべての当該パッケー
    ジの端子に接触する表面上に取り付けられ得ることを特
    徴とするパッケージ。
  8. 【請求項８】 複数のダイ・コンタクトを有するダイ
    と、 前記ダイを包囲し前記ダイ・コンタクトの各自とそれぞ
    れ接続された基板コンタクトのパターンを上に有し、第
    １及び第２の側部を有する可撓性の基板と、 前記基板から外向きに横方向に延長し、前記基板コンタ
    クトの第１のグループの各自にそれぞれ接続された前記
    第１の側部の上の複数の周辺リードと、 前記基板コンタクトの第２のグループの各自にそれぞれ
    接続された前記可撓性基板の前記第２の側部の上の複数
    のボール・コンタクトと、 を備えており、前記周辺リードとボール・コンタクトと
    は、それぞれが共通の場所に存在する端子接点を有し、
    よって、当該パッケージはすべての前記パッケージ端子
    に接触する回路素子上に表面取り付けされ得ることを特
    徴とする集積回路ダイ・パッケージ。
  9. 【請求項９】 複数のダイ・コンタクト・パッドを有す
    るダイと、 前記ダイとダイ・コンタクト・パッドとを少なくとも部
    分的に包囲し、底部を有するダイ・パッケージと、 前記ダイ・パッケージから外向きに横方向に延長し、前
    記ダイ・パッドの第１のグループのパッドに電気的に接
    続された複数の周辺リードと、 前記ダイ・パッケージ底部の上に取り付けられ、前記ダ
    イ・パッドの第２のグループのパッドに電気的に接続さ
    れたはんだボールのアレーと、 を備えており、前記周辺リードと前記はんだボールと
    は、共通の場所にすべてが存在する端子部分を有し、端
    子の平坦なアレーを形成しており、更に、 端子の前記平坦なアレーに接続されたコンタクトの平坦
    なアレーを有する電気的素子を備えていることを特徴と
    する表面取り付けされた集積回路ダイ・パッケージ。
JP7010040A 1994-01-25 1995-01-25 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ Pending JPH07283341A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/187,238 US5563446A (en) 1994-01-25 1994-01-25 Surface mount peripheral leaded and ball grid array package
US187238 1998-11-05

Publications (1)

Publication Number Publication Date
JPH07283341A true JPH07283341A (ja) 1995-10-27

Family

ID=22688154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7010040A Pending JPH07283341A (ja) 1994-01-25 1995-01-25 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ

Country Status (2)

Country Link
US (3) US5563446A (ja)
JP (1) JPH07283341A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563446A (en) * 1994-01-25 1996-10-08 Lsi Logic Corporation Surface mount peripheral leaded and ball grid array package
US5719440A (en) 1995-12-19 1998-02-17 Micron Technology, Inc. Flip chip adaptor package for bare die
US6861290B1 (en) 1995-12-19 2005-03-01 Micron Technology, Inc. Flip-chip adaptor package for bare die
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
US6098283A (en) * 1996-12-19 2000-08-08 Intel Corporation Method for filling vias in organic, multi-layer packages
JPH10242374A (ja) * 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
AU6963398A (en) * 1997-04-21 1998-11-13 Lsi Logic Corporation Ball grid array package assembly including stand-offs
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
US5790384A (en) * 1997-06-26 1998-08-04 International Business Machines Corporation Bare die multiple dies for direct attach
US6297078B1 (en) * 1997-12-31 2001-10-02 Intel Corporation Integrated circuit package with bond wires at the corners of an integrated circuit
US6111313A (en) * 1998-01-12 2000-08-29 Lsi Logic Corporation Integrated circuit package having a stiffener dimensioned to receive heat transferred laterally from the integrated circuit
US6054767A (en) * 1998-01-13 2000-04-25 Lsi Logic Corp. Programmable substrate for array-type packages
USRE43112E1 (en) 1998-05-04 2012-01-17 Round Rock Research, Llc Stackable ball grid array package
US6353326B2 (en) 1998-08-28 2002-03-05 Micron Technology, Inc. Test carrier with molded interconnect for testing semiconductor components
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
TW460927B (en) * 1999-01-18 2001-10-21 Toshiba Corp Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device
US6890798B2 (en) * 1999-06-08 2005-05-10 Intel Corporation Stacked chip packaging
US6261869B1 (en) * 1999-07-30 2001-07-17 Hewlett-Packard Company Hybrid BGA and QFP chip package assembly and process for same
JP2001185640A (ja) * 1999-12-24 2001-07-06 Nec Corp 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
DE10004410A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
US6670698B1 (en) * 2002-02-05 2003-12-30 Amkor Technology, Inc. Integrated circuit package mounting
US6812617B2 (en) 2002-04-18 2004-11-02 Hewlett-Packard Development Company, L.P. MEMS device having a flexure with integral electrostatic actuator
US6798113B2 (en) * 2002-04-18 2004-09-28 Hewlett-Packard Development Company, L.P. Flexure with integral electrostatic actuator
US20040044541A1 (en) * 2002-08-30 2004-03-04 Capital One Financial Corporation Method of telemarketing supplier oversight
TWI286832B (en) * 2002-11-05 2007-09-11 Advanced Semiconductor Eng Thermal enhance semiconductor package
US7368127B2 (en) * 2002-12-19 2008-05-06 Johnson & Johnson Vision Care, Inc. Biomedical devices with peptide containing coatings
US20040120982A1 (en) * 2002-12-19 2004-06-24 Zanini Diana Biomedical devices with coatings attached via latent reactive components
US20050077610A1 (en) * 2003-10-08 2005-04-14 Tan Tzyy Haw Ball grid array package with external leads
US20070138240A1 (en) * 2005-12-15 2007-06-21 Aleksandra Djordjevic Method for forming leadframe assemblies
KR100771873B1 (ko) * 2006-06-19 2007-11-01 삼성전자주식회사 반도체 패키지 및 그 실장방법
TWI369774B (en) * 2007-05-15 2012-08-01 Siliconware Precision Industries Co Ltd Multi-chip semiconductor device having leads and method for fabricating the same
US7875965B2 (en) * 2008-03-18 2011-01-25 Mediatek Inc. Semiconductor chip package
US7834436B2 (en) * 2008-03-18 2010-11-16 Mediatek Inc. Semiconductor chip package
CN102130098B (zh) 2010-01-20 2015-11-25 飞思卡尔半导体公司 双管芯半导体封装
CN103824838A (zh) * 2014-03-06 2014-05-28 矽力杰半导体技术(杭州)有限公司 集成电路组件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582054A (ja) * 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
JPS61198650A (ja) * 1985-02-27 1986-09-03 Nec Corp マスタ−・スライス半導体集積回路
JPS62261144A (ja) * 1986-05-07 1987-11-13 Mitsubishi Electric Corp 半導体集積回路
US4942454A (en) * 1987-08-05 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Resin sealed semiconductor device
JPH0287550A (ja) * 1988-09-22 1990-03-28 Nec Corp マスタースライス方式半導体集積回路
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5040035A (en) * 1989-12-22 1991-08-13 At&T Bell Laboratories MOS devices having improved threshold match
US5157480A (en) * 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5355016A (en) * 1993-05-03 1994-10-11 Motorola, Inc. Shielded EPROM package
US5563446A (en) * 1994-01-25 1996-10-08 Lsi Logic Corporation Surface mount peripheral leaded and ball grid array package

Also Published As

Publication number Publication date
US5933710A (en) 1999-08-03
US5563446A (en) 1996-10-08
US5789811A (en) 1998-08-04

Similar Documents

Publication Publication Date Title
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
US5468994A (en) High pin count package for semiconductor device
US6268649B1 (en) Stackable ball grid array package
US5399903A (en) Semiconductor device having an universal die size inner lead layout
US6607943B1 (en) Low profile ball grid array package
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
US6882035B2 (en) Die package
JPH11312756A (ja) 半導体装置
US6316828B1 (en) Structure of a solder mask for the circuit module of a BGA substrate
US6225690B1 (en) Plastic ball grid array package with strip line configuration
US6127728A (en) Single reference plane plastic ball grid array package
JP2620611B2 (ja) 電子部品搭載用基板
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH0517709B2 (ja)
USRE43112E1 (en) Stackable ball grid array package
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
JPH06216492A (ja) 電子装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
KR100216065B1 (ko) 멀티 리드 온 칩 패키지
JPH07106503A (ja) 半導体装置用パッケージおよび半導体装置
JPH11289043A (ja) 半導体集積回路装置
JPH08306818A (ja) 半導体装置
JPH0982877A (ja) 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材