JP2001185640A - 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 - Google Patents

表面実装型パッケージ及び電子部品並びに電子部品の製造方法

Info

Publication number
JP2001185640A
JP2001185640A JP36832099A JP36832099A JP2001185640A JP 2001185640 A JP2001185640 A JP 2001185640A JP 36832099 A JP36832099 A JP 36832099A JP 36832099 A JP36832099 A JP 36832099A JP 2001185640 A JP2001185640 A JP 2001185640A
Authority
JP
Japan
Prior art keywords
terminal
package
pad
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36832099A
Other languages
English (en)
Inventor
Koudai Hosomi
孝大 細見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36832099A priority Critical patent/JP2001185640A/ja
Priority to US09/734,662 priority patent/US6756666B2/en
Priority to GB0030856A priority patent/GB2364435B/en
Priority to CNB001357808A priority patent/CN1180472C/zh
Publication of JP2001185640A publication Critical patent/JP2001185640A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージと電子部品との接合部に作
用する応力が小さく、電気的・機械的な信頼性が高い半
導体パッケージと電子回路を提供する。 【解決手段】 本発明による表面実装型パッケージは、
素子を搭載するパッケージ本体と、前記パッケージ本体
に接合する第１端子と、前記パッケージ本体に接合する
第２端子とを具備する。前記パッケージ本体は、第１面
と、前記第１面と所定の角で交わる第２面とを有する。
前記第１端子は、前記第１面の一部に接合し、前記第２
端子は、前記第２面の一部に接合する。前記第２端子
は、半田によりプリント配線基板に接合される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面実装型パッケ
ージに関し、特に、プリント配線基板との接合の信頼性
が高い表面実装型パッケージに関する。
【０００２】
【従来の技術】半導体装置を電子部品に組み込む場合
に、高密度で実装することが必要になることがある。高
密度で素子を実装する電子部品には、半導体パッケージ
として表面実装型パッケージが使用される。表面実装型
パッケージの一つとして、ボールグリッドアレイ（Ｂａ
ｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ（以下、「Ｂ
ＧＡパッケージ」という。）があげられる。
【０００３】図１５は従来のＢＧＡパッケージの構造を
示す図である。従来のＢＧＡパッケージは、矩形状のパ
ッケージ本体を備えている。パッケージ本体１０１の裏
面には、多数の端子１０２が接合されている。多数の端
子１０２は、図１６に示されているように、マトリック
ス状に並べて配置されている。それぞれの端子１０２に
は、半田ボール１０３が半田付けにより接合されてい
る。それぞれの半田ボール１０３は、半田層１０４によ
り被覆されている。半田ボール１０３はＢＧＡパッケー
ジ１００の外部端子として機能する。パッケージ本体１
０１には半導体装置１０５が搭載される。
【０００４】図１７は、従来のＢＧＡパッケージが電子
部品に実装される際の形態を示している。配線基板１０
６の表面上には、パッド１０７が設けられている。パッ
ド１０７と、ＢＧＡパッケージ１００の半田ボール１０
３とは、半田付けにより接合されている。半田付けは通
常リフローにより行われる。すなわち、パッド１０７と
半田ボール１０３とを接触した状態で加熱し、半田層１
０４を溶融する。溶融された半田１０４’により、パッ
ド１０７とボール１０４が接合する。
【０００５】ＢＧＡパッケージ１００と、配線基板１０
６とは、リフローの際に加熱される。加熱の際、パッケ
ージ本体１０１と、配線基板１０６との熱膨張係数の差
により、応力が発生する。発生した応力は半田ボール１
０３に作用する。発生した応力は、マトリックスの最外
周の半田ボール１０３−１、特に、四隅の半田ボール１
０３−２に集中する。
【０００６】従来のＢＧＡパッケージは、四隅の半田ボ
ール１０３−２が配線基板１０６上のパッド１０７から
剥離しやすく、電気的・機械的な信頼性が低い。
【０００７】裏面の端子として、半田ボールの代わりに
ランドが用いられるＢＣＣパッケージ（Ｂｕｍｐ Ｃｈ
ｉｐ Ｃａｒｒｉｅｒ）及びＳＯＮパッケージ（Ｓｍａ
ｌｌＯｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ）も同じこ
とがいえる。
【０００８】四隅の半田ボール１０３−２が、配線基板
１０６上のパッド１０７から剥離しにくくする技術が、
特開平９−３０７０２２に知られている。公知のそのＢ
ＧＡパッケージは、マトリックス状に配置された半田ボ
ールのうち、マトリックスの最外周の半田ボールは、他
の半田ボールよりも大きな径を有する。上述のＢＧＡパ
ッケージは、マトリックスの最外周の半田ボールが他の
半田ボールより大きな径を有するので、最外周の半田ボ
ールと配線基板上のパッドとの接触面積が大きくなり、
付着力が強化される。
【０００９】しかし、半田ボールの径を大きくしても、
四隅の半田ボールに作用する応力は小さくならない。
【００１０】電気的・機械的信頼性を高くするために、
半導体パッケージと配線基板との接合部に作用する応力
が小さい半導体パッケージ及び電子部品が望まれる。ま
た、応力が特定の半田ボールに集中しにくい半導体パッ
ケージ及び電子部品が望まれる。
【００１１】
【発明が解決しようとする課題】本発明の課題は、半導
体パッケージと電子部品との接合部に作用する応力が小
さく、電気的・機械的な信頼性が高い半導体パッケージ
と電子回路を提供することにある。本発明の他の課題
は、応力が特定の半田ボールに集中しにくい半導体パッ
ケージと電子回路を提供することにある。
【００１２】
【課題を解決するための手段】その課題を解決するため
の手段は、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の複数の実
施の形態のうちの、少なくとも１つの実施の形態を構成
する技術的事項、特に、その実施の形態に対応する図面
に表現されている技術的事項に付せられている参照番
号、参照記号等に一致している。このような参照番号、
参照記号は、請求項記載の技術的事項と実施の形態の技
術的事項との対応・橋渡しを明確にしている。このよう
な対応・橋渡しは、請求項記載の技術的事項が実施の形
態の技術的事項に限定されて解釈されることを意味しな
い。
【００１３】本発明による表面実装型パッケージ（１）
は、素子（９）を搭載するパッケージ本体（２）と、パ
ッケージ本体（２）に接合する第１端子（５、６、７）
と、パッケージ本体（２）に接合する第２端子（８、８
−１〜４）とを具備する。パッケージ本体（２）は、第
１面（３）と、第１面（３）と所定の角（２１−１〜２
１−４）で交わる第２面（４）とを有する。第１端子
（５、６、７）は、第１面（３）の一部をパッケージ本
体（２）と共有し、第２端子（８、８−１〜４）は、第
２面（４）の一部をパッケージ本体（２）と共有する。
第２端子（８、８−１〜４）をプリント配線基板（１
１）に接合することにより、第１端子（５、６、７）と
プリント配線基板（１１）の接合の信頼性を向上できる
構造を実現する。
【００１４】第２端子（８、８−１〜４）は、半田（１
５）によりプリント配線基板（１１）に接合されること
が望ましい。第２端子（８、８−１〜４）と、プリント
配線基板（１１）間の電気的接続を保持しながら、第１
端子（５、６、７）とプリント配線基板（１１）の接合
の信頼性を向上できる構造を実現する。
【００１５】第２端子（８、８−１〜４）は、第１面
（３）と第２面（４）がなす第１交線（２２）から、第
１交線（２２）に垂直で、第１面（３）に平行な方向に
延びることもある。第２端子（８、８−１〜４）と、パ
ッケージ本体（２）との接合の信頼性を高めることがで
きる。同時に、第２端子（８、８−１〜４）と、プリン
ト配線基板（１１）の上の第２パッド（１４）とを接合
する際、半田（１５）の形成を容易にすることができ
る。
【００１６】第２端子（８、８−１〜４）は、第１交線
（２２）から、第１交線（２２）に垂直で第２面（４）
に平行な方向に延びることもある。第２端子（８、８−
１〜４）と、パッケージ本体（２）との接合の信頼性を
高めることができる。
【００１７】パッケージ本体（２）は、第１面（３）と
実質的に平行で、第２面（４）と交わる第３面（１０）
を更に有することもある。第２面（４）と第３面（１
０）とは第２交線（２３）をなす。第２端子（８、８−
１〜４）は、第１交線（２２）と第２交線（２３）とを
橋絡するのが望ましい。第２端子（８、８−１〜４）
と、パッケージ本体（２）との接合の信頼性を高めるこ
とができる。
【００１８】第２端子（８、８−１〜４）は、第２交線
（２３）から、第２交線（２３）に垂直で第２面（４）
に平行な方向に延びることもある。第２端子（８、８−
１〜４）と、パッケージ本体（２）との接合との信頼性
を高めることができる。
【００１９】第１面（３）は、実質的に多角形（２０）
をなし、第２端子（８、８−１〜４）は、多角形（２
０）の有する角（２１−１〜２１−４）の近傍に形成さ
れることが望ましい。発生した応力を効果的に分散し小
さくすることができるため、第１端子（５、６、７）
と、プリント配線基板（１１）との接合の信頼性を高め
ることができる。
【００２０】第２端子（８、８−１〜４）は、素子
（９）に電気的に接続されることもある。第２端子
（８、８−１〜４）を外部端子として利用できる。
【００２１】第２端子（８、８−１〜４）は、素子
（９）に電気的に接続されないこともある。第２端子
（８、８−１〜４）を外部端子として利用しない場合に
も、第１端子（５、６、７）と、プリント配線基板（１
１）との接合の信頼性を高めることができる。
【００２２】第１端子（５、６、７）は、長方形を形成
するように並べて配置されたマトリックス端子（６）を
含むこともある。マトリックス端子（６）は、長方形の
４隅に隅部端子（６−２）を具備する。このとき、第２
端子（８、８−１〜４）は、隅部端子（６−２）に積極
的に近接することが望ましい。隅部端子（６−２）と、
プリント配線基板（１１）との接合の信頼性を特に高め
ることができる。
【００２３】素子（９）は、半導体装置（９）であるこ
とがある。半導体装置を搭載したパッケージについて、
第１端子（５、６、７）とプリント配線基板（１１）と
の接合の信頼性を向上できる構造を実現できる。
【００２４】第１端子（５、６）は、半田（７）で被覆
されたボール（６）を含むこともある。裏面のボール
（６）とプリント配線基板（１１）との接合の信頼性が
高いＢＧＡパッケージを提供できる。
【００２５】第１端子（５、６、７）は、ランド（５）
で形成されることもある。裏面のランド（５）と、プリ
ント配線基板（１１）との接合の信頼性が高いＢＣＣパ
ッケージ（１）を提供できる。
【００２６】本発明による電子部品は、表面実装型パッ
ケージ（１）と、プリント配線基板（１１）とを具備す
る。プリント配線基板（１１）は、基板（１２）と、基
板（１２）に接合する第１パッド（１３）と、基板（１
２）に接合する第２パッド（１４）とを含む。第１パッ
ド（１３）は、第１端子（５、６、７）と接合し、第２
パッド（１４）は、第２端子（８、８−１〜４）と接合
する。
【００２７】第２パッド（１４）は、プリント配線基板
（１１）に設けられた他の素子に電気的に接続されるこ
ともある。第２端子（８、８−１〜４）を外部端子とし
て利用し、プリント配線基板（１１）上にある他の素子
に接続できる。
【００２８】第２パッド（１４）は、プリント配線基板
（１１）に設けられた他の素子に電気的に接続されない
こともある。第２端子（８、８−１〜４）を外部端子と
して利用しない場合にも、第１端子（５、６、７）と、
プリント配線基板（１１）との接合の信頼性を高めるこ
とができる。
【００２９】第２パッド（１４）は、接地電位に固定さ
れることもある。第２端子（８、８−１〜４）を外部端
子として利用しない場合に第２パッド（１４）の電位を
一定に保ち、電子部品の動作を安定にする。
【００３０】本発明による電子部品の製造方法は、表面
実装型パッケージ（１）とプリント配線基板（１１）と
を接合することを具備する。プリント配線基板（１１）
は、基板（１２）と、基板（１２）に接合する第１パッ
ド（１３）と、基板（１２）に接合する第２パッド（１
４）とを含む。表面実装型パッケージ（１）と、プリン
ト配線基板（１１）とを接合することは、第１端子
（５、６、７）と第１パッド（１３）を接合すること
と、第２端子（８、８−１〜４）と第２パッド（１４）
を接合することとを含む。第１端子（５、６、７）と、
プリント配線基板（１１）との接合の信頼性が高い電子
部品の製造方法を提供することができる。
【００３１】
【発明の実施の形態】図面に一致対応して、本発明によ
る第１の実施の形態の半導体パッケージは、パッケージ
本体を備えている。パッケージ本体２は、図１に示され
ているように、裏面３と、裏面３に垂直に交わる側面４
と、裏面３と実質的に平行な面１０とを有する。裏面３
には、多数の裏面端子５が接合されている。それぞれの
裏面端子５には、半田ボール６が接合される。半田ボー
ル６は、裏面端子５と半田付けにより接合される。裏面
端子５と、半田ボール６は外部に接続される際の外部端
子となる。半田ボール６の表面は半田で形成された半田
層７で被覆される。
【００３２】図２に示されているように、パッケージ本
体２の裏面３は実質的に正方形２０を成す。パッケージ
本体２の裏面３は、正方形２０の隅部が切り落とされた
形状を有する。正方形２０は辺２０−１、２０−２、２
０−３、２０−４を有する。辺２０−１と辺２０−２と
は角２１−１を、辺２０−２と辺２０−３とは角２１−
２を、辺２０−３と辺２０−４とは角２１−３を、辺２
０−４と辺２０−１とは角２１−４をそれぞれ成す。
【００３３】裏面端子５と半田ボール６とは、裏面３上
にマトリックス状に配置される。ただし、裏面端子５
は、半田ボール６に隠れるために図２には図示されな
い。裏面端子５と半田ボール６とは、図３に示されてい
るように、その一部分が欠けたマトリックス状に配置さ
れることも可能である。また、図４に示されているよう
に、半導体パッケージ１は、マトリックスをなす半田ボ
ール６のみでなく、追加された半田ボール６−３を有す
ることも可能である。
【００３４】側面４には、図１及び図２に示されている
ように、側面端子８が接合される。側面端子８は、角２
１−１〜２１−４の近傍にそれぞれ形成される。角２１
−１〜２１−４の近傍では、大きな応力が発生する。側
面端子８を角２１−１〜２１−４の近傍に形成すること
により、発生した応力を効果的に分散し小さくすること
ができるからである。
【００３５】側面端子８は、マトリックス状に配置され
た半田ボール６の四隅の半田ボール６−２に積極的に近
接する。四隅の半田ボール６−２には最も大きな応力が
作用する。側面端子８を四隅の半田ボール６−２に近接
して形成することは、四隅の半田ボール６−２に作用す
る応力を分散させ小さくする点で有効である。
【００３６】図５は、第１の実施の形態の表面実装型パ
ッケージの有する４つの隅部のうち、一の隅部の拡大図
である。裏面３と側面４とは、第１交線２２をなす。側
面４と面１０とは、第２交線２３をなす。ただし、面１
０はパッケージ本体２の反対側であるため、図４では図
示されない。側面端子８は、第１交線２２と第２交線２
３の間に設けられ、それらを橋絡する。橋絡とは、２点
を橋渡しにより連結することを意味する。
【００３７】パッケージ本体２には半導体装置９が搭載
される。半導体装置９と側面端子８とは電気的に接続さ
れる。半導体装置９と側面端子８とが電気的に接続され
ないことも可能である。
【００３８】図６は、第１の実施の形態の電子部品の構
造を示している。第１の実施の形態による電子部品は、
半導体パッケージ１とプリント配線基板１１とを備えて
いる。半導体パッケージ１は、第１の実施の形態の半導
体パッケージである。その構造の詳細は前述されてい
る。半導体パッケージ１は、以下のようにしてプリント
配線基板１１に結合される。
【００３９】プリント配線基板１１は、基板１２を有す
る。基板１２の表面に、第１パッド１３と第２パッド１
４とが接合されている。第１パッド１３と、第２パッド
１４は、プリント配線基板１１に装着された他の電子部
品（図示されない）に電気的に接続されている。
【００４０】半導体パッケージ１の半田ボール６と、プ
リント配線基板１１の第１パッド１３とが、第１半田
７’を介して半田付けにより接合する。第１半田７’
は、半田ボール６の表面に形成されていた半田層７が加
熱により溶融して形成される。更に、半導体パッケージ
１の側面端子８と、第２パッド１４とが第２半田１５を
介して半田付けにより接合する。
【００４１】第１の実施の形態の電子部品の製造方法が
以下に述べられる。半導体パッケージ１の半田ボール６
と、第１パッド１３とが接触された状態でリフローが行
われる。リフロー時の加熱により、半田層７が溶融して
第１半田７’となる。第１半田７’により、半田ボール
６と、第１パッド１３とが接合される。続いて、側面端
子８と、第２パッド１４とが半田付けにより接合され
る。
【００４２】なお、本実施の形態において、側面４及び
側面端子８の形状は、上述のものに限られない。側面４
及び側面端子８の形状の例が図７から図１３に示されて
いる。図７から図１３において、第１交線２２と第２交
線２３とは、紙面に垂直方向に延びている。
【００４３】図７、図１２、図１３に示されているよう
に、側面４は、裏面３と垂直でない所定の角で交わるこ
とも可能である。
【００４４】また、図８から図１３に示されているよう
に、側面４を裏面３に垂直な面で切断する面と、側面４
との交線は直線にかぎられない。例えば、図９に示され
ているように、側面端子８が側面４に設けられた窪みに
埋め込まれることも可能である。側面４を裏面３に垂直
な面で切断する面と、側面４との交線が折れ線をなすこ
とは、側面端子８とパッケージ本体２との接合の確実性
を増す。
【００４５】更に、図７、図９、図１１、図１３に示さ
れているように、側面端子８は第１交線２２と第２交線
２３とを橋絡しないことも可能である。また、図９に示
されているように、側面端子８が、第１交線２２及び第
２交線２３の両者と接しない構造も可能である。
【００４６】また、図１０から図１３に示されているよ
うに、側面端子８は、第１交線２２から、第１交線２２
に垂直で裏面３に平行な方向に向けて延びることも可能
である。側面端子８とパッケージ本体２との接合の確実
性が向上する。同時に、第２半田１５を介して側面端子
８と第２パッド１４とを接合する際の接合の信頼性が向
上する。
【００４７】更に、図１２に示されているように、側面
端子８は、第２交線２３から、第２交線２３に垂直で裏
面１１に平行な方向に向けて延びることも可能である。
側面端子８とパッケージ本体２との接合の確実性が向上
する。
【００４８】また、側面端子８は、パッケージ本体２の
隅部のみではなく、側面の何処にも形成され得る。ただ
し、応力の緩和の観点からは、隅部に形成されることが
望ましい。パッケージ本体２の隅部に形成されない場合
においても、側面端子８は、マトリックス状に配置され
た半田ボール６の四隅の半田ボール６−２に積極的に近
接することが望ましい。四隅の半田ボール６−２に作用
する応力を分散させ小さくする点で有効である。
【００４９】また、図１４に示されているように、第１
の実施の形態の半導体パッケージ１において、半田ボー
ル６を接合せず、ＢＣＣパッケージ及びＳＯＮパッケー
ジと同様に、裏面端子５を配線のランドとして用いる構
成も可能である。この場合、裏面端子５は、プリント配
線基板１１の第１パッド１３に直接半田付けにより接合
される。
【００５０】更に、第１の実施の形態の電子部品におい
て、第２パッド１４は、他の電子部品に接続されないこ
とも可能である。このとき、側面端子８と、第２パッド
１４が電気的には何らの動作もしない。電気的には何ら
の作用もせず、四隅の半田ボール６−２に作用する応力
を分散させ小さくすることができる。
【００５１】また、第２パッド１４は、接地電位に固定
されることも可能である。電子部品において、電位が確
定しない導体が実装されることは好ましくない。そこ
で、側面端子８を外部端子として利用しない場合に、第
２パッド１４の電位を一定に保ち、電子部品の動作を安
定にする。
【００５２】本発明による半導体パッケージと、電子部
品とは、半導体パッケージ１の半田ボール６に作用する
応力が小さくなる。特に、四隅の半田ボール６−２に作
用する応力は小さくなる。発生した応力が半田ボール６
と、第２半田１５に分散されるからである。
【００５３】また、第２半田１５に作用する応力は、従
来の半導体パッケージを実装した電子部品の四隅の半田
ボール１０３−２に作用する応力よりも小さい。なぜな
ら、従来の半導体パッケージにおいては、パッケージ本
体１０１の端面と、配線基板１０６の端面から応力の作
用点（すなわち四隅の半田ボール１０３−２）を見込む
角θ１は0°に近いが、本発明の表面実装型パッケージ
においては、パッケージ本体２の端面と基板１２とか
ら、応力の作用点（すなわち第２半田１５）の見込む角
θ２は９０°よりも大きいからである。
【００５４】半導体パッケージの裏面のように、切り欠
きを有する構造に応力が作用する場合、その応力の大き
さは、切り欠きの開き角と切り欠き底の曲率に依存す
る。切り欠きの開き角が小さい場合には、応力は作用点
に集中する。このことは、文献「疲労強度ＣＡＤ／ＣＡ
Ｅのための応力集中部損傷モデル」（日本機械学会材料
力学部門講演会講演論文集（Ｖｏｌ．Ａ）、１９９８
年）により裏付けられている。
【００５５】本発明の表面実装型パッケージは、側面端
子８を設け、その側面端子８とプリント配線基板１２と
を接合する。そのため、パッケージ本体２の端面と基板
１２とから、応力の作用点（すなわち第２半田１３）の
見込む角θ２を大きくすることができる。そのため、作
用点である第２半田１５に加わる応力を小さくすること
ができる。
【００５６】
【発明の効果】本発明による半導体パッケージ及び電子
部品は、パッケージの裏面に形成された端子に作用する
応力が小さく、電気的・機械的な信頼性が高い。更に、
本発明による半導体パッケージ及び電子部品は、加熱に
より発生する応力が特定のボールに集中しにくい。ま
た、本発明による電子部品の製造方法は、パッケージの
裏面に形成された端子に作用する応力が小さく、パッケ
ージの裏面に形成された端子とプリント基板に設けられ
たパットの間の接合の電気的・機械的な信頼性を高くす
る事ができる。更に、リフロー時の加熱による応力が特
定のボールに集中しにくい半導体パッケージ及び電子部
品を製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体パッケージの構造を
示す断面図である。
【図２】第１の実施の形態の半導体パッケージの構造を
示す平面図である。
【図３】第１の実施の形態の半導体パッケージの構造の
第１の変形例を示す平面図である。
【図４】第１の実施の形態の半導体パッケージの構造の
第２の変形例を示す平面図である。
【図５】第１の実施の形態の半導体パッケージの隅部を
拡大した拡大図である。
【図６】第１の実施の形態の電子部品の構造を示す断面
図である。
【図７】第１の実施の形態の半導体パッケージの側面端
子の構造の第１の変形例である。
【図８】第１の実施の形態の半導体パッケージの側面端
子の構造の第２の変形例である。
【図９】第１の実施の形態の半導体パッケージの側面端
子の構造の第３の変形例である。
【図１０】第１の実施の形態の半導体パッケージの側面
端子の構造の第４の変形例である。
【図１１】第１の実施の形態の半導体パッケージの側面
端子の構造の第５の変形例である。
【図１２】第１の実施の形態の半導体パッケージの側面
端子の構造の第６の変形例である。
【図１３】第１の実施の形態の半導体パッケージの側面
端子の構造の第７の変形例である。
【図１４】第１の実施の形態の半導体パッケージの構造
の第３の変形例を示す断面図である。
【図１５】従来のＢＧＡパッケージの構造を示す断面図
である。
【図１６】従来のＢＧＡパッケージの構造を示す平面図
である。
【図１７】従来の電子部品の構造を示す断面図である。
【符号の説明】
１：半導体パッケージ ２：パッケージ本体 ３：第１面 ４：側面 ５：裏面端子 ６：半田ボール ６−２：四隅の半田ボール ７：半田層 ８、８−１〜４：側面端子 ９：半導体装置 １０：面 １１：プリント配線基板 １２：基板 １３：第１パッド １４：第２パッド １５：第２半田 ２０：正方形 ２１−１〜２１−４：角 ２２：第１交線 ２３：第２交線

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 素子を搭載するパッケージ本体と、 前記パッケージ本体に接合する第１端子と、 前記パッケージ本体に接合する第２端子とを具備し、 前記パッケージ本体は、 第１面と、 前記第１面と所定の角で交わる第２面とを有し、 前記第１端子は、前記第１面の一部に接合し、 前記第２端子は、前記第２面の一部に接合する表面実装
    型パッケージ。
  2. 【請求項２】 請求項１において、 前記第２端子は、半田によりプリント配線基板に接合さ
    れる表面実装型パッケージ。
  3. 【請求項３】 請求項２において、 前記第２端子は、前記第１面と前記第２面がなす第１交
    線から、前記第１交線に垂直で、前記第１面に平行な方
    向に延びる表面実装型パッケージ。
  4. 【請求項４】 請求項１から請求項３において、 前記第２端子は、前記第１交線から、前記第１交線に垂
    直で前記第２面に平行な方向に延びる表面実装型パッケ
    ージ。
  5. 【請求項５】 請求項４において、 前記パッケージ本体は、前記第１面と実質的に平行で、
    前記第２面と交わる第３面を更に有し、 前記第２面と前記第３面とは第２交線をなし、 前記第２端子は、 前記第１交線と前記第２交線とを橋絡する表面実装型パ
    ッケージ。
  6. 【請求項６】 請求項５において、 前記第２端子は、前記第２交線から、前記第２交線に垂
    直で前記第２面に平行な方向に延びる表面実装型パッケ
    ージ。
  7. 【請求項７】 請求項１から請求項６のいずれか一の請
    求項において、 前記第１面は、実質的に多角形をなし、 前記第２端子は、前記多角形の有する角に対応する部分
    に形成された表面実装型パッケージ。
  8. 【請求項８】 請求項１から請求項７のいずれか一の請
    求項において、 前記第２端子は、前記素子に電気的に接続される表面実
    装型パッケージ。
  9. 【請求項９】 請求項１から請求項７のいずれか一の請
    求項において、 前記第２端子は、前記素子に電気的に接続されない表面
    実装型パッケージ。
  10. 【請求項１０】 請求項１から請求項９のいずれか一の
    請求項において、 前記第１端子は、長方形を形成するように並べて配置さ
    れたマトリックス端子を含み、 前記マトリックス端子は、前記長方形の４隅に隅部端子
    を有し、 前記第２端子は、前記隅部端子に積極的に近接する表面
    実装型パッケージ。
  11. 【請求項１１】 請求項１から請求項１０のいずれか一
    の請求項において、 前記素子は、半導体装置である表面実装型パッケージ。
  12. 【請求項１２】 請求項１から請求項１１のいずれか一
    の請求項において、 前記第１端子は、半田で被覆されたボールを含む表面実
    装型パッケージ。
  13. 【請求項１３】 請求項１から請求項１１のいずれか一
    の請求項において、 前記第１端子は、ランドで形成された表面実装型パッケ
    ージ。
  14. 【請求項１４】 請求項１から請求項１３のいずれか一
    の請求項に記載された表面実装型パッケージと、 プリント配線基板とを具備し、 前記プリント配線基板は、 基板と、 前記基板に接合する第１パッドと、 前記基板に接合する第２パッドとを含み、 前記第１パッドは、前記第１端子と接合し、 前記第２パッドは、前記第２端子と接合する電子部品。
  15. 【請求項１５】 請求項１４において、 前記第２パッドは、プリント配線基板に設けられた他の
    素子に電気的に接続された電子部品。
  16. 【請求項１６】 請求項１４において、 前記第２パッドは、プリント配線基板に設けられた他の
    素子に電気的に接続されない電子部品。
  17. 【請求項１７】 請求項１４又は請求項１５において、 前記第２パッドは、接地電位に固定された電子部品。
  18. 【請求項１８】 請求項１から請求項１３のいずれか一
    の請求項に記載された表面実装型パッケージとプリント
    配線基板とを接合することを具備し、 前記プリント配線基板は、 基板と、 前記基板に接合する第１パッドと、 前記基板に接合する第２パッドとを含み、 前記表面実装型パッケージと、プリント配線基板とを接
    合することは、 前記第１端子と前記第１パッドを接合することと、 前記第２端子と前記第２パッドを接合することとを含む
    電子部品の製造方法。
JP36832099A 1999-12-24 1999-12-24 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 Pending JP2001185640A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP36832099A JP2001185640A (ja) 1999-12-24 1999-12-24 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
US09/734,662 US6756666B2 (en) 1999-12-24 2000-12-13 Surface mount package including terminal on its side
GB0030856A GB2364435B (en) 1999-12-24 2000-12-18 Surface-mount package with side terminal
CNB001357808A CN1180472C (zh) 1999-12-24 2000-12-20 侧面包括端子的表面安装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36832099A JP2001185640A (ja) 1999-12-24 1999-12-24 表面実装型パッケージ及び電子部品並びに電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2001185640A true JP2001185640A (ja) 2001-07-06

Family

ID=18491527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36832099A Pending JP2001185640A (ja) 1999-12-24 1999-12-24 表面実装型パッケージ及び電子部品並びに電子部品の製造方法

Country Status (4)

Country Link
US (1) US6756666B2 (ja)
JP (1) JP2001185640A (ja)
CN (1) CN1180472C (ja)
GB (1) GB2364435B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381660A (en) * 2001-07-13 2003-05-07 Alps Electric Co Ltd Integrated circuit chip and mounting structure
JP2011086854A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992378B2 (en) * 2000-12-30 2006-01-31 Intel Corporation Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US6870251B2 (en) 2002-05-29 2005-03-22 Intel Corporation High-power LGA socket
TWI225695B (en) * 2003-11-14 2004-12-21 Advanced Semiconductor Eng Structure of flip chip package and structure of chip
KR101181112B1 (ko) * 2005-10-27 2012-09-14 엘지이노텍 주식회사 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
CN201518316U (zh) * 2009-08-21 2010-06-30 华为终端有限公司 电子模块及其封装结构
CN102280424A (zh) * 2011-06-08 2011-12-14 无敌科技(西安)有限公司 非挥发性内存装置、集成电路装置及集成电路制造方法
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
US9872397B2 (en) * 2012-12-05 2018-01-16 Intel Corporation Symmetrical hexagonal-based ball grid array pattern
US9634053B2 (en) 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
JP6613580B2 (ja) * 2015-03-10 2019-12-04 セイコーエプソン株式会社 電子デバイス、液体噴射ヘッド、及び、液体噴射装置
US10512168B2 (en) * 2016-02-18 2019-12-17 Mitsubishi Electric Corporation Electronic device and method of manufacturing the same
US10290512B2 (en) * 2017-05-17 2019-05-14 Nanya Technology Corporation Semiconductor structure having bump on tilting upper corner surface

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711626A (en) * 1969-09-29 1973-01-16 Texas Instruments Inc Circuit board
US3813578A (en) * 1973-01-03 1974-05-28 Fisher Controls Co Electrical safety barrier
JPS582054A (ja) 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
JPS6076149A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ
US4839716A (en) * 1987-06-01 1989-06-13 Olin Corporation Semiconductor packaging
US5561696A (en) * 1987-10-30 1996-10-01 Hewlett-Packard Company Method and apparatus for inspecting electrical connections
GB8727926D0 (en) * 1987-11-28 1987-12-31 British Aerospace Surface mounting leadless components on conductor pattern supporting substrates
JPH03229449A (ja) 1990-02-05 1991-10-11 Matsushita Electron Corp 表面実装型半導体用パッケージ
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH05243453A (ja) 1992-02-26 1993-09-21 Mitsubishi Electric Corp 半導体パッケージ
JPH05251616A (ja) 1992-03-05 1993-09-28 Rohm Co Ltd 表面実装型半導体装置
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JPH0729858A (ja) * 1993-07-07 1995-01-31 Oki Electric Ind Co Ltd 半導体チップの構造及びその製造方法
JPH07147481A (ja) 1993-11-25 1995-06-06 Hitachi Ltd 電子部品の実装方法
US5563446A (en) 1994-01-25 1996-10-08 Lsi Logic Corporation Surface mount peripheral leaded and ball grid array package
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH07335814A (ja) 1994-06-13 1995-12-22 Akira Kitahara 半導体集積回路を収納した表面実装部品及びその製造方法
JPH08191111A (ja) 1995-01-12 1996-07-23 Sumitomo Electric Ind Ltd 電子部品パッケージ
JP3150560B2 (ja) 1995-03-07 2001-03-26 松下電子工業株式会社 半導体装置
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH09205113A (ja) 1996-01-26 1997-08-05 Toshiba Corp 半導体装置、実装基板及び実装構造体
JPH09307022A (ja) 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
US5838551A (en) * 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
EP0853444B1 (de) * 1997-01-10 2005-11-23 E.G.O. ELEKTRO-GERÄTEBAU GmbH Kochsystem mit einer Kontaktwärme übertragenden Elektro-Kochplatte
JP3447908B2 (ja) 1997-02-13 2003-09-16 富士通株式会社 ボールグリッドアレイパッケージ
JPH10242374A (ja) 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
JPH1117058A (ja) 1997-06-26 1999-01-22 Nec Corp Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法
JPH1154654A (ja) 1997-08-07 1999-02-26 Fuji Xerox Co Ltd 電子部品実装基板並びにこれを構成する電子部品および基板
JPH1174637A (ja) 1997-08-29 1999-03-16 Canon Inc 電子回路基板
JPH11163215A (ja) 1997-11-28 1999-06-18 Sumitomo Metal Smi Electron Devices Inc セラミック多層基板
JPH11238830A (ja) 1998-02-23 1999-08-31 Hitachi Cable Ltd 半導体パッケージ及びその製造方法
JP2957547B1 (ja) 1998-04-20 1999-10-04 埼玉日本電気株式会社 ボール・グリッド・アレイ型パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381660A (en) * 2001-07-13 2003-05-07 Alps Electric Co Ltd Integrated circuit chip and mounting structure
JP2011086854A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
GB0030856D0 (en) 2001-01-31
CN1302083A (zh) 2001-07-04
US20010040287A1 (en) 2001-11-15
CN1180472C (zh) 2004-12-15
GB2364435A (en) 2002-01-23
GB2364435B (en) 2002-11-20
US6756666B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
JP2001185640A (ja) 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
US8014154B2 (en) Circuit substrate for preventing warpage and package using the same
US6239012B1 (en) Vertically mountable semiconductor device and methods
JP2000277649A (ja) 半導体装置及びその製造方法
JPH03255657A (ja) 混成集積回路装置
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JPH0563138A (ja) 半導体集積回路装置
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JPH10233401A (ja) 半導体装置
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP2001118951A (ja) 半導体装置
JPH07176684A (ja) 半導体装置
JP3063713B2 (ja) 半導体装置
JPH08191128A (ja) 電子装置
JP2004363319A (ja) 実装基板及び半導体装置
JP3176325B2 (ja) 実装構造体とその製造方法
JP3398276B2 (ja) ランドグリッドアレイ型パッケージの実装構造
JPS63126258A (ja) 半導体装置
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JPH03231435A (ja) 半導体集積回路装置
JPH08279572A (ja) 半導体パッケージ及びその実装構造
JP2001060600A (ja) 半導体装置
JPH11163215A (ja) セラミック多層基板
JP2001053427A (ja) 電気部品の実装装置
JPH05326833A (ja) 半導体実装基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020826