CN1302083A - 侧面包括端子的表面安装组件 - Google Patents

侧面包括端子的表面安装组件 Download PDF

Info

Publication number
CN1302083A
CN1302083A CN00135780A CN00135780A CN1302083A CN 1302083 A CN1302083 A CN 1302083A CN 00135780 A CN00135780 A CN 00135780A CN 00135780 A CN00135780 A CN 00135780A CN 1302083 A CN1302083 A CN 1302083A
Authority
CN
China
Prior art keywords
terminal
mount component
surface mount
component according
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00135780A
Other languages
English (en)
Other versions
CN1180472C (zh
Inventor
细见孝大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Innovations Co ltd Hong Kong
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1302083A publication Critical patent/CN1302083A/zh
Application granted granted Critical
Publication of CN1180472C publication Critical patent/CN1180472C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

由组件主体(2)和第一端子(5,6,7)和第二端于(8)构成的表面安装组件(1)。组件(1)具有相互相交的第一表面(3)和第二表面(4)。组件主体(1)具有用于安装元件的一安装部分。第一端于(5,6,7)连接到第一表面(3),第二端子(8)连接到第二表面(4)。

Description

侧面包括端子的表面安装组件
本发明涉及表面安装组件。更具体地说，本发明涉及与印制电路板具有高可靠性接合的表面安装组件。
所需要的是半导体器件以高密度组合在电子器件中。在具有高密度的电子器件中，表面安装组件是常常用于装设半导体器件的。作为表面安装组件中的一个，已知的有球栅阵列组件(此后归为BGA组件)。
图1是显示常规的BGA组件的结构的一视图。常规的BGA组件100具有一矩形的组件主体101。多个端子102接合到组件主体101的背面。如图2所示，若干端子102是以矩阵的形式安排的。一个焊接球103被焊接和接合到每一端子102。每一焊接球103由一个焊接层104所覆盖。焊接球103作为将连接到印制电路板的BGA组件100的端子。半导体器件105被置于组件主体101中。
图3示出包括上述常规的BGA组件100和印制电路板150的一电子器件。BGA组件被装配到印制电路板100上。垫片107被安装在基片106的表面上。BGA组件100的垫片107和焊接球103彼此焊接和接合。焊接通常是通过重熔实现的。即，垫片107和焊接球103在它们彼此接触的状态中被加热，焊接层104被熔化以接合焊接球103和垫片107。垫片107和焊接球103通过熔化的焊锡104＇彼此接合。
当BGA组件100和印制电路板150被加热时，由于在组件主体101和基片106的热膨胀系数之间的差别导致一个应力。引起的应力作用在焊接球103上。引起的应力是集中在在矩阵最外周边的焊接球103-1上，尤其是在四个角上的焊接球103-2上。在四个角的焊接球103-2有可能从基片106上的垫片107中剥落，它的电的机械的可靠性是差的。
相同的问题对于SON(小外形托架)组件和BCC(凹凸芯片托架)组件中也存在，在其中，焊盘被运用代替焊接球，作为在背面上的端子。
用于抑制在四个角上的焊接球103从基片106上的垫片107中剥离的技术被透露在日本的公开专利申请(JP-A平9-307022)。已知的BGA组件具有以矩阵的形式安排的多个焊接球。在焊接球之中，定位在矩阵最外周边的焊接球具有比其它焊接球更大的直径。因此，在基片上最外周边和垫片中的焊接球之间的接触面积是较宽的，从而加强了粘附力。
然而，即使焊接球的直径更长，作用于四个角的焊接球上的应力没有降低。
在日本的公开专利申请(JP-A-平11-17058)中透露了另外一个BGA组件。该BGA组件具有容易地测试安装在那上面的半导体器件的一个结构。在BGA组件210中，IC芯片211被安装在基片212的面上，正如图4所示。IC芯片211通过一焊接线216连接到基片212的表面上的布线213a。布线213a通过通孔214连接到背面的布线213b。焊接凹凸215连接到布线213b。布线213a延伸直到基片212的一个侧边。Ni片层219和Au片层220连接到排列在基片212侧面的布线213a的一部分上。Ni片219和Au片层220通过布线213a和焊接线216电连接到在IC芯片211上的电极垫片211a。此外，焊接凹凸215通过布线213b、通孔214和布线213a电连接到电极垫片211a。Ni片层219和Au片层220运用作为当测试IC芯片211时将被使用的测试垫218。
图5示出其中插入BGA组件210的插座240的结构。插座240包含集成电路插座主体230，集成电路插座接点构件231和外部的端子232。集成电路插座接点构件231与测试用垫片218接触。集成电路插座231电连接到外部的端子232。可以通过从插座240的外部的端子输入一个信号或输出一个信号到插座240的外部的端子232测试IC芯片211。
然而，上述技术不是旨在解决当BGA组件210装设在印制电路板上时应力被施加到焊接凹凸215的问题。
而且，在公开的日本的专利申请(Jp-A-平5-243453，Jp-A-平11-54654和Jp-A-平11-74637)中透露了其它表面安装组件。
本发明的目的是降低作用在表面安装组件和装备有表面安装组件的印刷电路板之间的接合处的应力，从而改善电的机械的可靠性。
本发明的另外一个目的是提供一种表面安装组件和一装备有表面安装组件的电子电路，在其中应力没有集中在表面安装组件中设置的特定的端子上。
为了实现本发明的一个方面，表面安装组件是由组件主体和第一和第二端子构成。组件主体具有互相相交的第一和第二表面，并且有将被装设一元件的安装部分。第一端子连接到第一表面，第二端子连接到第二表面。
第二端子被用于通过焊锡形成的导电的部分连接到印刷电路板。
而且，第二端子需要从第一和第二表面相交的第一相交线以与第一相交线垂直的并且与第一表面平行的一个方向延伸。
较好是第二端子从第一和第二表面相交的第一相交线以与第一相交线垂直的并且与第二表面平行的另外一个方向延伸。
组件主体可以更进一步具有与第二表面相交的第三表面。在这种情况下，第二端子需要以该方向延伸达到第二相交线。
第二端子较好是从第二相交线以与第二相交线垂直的并且与第三表面平行的另外一个方向延伸。
第一表面可以是具有多个侧边而且在这些侧边之间有一角度的一多边形。在这种情况下，第二端子较好是安排在对应于该角度的一个部分。
第二端子可以电连接到该元件。
第二端子也可以与该元件电隔离。
第一端子可以包括安排为形成一矩阵的矩阵端子，矩阵端子可以包括在矩阵的一角的角端子。在这种情况下，第二端子较好是接近于角端子以致当一个应力作用在角端子和印制电路板之间的接合处时，阻止角端子从印制电路板被剥落。
该元件可以是一个半导体器件。
第一端子可以包括涂上一层焊料的球。
第一端子可以是焊盘。
为了实现本发明的另外一个方面，电子器件是由表面安装组件和印制电路板构成。表面安装组件包括组件主体和第一和第二端子。组件主体具有互相相交的第一和第二表面，并且有将被装设一元件的安装部分。第一端子连接到第一表面，第二端子连接到第二表面。本印制电路板包括一个基片，以及连接到该基片的第三和第四端子。第三端子固定在第一端子上，第四端子固定在第二端子上。
第四端子较好是利用焊料形成的一个导电部分与第二端子固定。
印制电路板可以更进一步包括另外一个元件。在这种情况下，第四端子与该另外一个元件电绝缘。
第四端子可以是接地的。
为了获得本发明的另外一个方面，制作电子器件的方法包括：提供一个包括组件主体的表面安装组件，组件主体具有互相相交的第一和第二表面并且具有在其中将安装元件的安装部分，第一端子连接到第一表面，第二端子连接到第二表面；该方法包括提供：
一个印刷电路板，它包括：基片，以及连接到该基片的第三和第四端子；
连接第一和第三端子；
连接第二和第四端子。
连接第二和第四端子较好是包括利用焊料固定第二和第四端子。
图1是示出常规的BGA组件的结构的一个剖面视图；
图2是示出常规的BGA组件的结构的一个平面图；
图3是示出常规的电子零件的结构的一个剖面视图；
图4是示出另外一个常规的BGA组件的结构的剖面视图；
图5是示出其中被插入另外一个常规的BGA组件的一插座的结构视图；
图6是显示第一实施例的半导体组件的结构的一剖面视图；
图7是示出第一实施例的半导体组件结构的一个平面图；
图8是示出第一实施例的半导体组件结构的第一个变化的一个平面图；
图9是示出第一实施例的半导体组件结构的第二变化的一个平面图；
图10是扩大了第一实施例的半导体组件的一角的一放大的视图；
图11是示出第一个实施例的电子零件的结构的一个剖面视图；
图12是示出第一实施例的半导体组件的一个侧面端子的结构的第一个变化的一个视图；
图13是示出第一实施例的半导体组件的一个侧面端子的结构的第二个变化的一个视图；
图14是示出第一实施例的半导体组件的该侧面端子的结构的第三变化的一个视图；
图15是示出第一实施例的半导体组件的该侧面端子的结构的第四变化的一个视图；
图16是示出第一实施例的半导体组件的该侧端子的结构的第五变化的一个视图；
图17是示出第一实施例的半导体组件的该侧面端子的结构的第六变化的一个视图；
图18是示出第一实施例的半导体组件的该侧面端子的结构的第七变化的一个视图；
图19是示出第一实施例的半导体组件结构的第三变化的一个剖面视图。
参照附图，根据本发明的实施例的一表面安装组件具有一个组件主体。组件主体2有背面3，侧面4和表面10，如图6所示。侧面4与背面3垂直地相交。表面10大体上平行于背面3。多个背后端子5接合到背面3。一个焊接球6被接合到每一背后端子5。焊接球6被焊接到该背后端子5。背后端子5和焊接球6作为连接到印制电路板的端子。焊接球6的表面覆盖着焊料形成的焊料层7。
如图7所示，组件主体2的背面3大体上为正方形20的一个形状。背面3具有它的正方形20的角被切掉的形状。正方形20具有边20-1,20-2,20-3和20-4。
侧边20-1,20-2给出一角度21-1，侧边20-2,20-3给出一角度21-2，侧边20-3,20-4给出一角度21-3，侧边20-4,20-1给出一角度21-4。
背后端子5和焊接球6以矩阵的形式被安排在背面3上。然而，在图7中没有显示由焊接球6掩盖的背后端子5。背后端子5和焊接球6可以按矩阵的形式安排，在其中将它们中的一部分省略，如图8所示。而且，如图9示出，表面安装组件1不只是可以有产生矩阵的焊接球6，而且也能有附加的焊接球6-3。
侧面端子8被接合到侧面4，如图6、7所示。侧面端子8被分别地形成在角度21-1到21-4的附近区域。在角度21-1到21-4附近区域引起强的应力。在角度21-1到21-4的附近区域中的侧面端子8的形成使引起的应力能够实际上被分散和降低。
侧面端子8紧靠近以矩阵形式安排的在焊接球6的四个角的焊接球6-2。最强的应力作用在四个角的焊接球6-2上。在四个角处焊接球6-2的邻近区域中侧面端子8的形成，在分散和减低作用于在四个角的焊接球6-2的应力方面是有效的。侧面端子8较好是接近焊接球6-2，以致当BGA组件1被安装到印制电路板上时，阻止由作用在焊接球6-2上的应力将焊接球6-2从印刷电路板剥落。
图10是在显示表面安装组件1的四个角中的一个角的放大的视图。背面3和侧面4给出第一相交线22。侧面4和表面10给出第二相交线23。侧面端子8被安装在第一和第二相交线22、23之间，并且侧面端子8跨接第一和第二相交线22,23。
如图6所示，一个半导体器件9被安装在该组件主体2中。半导体器件9和侧面端子8彼此电连接。半导体器件9和侧面端子8彼此可以不是电连接的。
图11示出在第一实施例中的电子器件的结构。该电子器件装备有上述表面安装组件1和印刷电路板11。它的详细的结构是如上面所描述的。表面安装组件1连接到印刷电路板11。
该印刷电路板11有一个基片12。第一垫片13和第二垫片14接合到基片12的表面。第一和第二垫片13、14电连接到安装在印制电路板11上的另外一个电子元件(未示出)。
通过焊接，表面安装组件1的焊接球6和印刷电路板11的第一垫片13通过第一焊锡7＇彼此接合。当形成在焊接球6表面的焊接层7被加热而熔化时，形成第一焊锡7＇。此外，利用焊接，表面安装组件1的侧面端子8和第二垫片14通过第二焊锡15彼此接合。
在下面将描述用于制造第一实施例中的电子器件的方法。在焊接球6和第一垫片13彼此接触的状态下，执行重熔。在重熔的时候，加到表面安装组件1上的热引起焊料层7熔化，焊料层7变成第一焊锡7＇。焊接球6和第一垫片13是彼此通过第一焊锡7＇接合的。接着，通过焊接接合侧面端子8和第二垫片14。然后，用于制造电子器件的过程完成。
侧面4和侧面端子8的形状并不限制为上述的形状。侧面4和侧面端子8的形状的例子显示在图12到18中。这里，在图12到18中，第一相交线22和第二相交线23以与纸表面垂直的一个方向伸出。
如图12、17以及18所示，侧面4可以与背面3以一个预先确定的角度相交，在该角度中它是不与背面3垂直的。
而且，通过侧面4和与背面3垂直的一个表面给出的相交线不限制为一个直线，如图13到18所示。例如，如图14所示，侧面端子8可以嵌入在侧面4中的一个凹处。由侧面4和与背面3垂直的该表面给出的多边形的相交线增加了在侧面端子8和组件主体2之间接合点的安全可靠。
此外，如图13、14、16和18所示，可以将结构设计为侧面端子8不跨接在第一和第二相交线22、23之间。而且，如图14所示，还可以将结构设计为侧面端子8不与第一和第二相交线22、23二者接触。
如图15到18所示，侧面端子8也可以从第一相交线22向与第一相交线22垂直并且与背面3平行的一个方向延伸。这个改进确保了在侧面端子8和组件主体2之间的接合。同时，当侧面端子8和第二垫片14通过第二焊锡15彼此接合时，接合的可靠性可以改善。如图17所示，侧面端子8而且可以从第二相交线23向与第二相交线23垂直并且与背面3平行的一个方向延伸。这提过了侧面端子8和组件主体2之间的接合的确实可靠。
侧面端子8可以不只是形成在组件主体2的角上，而且还可以形成在侧面的任何部分中。然而，从减少应力的视点看，较好是将侧面端子8形成在角的附近区域。
也可以设计为图19中所示的结构。即，焊接球6没有被接合在第一实施例的表面安装组件1中。背后端子5被使用作为对于布线的焊盘，类似于BCC组件和SON组件。在这种情况下，背后端子5直接地与印制电路板11的第一垫片13接合。
此外，在第一实施例的电子器件中，能够将结构设计为使第二垫片14不与另外一个电子元件连接。在这个时候，侧面端子8和第二垫片14不执行任何电的操作。能够在没有电的作用下分散和降低作用于四个角处的焊接球6-2的应力。
第二垫片14也可以固定在地电位。不希望的是其电位不固定的一个导体被安装在电子零件中。因此，如果侧面端子8未使用作为外部的端子，这就保持第二垫片14的电位恒定并且使电子零件的工作稳定。
在根据本实施例的电子器件和表面安装组件1中，作用在表面安装组件1的焊接球6上的应力是弱的。特别是，作用在四个角中的每一个角的焊接球6-2上的应力是弱的。这是因为引起的应力被分散在焊接球6和第二焊锡15中。
作用于第二焊锡15上的应力比作用于在常规的BGA组件100的四个角的每一焊接球103-2上的应力要弱。这个理由如下。在图3所示常规的BGA组件100中，角度θ1接近0°。这里，角度θ1是由连接组件主体101的一端101＇和焊接球103-2的一分段和连接基片106的一端106＇和焊接球103-2的另外一个分段给出的一角度。在本实施例的表面安装型组件1中，如图11所示，角度θ2大于90°。这里，角度θ2是由连接表面安装组件1的一端1＇和第二焊锡15的一分段和连接基片12的一端12＇和第二焊锡15的另外一个分段给出的一角度。
如果应力作用在具有一凹口的结构上，比如在表面安装组件1和印制电路板11之间形成的结构上，应力的强度取决于凹口的开放角度和凹口底的曲率。如果凹口的开放角度是小的，那么应力集中在作用点上。这个事实是由如下著作支持的，“用于疲乏设计CAD/CAE系统的在应力集中部分中的损坏模式”(在日本机械学会的材料强度学部的演讲会议上的演讲论文，卷A，(1998)13-16页。)，以及“抗疲劳工程”(理解疲乏过程的原理在抵消工程组件和结构中它的影响的重要性以及反映它的贡献的国际会议论文，K.J.Miller所著，(1999)373-380页)。
在本发明的表面安装型组件1中，侧面端子8被安装为以致侧面端子8和印刷布线基片12彼此接合。上述角度θ2可以做的更大。因此，能够抑制作用于作为作用点的第二焊锡15上的应力。
在根据本实施例的电子器件和表面安装组件中，作用于形成在组件背面的端子上的应力是弱的，从而使电的机械的可靠性较高。而且，在根据本实施例的电子器件和表面安装组件中，由加热操作引起的应力没有集中在形成在组件背面的端子中的一个端子上。
虽然已经以具有一定程度特殊性的优选的形式描述了本发明，不言而喻优选的形式所提出的内容在结构细节和在零件的组合和安装中的改变可以说是没有脱离如在下面权利要求中所要求的本发明的精神和范围。

Claims (19)

1．一种表面安装组件，其中包括：
一个组件主体，它具有互相相交的第一和第二表面，并且有将被装设一元件的安装部分；以及
第一和第二端子，在其中，所述第一端子连接到所述第一表面，所述第二端子连接到所述第二表面。
2．根据权利要求1所述的表面安装组件，其特征在于所述第二端子被用于通过焊料形成的导电的部分连接到印刷电路板。
3．根据权利要求1所述的表面安装组件，其特征在于所述第二端子从第一和第二表面相交的第一相交线以与第一相交线垂直的并且与第一表面平行的一个方向延伸。
4．根据权利要求1所述的表面安装组件，其特征在于所述第二端子从所述第一和第二表面相交的第一相交线以与所述第一相交线垂直的并且与所述第二表面平行的另外一个方向延伸。
5．根据权利要求4所述的表面安装组件，其特征在于所述组件主体还具有与所述第二表面相交的第三表面，并且其中所述第二端子在所述另外一个方向延伸延伸达到所述第二相交线。
6．根据权利要求5所述的表面安装组件，其特征在于所述第二端子从所述第二相交线以与所述第二相交线垂直的并且与所述第三表面平行的另外一个方向延伸。
7．根据权利要求1所述的表面安装组件，其特征在于所述第一表面是具有侧边并且在所述侧边之间有角度的一多边形，在其中所述第二端子被安排在对应于所述角度的一部分中。
8．根据权利要求1所述的表面安装组件，其特征在于所述第二端子与所述元件电连接。
9．根据权利要求1所述的表面安装组件，其特征在于所述第二端子与所述元件是电隔离的。
10．根据权利要求1所述的表面安装组件，其特征在于所述第一端子包括安排为形成一个矩阵的矩阵端子，所述矩阵端子包括在所述矩阵的一角的角端子，在其中所述第二端子接近所述角端子，以致当一个应力作用在所述角端子和所述印刷电路板之间的接合处时，阻止所述角端子从印刷电路板剥落。
11．根据权利要求1所述的表面安装组件，其特征在于所述元件是一个半导体器件。
12．根据权利要求1所述的表面安装组件，其特征在于所述第一端子包括涂上焊料的球。
13．根据权利权利1所述的表面安装组件，其特征在于所述第一端子是一焊盘。
14．一电子器件包括：
一个表面安装组件，它包括：
一组件主体，其具有互相相交的第一和第二表面，并且有一将被装设元件的安装部分，以及
第一和第二端子，在其中所述第一端子连接到所述第一表面，所述第二端子连接到所述第二表面；以及
一个印刷电路板，它包括：
一基片，以及
连接到所述基片的第三和第四端子，在其中所述第三端子固定在所述第一端子上，所述第四端子固定在所述第二端子上。
15．根据权利要求14所述的电子器件，其特征在于所述第四端子是利用焊料形成的一个导电部分与所述第二端子固定。
16．根据权利要求14所述的电子器件，其特征在于所述印刷电路板还包括另外一个元件，所述第四端子是与所述另外一个元件电隔离的。
17．根据权利要求14所述的电子器件，其特征在于所述第四端子是接地的。
18．制作电子器件的方法，包括：
提供一表面安装组件，它包括：
一组件主体，其具有互相相交的第一和第二表面，在其中所述组件主体具有其中将被装设一元件的安装部分，以及
第一和第二端子，在其中所述第一端子连接到所述第一表面，所述第二端子连接到所述第二表面；以及
提供一个印刷电路板，它包括：
一基片，以及连接到所述基片的第三和第四端子；
连接所述第一和第三端子；以及
连接所述第二和第四端子。
19．根据权利要求18所述的方法，其特征在于所述连接所述第二和第四端子包括利用焊料固定所述第二和第四端子。
CNB001357808A 1999-12-24 2000-12-20 侧面包括端子的表面安装组件 Expired - Fee Related CN1180472C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36832099A JP2001185640A (ja) 1999-12-24 1999-12-24 表面実装型パッケージ及び電子部品並びに電子部品の製造方法
JP368320/1999 1999-12-24

Publications (2)

Publication Number Publication Date
CN1302083A true CN1302083A (zh) 2001-07-04
CN1180472C CN1180472C (zh) 2004-12-15

Family

ID=18491527

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001357808A Expired - Fee Related CN1180472C (zh) 1999-12-24 2000-12-20 侧面包括端子的表面安装组件

Country Status (4)

Country Link
US (1) US6756666B2 (zh)
JP (1) JP2001185640A (zh)
CN (1) CN1180472C (zh)
GB (1) GB2364435B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280424A (zh) * 2011-06-08 2011-12-14 无敌科技(西安)有限公司 非挥发性内存装置、集成电路装置及集成电路制造方法
CN107405919A (zh) * 2015-03-10 2017-11-28 精工爱普生株式会社 电子装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6992378B2 (en) * 2000-12-30 2006-01-31 Intel Corporation Socket and package power/ground bar apparatus that increases current carrying capacity resulting in higher IC power delivery
JP2003031728A (ja) * 2001-07-13 2003-01-31 Alps Electric Co Ltd Ｉｃチップおよびその取付構造
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US6870251B2 (en) * 2002-05-29 2005-03-22 Intel Corporation High-power LGA socket
TWI225695B (en) * 2003-11-14 2004-12-21 Advanced Semiconductor Eng Structure of flip chip package and structure of chip
KR101181112B1 (ko) * 2005-10-27 2012-09-14 엘지이노텍 주식회사 발광 다이오드, 발광 다이오드 제조 방법 및 발광 다이오드 모듈
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
TWI296839B (en) * 2006-03-15 2008-05-11 Advanced Semiconductor Eng A package structure with enhancing layer and manufaturing the same
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
CN201518316U (zh) * 2009-08-21 2010-06-30 华为终端有限公司 电子模块及其封装结构
JP2011086854A (ja) * 2009-10-19 2011-04-28 Renesas Electronics Corp 半導体装置
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
US9872397B2 (en) * 2012-12-05 2018-01-16 Intel Corporation Symmetrical hexagonal-based ball grid array pattern
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
CN108781515B (zh) * 2016-02-18 2021-03-12 三菱电机株式会社 电子装置及其制造方法
US10290512B2 (en) * 2017-05-17 2019-05-14 Nanya Technology Corporation Semiconductor structure having bump on tilting upper corner surface

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3711626A (en) * 1969-09-29 1973-01-16 Texas Instruments Inc Circuit board
US3813578A (en) * 1973-01-03 1974-05-28 Fisher Controls Co Electrical safety barrier
JPS582054A (ja) 1981-06-26 1983-01-07 Fujitsu Ltd 半導体装置
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
JPS6076149A (ja) * 1983-10-03 1985-04-30 Nec Corp チツプキヤリヤ
US4839716A (en) * 1987-06-01 1989-06-13 Olin Corporation Semiconductor packaging
US5561696A (en) * 1987-10-30 1996-10-01 Hewlett-Packard Company Method and apparatus for inspecting electrical connections
GB8727926D0 (en) * 1987-11-28 1987-12-31 British Aerospace Surface mounting leadless components on conductor pattern supporting substrates
JPH03229449A (ja) 1990-02-05 1991-10-11 Matsushita Electron Corp 表面実装型半導体用パッケージ
US5157480A (en) 1991-02-06 1992-10-20 Motorola, Inc. Semiconductor device having dual electrical contact sites
JPH05243453A (ja) 1992-02-26 1993-09-21 Mitsubishi Electric Corp 半導体パッケージ
JPH05251616A (ja) 1992-03-05 1993-09-28 Rohm Co Ltd 表面実装型半導体装置
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
JPH0729858A (ja) * 1993-07-07 1995-01-31 Oki Electric Ind Co Ltd 半導体チップの構造及びその製造方法
JPH07147481A (ja) 1993-11-25 1995-06-06 Hitachi Ltd 電子部品の実装方法
US5563446A (en) 1994-01-25 1996-10-08 Lsi Logic Corporation Surface mount peripheral leaded and ball grid array package
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JPH07335814A (ja) 1994-06-13 1995-12-22 Akira Kitahara 半導体集積回路を収納した表面実装部品及びその製造方法
JPH08191111A (ja) 1995-01-12 1996-07-23 Sumitomo Electric Ind Ltd 電子部品パッケージ
JP3150560B2 (ja) 1995-03-07 2001-03-26 松下電子工業株式会社 半導体装置
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JPH09205113A (ja) 1996-01-26 1997-08-05 Toshiba Corp 半導体装置、実装基板及び実装構造体
JPH09307022A (ja) 1996-05-16 1997-11-28 Toshiba Corp 面実装型半導体パッケージ、およびプリント配線板、ならびにモジュール基板
US5838551A (en) * 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
EP0853444B1 (de) * 1997-01-10 2005-11-23 E.G.O. ELEKTRO-GERÄTEBAU GmbH Kochsystem mit einer Kontaktwärme übertragenden Elektro-Kochplatte
JP3447908B2 (ja) 1997-02-13 2003-09-16 富士通株式会社 ボールグリッドアレイパッケージ
JPH10242374A (ja) 1997-02-27 1998-09-11 Oki Electric Ind Co Ltd 半導体装置
JPH1117058A (ja) 1997-06-26 1999-01-22 Nec Corp Ｂｇａパッケージ、その試験用ソケットおよびｂｇａパッケージの試験方法
JPH1154654A (ja) 1997-08-07 1999-02-26 Fuji Xerox Co Ltd 電子部品実装基板並びにこれを構成する電子部品および基板
JPH1174637A (ja) 1997-08-29 1999-03-16 Canon Inc 電子回路基板
JPH11163215A (ja) 1997-11-28 1999-06-18 Sumitomo Metal Smi Electron Devices Inc セラミック多層基板
JPH11238830A (ja) 1998-02-23 1999-08-31 Hitachi Cable Ltd 半導体パッケージ及びその製造方法
JP2957547B1 (ja) 1998-04-20 1999-10-04 埼玉日本電気株式会社 ボール・グリッド・アレイ型パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102280424A (zh) * 2011-06-08 2011-12-14 无敌科技(西安)有限公司 非挥发性内存装置、集成电路装置及集成电路制造方法
CN107405919A (zh) * 2015-03-10 2017-11-28 精工爱普生株式会社 电子装置
CN107405919B (zh) * 2015-03-10 2019-05-03 精工爱普生株式会社 电子装置

Also Published As

Publication number Publication date
GB2364435B (en) 2002-11-20
CN1180472C (zh) 2004-12-15
GB0030856D0 (en) 2001-01-31
US20010040287A1 (en) 2001-11-15
US6756666B2 (en) 2004-06-29
JP2001185640A (ja) 2001-07-06
GB2364435A (en) 2002-01-23

Similar Documents

Publication Publication Date Title
CN1180472C (zh) 侧面包括端子的表面安装组件
CN1160833C (zh) 电连接器及其电气元件
RU2595298C2 (ru) Блок схем источника света, устройство подсветки и дисплей
US6437254B1 (en) Apparatus and method for printed circuit board repair
US20040206802A1 (en) Process for soldering electric connector onto circuit board
JPH07202378A (ja) パッケージ化電子ハードウェア・ユニット
CN1099710C (zh) 半导体器件
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
CN1483302A (zh) 基于载体的电子模块
CN1223249C (zh) 低侧面的互联结构
CN1269212C (zh) 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
CN1787728A (zh) 印刷电路板
CN1287035A (zh) 高强度焊接头
KR20010014873A (ko) 반도체소자의 실장방법
CN1279821A (zh) 应力衰减型电子元器件、布线板及其安装体
CN1311721C (zh) 在其上组装有接触套管的电路板
IE980209A1 (en) Method of establishing electrical connection between a pair¹of substrates.
CN2652088Y (zh) 由树脂制成的带有插脚的电路板
CN101814574A (zh) 一种发光二极管基板散热结构及其制作方法
CN101518166B (zh) 用于制造光电子器件装置的方法和光电子器件装置
CN1956179A (zh) 芯片封装结构及凸块制程
CN1521841A (zh) 半导体器件
CN1578587A (zh) 混合集成电路
US6753594B2 (en) Electronic component with a semiconductor chip and fabrication method
CN1263691A (zh) 电子线路系统中的装置与方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1036688

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: LENOVO INNOVATION CO., LTD. (HONGKONG)

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20141128

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: HONG KONG, CHINA

TR01 Transfer of patent right

Effective date of registration: 20141128

Address after: Hongkong, China

Patentee after: LENOVO INNOVATIONS Co.,Ltd.(HONG KONG)

Address before: Tokyo, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041215

Termination date: 20171220

CF01 Termination of patent right due to non-payment of annual fee