KR20010014873A - 반도체소자의 실장방법 - Google Patents

반도체소자의 실장방법 Download PDF

Info

Publication number
KR20010014873A
KR20010014873A KR1020000024195A KR20000024195A KR20010014873A KR 20010014873 A KR20010014873 A KR 20010014873A KR 1020000024195 A KR1020000024195 A KR 1020000024195A KR 20000024195 A KR20000024195 A KR 20000024195A KR 20010014873 A KR20010014873 A KR 20010014873A
Authority
KR
South Korea
Prior art keywords
semiconductor device
mounting
adhesive layer
insulating adhesive
anisotropic conductive
Prior art date
Application number
KR1020000024195A
Other languages
English (en)
Other versions
KR100616796B1 (ko
Inventor
야마다유끼오
Original Assignee
구리다 히데유키
소니 케미카루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구리다 히데유키, 소니 케미카루 가부시키가이샤 filed Critical 구리다 히데유키
Publication of KR20010014873A publication Critical patent/KR20010014873A/ko
Application granted granted Critical
Publication of KR100616796B1 publication Critical patent/KR100616796B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1002—Methods of surface bonding and/or assembly therefor with permanent bending or reshaping or surface deformation of self sustaining lamina
    • Y10T156/1039—Surface deformation only of sandwich or lamina [e.g., embossed panels]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

미세 피치의 반도체소자 및 배선기판의 각 전극들을 확실하게 접속할 수 있는 반도체소자의 실장방법을 제공한다.
본 발명은, 절연성 접착제 (30) 중에 도전입자 (31) 를 분산시킨 이방도전성 접착필름 (3) 을 이용하여 IC 칩 (4) 의 전극 (42a) 과 배선기판 (1) 의 전극 (10a) 을 전기적으로 접속하는 반도체소자의 실장방법에 있어서, 도전입자 (31) 를 포함하지 않는 절연성 접착제층 (2) 을 배선기판 (1) 상에 가압착한 후, 절연성 접착제층 (2) 에 소정 크기의 오목부 (20) 를 형성하는 공정, 및 절연성 접착제층 (2) 의 오목부 (20) 내에 이방도전성 접착필름 (3) 을 배치한 후에 IC 칩 (4) 을 상기 오목부 (20) 내에 배치하여 위치 결정해서 가열 압착하는 공정을 구비한다.

Description

반도체소자의 실장방법{METHOD OF MOUNTING A SEMICONDUCTOR DEVICE}
본 발명은 반도체소자를 배선기판에 실장하는 방법에 관한 것으로, 특히 이방도전성 접착필름을 이용하여 베어 칩을 기판 상에 직접 실장하는 반도체소자의 실장방법에 관한 것이다.
종래, 프린트배선판 등의 배선기판 상에 베어 칩을 직접 실장하는 방법으로는, 바인더 중에 도전입자를 분산시킨 이방도전성 접착필름을 이용하는 방법이 알려져 있다.
이 이방도전성 접착필름을 이용하여 베어 칩을 배선기판 상에 실장하는 방법에서는 일반적인 경우 IC 칩측 또는 배선기판측에 돌기형상의 범프 전극이 형성된다.
그 이유는, 범프를 형성하지 않은 범프리스 (bumpless) 접속인 경우에는 IC 칩 테두리부의 스크라이브 라인에 도전입자가 접촉하여 쇼트가 발생하는 일이 있기 때문이다.
그런데, 최근 이러한 종류의 배선기판에서는 각 전극 간의 미세 피치화가 요구되고 있어, 이 미세 피치화에 대응하기 위해서는 배선기판과 IC 칩 간 접속전극부의 크기를 작게 해야 한다.
종래의 실장방법에서 미세 피치화를 실용화하기 위해서는 전극들 간에 도전입자를 확실하게 개재시킬 필요가 있고, 그렇게 하기 위해서는 예컨대 도전입자의 직경을 더 작게 하여 이방도전성 접착필름의 바인더 중의 도전입자 수를 증가시키는 것을 생각할 수 있다.
그러나, 바인더 중 도전입자의 배합량을 증가시키면 증가와 함께 이방도전성 접착필름의 점도가 상승하여 바인더 중 도전입자의 유동성이 저하한다. 이로 인하여 도전입자가 바인더 내에서 균등하게 분산되기 어려워짐과 동시에 이방도전성 접착필름의 절연성이 저하한다는 문제가 있다.
한편, 도전입자의 직경을 작게 하면, 열압착할 때에 도전입자가 눌려도 그 변형하는 절대량이 작아 범프전극의 높이 편차를 흡수할 수 없기 때문에, 배선기판과 IC 칩과의 전극들 중 접속되지 않는 것이 생겨 도통신뢰성이 저하할 우려가 있다.
이와 같이, 종래의 실장방법에서는 미세 피치화를 충분히 실용화하는 단계에까지는 이르고 있지 않다.
본 발명은 이러한 종래 기술의 과제를 해결하기 위해서 완성된 것으로, 미세 피치의 반도체소자 및 배선기판의 각 전극들을 확실하게 접속할 수 있는 반도체소자의 실장방법을 제공하는 것을 목적으로 하는 것이다.
본 발명의 다른 목적은 범프를 이용하지 않은 IC 칩에 있어서, 반도체소자와 배선기판 간의 쇼트 발생을 방지할 수 있는 반도체소자의 실장방법을 제공하는 것에 있다.
도 1a 내지 1e 는 본 발명의 반도체소자 실장방법의 일례를 나타내는 공정도이다.
도 2a 및 2b 는 본 발명에서의 IC 칩과 절연성 접착제층의 오목부와의 치수 관계를 나타내는 설명도로서, 도 2a 는 IC 칩의 전극측 부위를 나타내는 평면도이고, 도 2b 는 IC 칩과 배선기판의 단면도이다.
* 도면의 주요 부분에 대한 간단한 설명 *
1 : 배선기판 2 : 절연성 접착제층
3 : 이방도전성 접착필름 4 : IC 칩 (반도체소자)
2O : 오목부 21 : 제방부 (bank)
21a : 내벽부 30 : 절연성 접착제
31 : 도전입자 42a : 패드부
44 : 컨택트 홀 45 : 스크라이브 라인
상기 목적을 달성하기 위해서 이루어진 청구항 1 에 기재된 발명은, 절연성 접착제 중에 도전입자를 분산시킨 이방도전성 접착필름을 이용하여 반도체소자의 전극과 배선기판의 전극을 전기적으로 접속하는 반도체장치의 실장방법에 있어서, 상기 도전입자를 포함하지 않는 필름형상의 절연성 접착제를 상기 배선기판 상에 가압착한 후 상기 절연성 접착제층에 소정 크기의 오목부를 구비한 절연성 접착제층을 형성하는 공정, 상기 절연성 접착제층의 오목부 내에 상기 이방도전성 접착필름을 배치한 후에 상기 반도체소자를 그 오목부 내에 배치하여 위치 결정해서 가열 압착하는 공정을 구비하는 것을 특징으로 한다.
일반적으로, 이방도전성 접착필름을 이용하여 가열 압착할 때에는 절연성 접착제와 함께 도전입자가 IC 칩의 테두리부를 향해 빠져나가려고 하지만, 청구항 1 에 기재된 발명의 경우는 IC 칩의 테두리부를 향해 빠져나가려고 하는 도전입자가 절연성 접착제층에 형성된 오목부의 제방부에 의해 막혀 IC 칩의 테두리부 방향으로는 거의 유동하지 않는다.
그 결과, 본 발명에 의하면 반도체소자와 배선기판 사이에서 도전입자를 밀집시켜 유지할 수 있기 때문에, 각 접속전극의 간격이 매우 작은 경우에도 복수 개의 도전입자를 각 접속전극 상에 매우 높은 확률로 배치하여 접속전극들을 확실하게 전기적으로 접속할 수 있다.
또, 본 발명에 의하면 IC 칩 테두리부의 스크라이브 라인 부위에 도전입자가 도달하지 않기 때문에 스크라이브 라인과 배선기판 사이에서 쇼트가 발생하는 일이 없다.
이처럼, 본 발명에 의하면, 미세 피치의 반도체소자를 확실하게 배선기판 상에 실장할 수 있고, 게다가 도전입자의 양은 적어도 되므로 비용 저감을 달성할 수 있다.
이 경우, 청구항 2 에 기재된 발명과 같이, 청구항 1 에 기재된 발명에 있어서, 절연성 접착제층의 오목부의 내벽부를 반도체소자의 스크라이브 라인보다 안쪽이고 해당 반도체소자의 접속전극부의 최외경 부위보다 바깥쪽에 위치하도록 형성하는 것도 효과적이다.
청구항 2 에 기재된 발명에 의하면, 보다 많은 도전입자를 각 접속전극 상에 배치할 수 있음과 동시에 스크라이브 라인과 배선기판 사이에서의 쇼트의 발생을 확실하게 방지할 수 있다.
청구항 3 에 기재된 발명과 같이, 청구항 1 에 기재된 발명에 있어서, 절연성 접착제층의 오목부의 깊이가 베어 칩의 두께보다 작고 이방도전성 접착필름 중에 포함된 도전입자의 외경보다 커지게 하는 것도 효과적이다.
청구항 3 에 기재된 발명에 의하면, 열압착시에 도전입자가 빠져나가는 것을 효과적으로 저지할 수 있음과 동시에 절연성 접착제 수지가 IC 칩에서 밀려 나와 열압착헤드가 더러워지는 일이 없다.
청구항 5 에 기재된 발명과 같이, 청구항 1 에 기재된 발명에 있어서, 절연성 접착제층의 용융점도를 이방도전성 접착필름의 용융점도보다 커지게 하면 도전입자의 외부에 대한 흐름을 확실하게 저지할 수 있기 때문에, 스크라이브 라인과 배선기판 사이에서의 쇼트의 발생을 보다 확실하게 방지할 수 있으며, 동시에 각 접속전극 상에서 보다 많은 도전입자를 확보할 수 있다.
특히, 청구항 9 에 기재된 발명과 같이, 절연성 접착제층의 용융점도가 1 ×106∼ 1 ×109mPa·s 인 경우에는 도전입자가 유출되는 양을 적게 한다는 점에서 바람직하다.
청구항 13 에 기재된 발명과 같이, 청구항 5 에 기재된 발명에 있어서, 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이방도전성 접착필름으로서 이용하는 것도 효과적이다.
청구항 13 에 기재된 발명에 의하면, 도전입자의 표면이 절연층에 의해 피복되어 있기 때문에 도전입자의 배합량을 많게 할 수 있어, 접속전극 상에서의 도전입자 수를 많게 하여 도통신뢰성을 향상시킬 수 있다.
또한, 청구항 21 에 기재된 발명과 같이, 청구항 13 에 기재된 발명에 있어서, 도전입자의 평균입경이 1∼10 ㎛ 이고 해당 도전입자의 배합량이 1∼15 체적% 인 것을 이방도전성 필름으로서 이용하는 것도 효과적이다.
청구항 21 에 기재된 발명에 의하면, 도통저항을 작게 함과 동시에 도통신뢰성을 높이고 또한 인접하는 접속전극 간의 절연저항을 높이는 것이 가능해진다.
한편, 청구항 28 에 기재된 발명과 같이, 절연성 접착제층의 체적을 V1, 이방도전성 접착필름의 체적을 V2, 배선기판 접착부분의 체적을 V3, 범프를 구비하지 않은 반도체소자 패드부의 컨택트 홀의 체적을 V4라 한 경우에,
V1+ V2≥V3+ V4
인 관계를 만족하도록 하는 것도 효과적이다.
청구항 28 에 기재된 발명에 의하면, 미세 피치의 반도체소자에 있어서, 범프를 형성하지 않더라도 확실하게 배선기판 상에 실장하는 것이 가능해진다.
이하, 본 발명에 관한 반도체소자 실장방법의 바람직한 실시의 형태를 도면을 참조하여 상세하게 설명한다.
도 1a ∼ 1e 는 본 발명의 반도체소자 실장방법의 일례를 나타내는 공정도이고, 도 2a, 2b 는 본 발명에서의 IC 칩과 절연성 접착제층의 오목부와의 치수관계를 나타내는 설명도로, 도 2a 는 IC 칩의 전극측 부위를 나타내는 평면도, 도 2b 는 IC 칩과 배선기판의 단면도이다.
도 1a 에 나타낸 바와 같이, 본 실시의 형태에서는 먼저 소정의 회로패턴 (10) 이 형성된 배선기판 (1) 상에 도전입자를 포함하지 않은 필름형상의 절연성 접착제를 접속전극 (10a) 를 피복하도록 붙여서 약 80 ℃ 의 온도로 가압착하여 절연성 접착제층 (2) 을 형성한다.
본 발명에서 사용하는 절연성 접착제는, 도전입자의 유출을 방지한다는 관점에서 후술하는 이방도전성 접착필름 (3) 중의 절연성 접착제 (30) 의 용융점도보다 큰 것이 바람직하다.
또한, 이 절연성 접착제는 그 용융점도, 특히 최저 용융점도 (열압착공정 중에서 가장 점도가 내려간 상태의 용융점도) 가 1 ×106∼ 1 ×109mPa·S 인 것을 이용하는 것이 바람직하고, 5 ×106∼ 5 ×108mPa·S 인 것이 더 바람직하다.
절연성 접착제의 최저 용융점도가 1 ×106mPa·S 보다 작으면 도전입자가 유출하게 된다는 문제점이 있고, 1 ×109mPa·S 보다 크면 접속전극간의 도통을 저해한다는 문제점이 있다.
이러한 절연성 접착제로는, 예컨대 비스페놀 A 형의 고형 에폭시 수지와 액상 에폭시 수지의 혼합물이나, 페녹시 수지, 아크릴 수지, 폴리에스테르 수지와 같은 열가소성 수지와 에폭시 수지의 혼합물 등을 들 수 있다.
이어서, 도 1b 에 나타낸 바와 같이 예컨대 후술하는 IC 칩 (4) 의 크기 및 형상에 대응하는 홈부 (5a) 를 형성한 열압착 헤드 (5) 를 이용하여 열프레스함으로써, 배선기판 (1) 의 접속부분 (1a ; 도 2b 참조) 근방에 있는 절연성 접착제층 (2) 에 소정 형상 및 크기의 오목부 (20) 를 형성한다.
본 발명은, IC 칩 (4) 으로서, 범프를 갖는 것 및 범프가 없는 것 어느 것이나 적용할 수 있지만, 본 실시의 형태에서는 범프를 갖고 있지 않은 IC 칩을 예로 하여 설명한다.
도 2a, 2b 에 나타낸 바와 같이, 본 실시의 형태에 적용되는 IC 칩 (4) 에는 예컨대 실리콘 웨이퍼 (40) 의 산화막 (SiO2; 41) 상에 소정의 회로패턴 (42) 이 형성되며, 이 회로패턴 (42) 의 패드부 (42a) 이외의 부분을 피복하도록 보호산화막 (패시베이션막 ; 43) 이 형성되어 있다. 그리고, 이 패드부 (42a) 상의 컨택트 홀 (44) 내에 들어간 도전입자 (31) 를 통하여 배선기판 (1) 의 접속전극 (10a) 과 전기적으로 접속되게 되어 있다.
본 실시의 형태에서는, 상술한 공정에 의해 절연성 접착제층 (2) 에 오목부 (20) 를 형성한 후, 도 1c 에 나타낸 바와 같이 이 오목부 (20) 내에 이방도전성 접착필름 (3) 을 배치하여 가압착한다. 이 이방도전성 접착필름 (3) 은 절연성 접착제 (30) 중에 도전입자 (31) 를 분산시킨 것이다.
본 실시의 형태의 경우에는 오목부 (20) 주위에 제방부 (21) 가 형성되지만, 도 2b 에 나타낸 바와 같이 이 제방부 (21) 의 높이, 즉 오목부 (20) 의 깊이 (H) 는 IC 칩 (4) 의 두께 (IC 칩 (4) 에 범프가 형성되어 있는 경우에는 해당 범프까지의 거리 ; D) 보다 작게, 또 후술할 이방도전성 접착필름 (3) 중의 도전입자 (31) 의 외경보다 커지게 하는 것이 바람직하다.
절연성 접착제층 (2) 의 오목부 (20) 의 깊이 (H) 가 도전입자 (31) 의 외경보다 작으면 열압착시에 도전입자 (31) 가 나가는 것을 충분히 저지할 수 없다는 문제가 있고, 반면 IC 칩 (4) 의 두께보다 크면 절연성 접착제 수지가 IC 칩 (4) 에서 밀려나와 열압착 헤드가 더러워질 우려가 있다는 문제점이 있다.
또, 도 2a, 2b 에 나타낸 바와 같이, 오목부 (20) 의 제방부 (21) 는 그 내벽부 (21a) 가 IC 칩 (4) 의 스크라이브 라인 (45) 보다 안쪽이고 IC 칩 (4) 패드부 (42a) 의 최외경 부위 (420) 보다 바깥쪽에 위치하도록 형성하는 것이 바람직하다.
오목부 (20) 의 제방부 (21) 의 내벽부가 IC 칩 (4) 의 스크라이브 라인 (45) 에 도달하면 해당 스크라이브 라인 (45) 에 도전입자 (31) 가 접촉하여 쇼트를 일으킬 우려가 있고, 오목부 (20) 의 제방부 (21) 의 내벽부 (21a) 가 IC 칩 (4) 의 패드부 (42a) 에 도달하면 패드부 (42a) 에 접촉하는 도전입자 (31) 의 수가 적어지므로 도통신뢰성이 저하한다는 문제점이 있다.
본 발명의 이방도전성 접착필름 (3) 은 도통신뢰성을 확보하는 관점에서 그 두께가 1∼30 ㎛ 인 것을 이용하는 것이 바람직하다.
또, 접속전극 상에서 도전입자를 확보한다는 관점에서, 이방도전성 접착필름 (3) 의 크기 (한 변의 길이) 는 오목부 (20) 의 제방부 (21) 높이 (H) 의 0.5∼2 배 정도인 것이 바람직하다.
한편, 본 발명에서는 절연성 확보의 관점에서, 이방도전성 접착필름 (3) 의 도전입자 (31) 로서 그 표면이 가압착할 때의 가열온도보다 높은 연화점을 갖는 코트수지층 (31a) 에 의해 피복된 것을 이용하는 것이 바람직하다.
바람직한 코트 수지의 연화점은 80∼300 ℃ 이고, 더욱 바람직하게는 8O∼200 ℃ 이다.
이러한 코트 수지로는, 예컨대 에폭시 수지, 아크릴-스티렌 공중합체 수지 등을 들 수 있다.
한편, 도전입자 (31) 의 평균입경은 도통신뢰성을 확보하는 관점에서 1∼10 ㎛ 인 것이 바람직하고, 더욱 바람직하게는 2∼8 ㎛ 이다.
또, 도전입자 (31) 는 절연성 접착제 (30) 중에 1∼15 체적% 분산시키는 것이 바람직하고, 더욱 바람직한 도전입자 (31) 의 배합량은 3∼15 체적% 이다.
도전입자 (31) 의 배합량이 1 체적% 보다 작으면 IC 칩 (4) 의 패드부 (42a) 및 배선기판 (1) 의 접속전극 (10a) 간의 전기적 접속이 확보되지 않아 도통저항이 높아진다는 문제점이 있고, 15 체적% 보다 크면 도전입자 (31) 들이 응집하여 인접하는 전극 간의 절연저항이 낮아진다는 문제점이 있다.
또, 본 발명의 경우, 접속신뢰성 확보의 관점에서는 상술한 절연성 접착제층 (2) 의 체적을 V1, 이방도전성 접착필름 (3) 의 체적을 V2, 배선기판 (1) 의 접착부분 (1a) 의 체적을 V3, IC 칩 (4) 의 패드부 (42a) 컨택트 홀 (44) 의 체적을 V4라 한 경우에,
V1+ V2≥V3+ V4
인 관계를 만족하도록 구성하는 것이 바람직하다.
그리고, 상술한 이방도전성 접착필름 (3) 을 가압착한 후에 도 1d 에 나타낸 바와 같이 IC 칩 (4) 의 위치를 맞추고, 또 도 1e 에 나타낸 바와 같이 이방도전성 접착필름 (3) 의 위쪽으로부터 IC 칩 (4) 을 가열 압착한다.
이로써 이방도전성 접착필름 (3) 및 절연성 접착제층 (2) 이 IC 칩 (4) 에 의해 눌려진다. 또, 이방도전성 접착필름 (3) 의 도전입자 (31) 는 배선기판 (1) 의 접속전극 (10a) 과 IC 칩 (4) 의 패드부 (42a) 사이에 끼워져 가압된다.
그 결과, 도전입자 (31) 의 표면에 있는 코트수지층 (31a) 가 파손되어 도전입자 (31) 의 표면이 배선기판 (1) 의 접속전극과 IC 칩 (4) 의 패드부 (42a) 에 접촉함으로써 IC 칩 (4) 과 배선기판 (1) 이 전기적으로 접속된다.
이 경우, 본 실시의 형태에서는 IC 칩 (4) 의 테두리부를 향해 나가려고 하는 도전입자 (31) 가 절연성 접착제층 (2) 에 형성된 오목부 (20) 의 제방부 (21) 에 의해 막혀 IC 칩 (4) 의 테두리부 방향으로는 거의 유동하지 않는다.
그 결과, IC 칩 (4) 과 배선기판 (1) 사이에서 도전입자 (31) 를 밀집시켜 유지할 수 있기 때문에, 각 전극단자의 간격이 매우 작은 경우에도 복수 개의 도전입자 (31) 를 배선기판 (1) 의 접속전극 (10a) 및 IC 칩 (4) 의 패드부 (42a) 상에 매우 높은 확률로 배치하여 접속전극들을 확실하게 전기적으로 접속할 수 있다.
또, 본 실시의 형태에 의하면, IC 칩 (4) 테두리부의 스크라이브 라인 (45) 부위에 도전입자 (31) 가 도달하지 않기 때문에 스크라이브 라인 (45) 과 배선기판 (1) 사이에서 쇼트가 발생하는 일이 없다.
이처럼, 본 실시의 형태에 의하면 범프 없이 미세 피치의 IC 칩을 확실하게 배선기판 (1) 상에 실장할 수 있고, 게다가 도전입자 (31) 의 양은 적어도 되므로 비용 저감을 달성할 수 있다.
또, 본 발명은 상술한 실시의 형태에 한정되는 일없이 여러 가지로 변경할 수 있다.
예컨대, 절연성 접착제층의 오목부 및 제방부는 여러 가지 형상으로 형성할 수 있으며, 오목부는 열프레스 이외의 방법으로도 형성할 수 있다.
또, 본 발명은, 여러 가지 형상의 범프를 갖는 반도체소자를 실장하는 경우에도 적용할 수 있는 것이다.
실시예
이하, 본 발명에 관한 이방도전성 접착필름의 실시예를 비교예와 함께 상세하게 설명한다.
<실시예 1∼4, 비교예 1∼8>
(오목부 형성용 접착제 필름 및 이방도전성 접착필름의 작성)
먼저, 고형 비스페놀 A 형 에폭시 수지 (유카쉘사 제조 상품명 EP1009), 액상 비스페놀 A 형 에폭시 수지 (유카쉘사 제조 상품명 EP828), 페녹시 수지 (도토 가세이사 제조 상품명 YP50), 이미다졸계 경화제 (아사히치바사 제조 상품명 HX3941HP), SiO2입자 (다쓰모리사 제조 상품명 SOE2) 를 용제 톨루엔에 용해하여 절연성 접착제 수지 (바인더) 용액을 조제한다.
그리고, 이 바인더 용액을 박리용 PET 필름 상에 도포건조하여 표 1 에 나타내는 4 종류의 오목부 형성용 절연성 접착제 필름 (1)∼(4) 을 얻었다.
오목부 형성용 절연성 접착제층의 종류
두께 (㎛) 용융점도 (mP ·S)
접착제 ① 5 1 ×107
② 20 1 ×107
③ 40 1 ×107
④ 20 1 ×105
⑤ 20 1 ×107
한편, 벤조구아나민 입자에 니켈도금을 하고 다시 그 표면에 아크릴/스티렌으로 이루어지는 절연층을 형성한 평균입경이 5 ㎛ 인 도전입자를 상술한 바인더 용액에 가하여 바인더 페이스트로 한다.
상술한 바인더 페이스트를 박리용 PET 필름 상에 코팅하여 건조한 뒤, 표 1 에 나타내는 오목부 형성용 접착제 필름 (5) 을 얻었다.
또, 상술한 바인더 페이스트를 박리용 PET 필름 상에 코팅 및 건조하여 표 2 에 나타내는 이방도전성 접착필름 (1)∼(3) 을 얻었다.
이방도전성 접착필름의 종류
두께 (㎛) 용융점도 (mP·S) 절연 코트
접착제 ① 5 1 ×106 유
② 20 1 ×106 유
③ 20 1 ×108 유
(평가)
상술한 오목부 형성용 절연성 접착제 필름 (1)∼(4) 과 이방도전성 접착필름 (1)∼(3) 을 표 3 에 나타낸 바와 같이 결합하여 도 1a ∼ 1e 및 도 2a, 2b 에 나타낸 방법에 의해 IC 칩을 배선기판에 실장하였다.
실시예 및 비교예의 평가결과
오목부 형성용 접착제 제방부두께(㎛) ACF 용접착제 제방부위치 절연저항 도통신뢰성
비교예 1 ⑤ - - - × ○
비교예 2 - - ② - × ○
비교예 3 ② 0 ② - × ○
비교예 4 ② 5 ② Y × ○
실시예 1 ② 10 ② Y ○ ○
비교예 5 ② 10 ② Z ○ ×
비교예 6 ② 10 ② X × ○
비교예 7 ② 10 ③ Y × ○
비교예 8 ④ 10 ② Y × ○
실시예 2 ① 7 ② Y ○ ○
실시예 3 ③ 20 ② Y ○ ○
실시예 4 ② 10 ① Y ○ ○
비교예 9 ① 7 ① Y ○ ×
평가용 TEG 는, IC 칩으로서, 두께가 400 ㎛ 인 실리콘 웨이퍼 상에 두께가 0.5 ㎛ 인 SiO2막이 형성된 6.3 mm 평방의 기판 상에 두께가 0.1 ㎛ 인 알루미늄 (AL) 전극을 형성하고, 다시 그 위에 두께가 0.8 ㎛ 인 Si3N4로 이루어지는 패시베이션막을 형성한 것을 이용하였다.
이 IC 칩에는 피치가 100 ㎛ 인 패드부가 160 개 형성됨과 동시에, 폭이 50 ㎛ 인 스크라이브 라인이 형성되어 있다. 또, 각 패드부의 외연부와 스크라이브 라인 간의 거리는 150 ㎛ 로 설정되어 있다.
한편, 배선기판으로는 두께가 1.1 mm 인 내열성 유리포 기재 에폭시 수지 구리 부착 적층판 (FR-4) 상에 폭이 18 ㎛, 피치가 150 ㎛ 인 구리 (Cu) 패턴을 형성하고 그 위에 니켈도금을 한 리지드 기판을 이용하였다.
또, 절연성 접착제층 오목부의 제방부를 형성하는 위치는, 도 2b 에 나타낸 바와 같이 IC 칩의 외측 (X), IC 칩과 패드부의 중간 (Y), IC 칩의 패드부 상 (Z) 3 가지로 하였다.
열압착의 조건은 온도 180 ℃, 압력 30 kgf/㎠, 시간 20 초로 하여, 인접하는 단자간의 절연저항치 및 도통저항치를 측정하였다.
이 경우, 도통저항의 판정은 저항치의 상승이 100 mΩ이하인 것을 양호 (○), 저항치의 상승이 10O mΩ보다 큰 것을 불량 (×) 으로 하였다.
또, 절연저항의 판정은 저항치가 1 ×108Ω 이상인 것을 양호 (○), 저항치가 1 ×108Ω 미만인 것을 불량 (×) 으로 하였다.
표 3 에 나타낸 바와 같이, 실시예 1 ∼ 실시예 4 의 것은 도통저항 및 절연저항이 모두 양호하였다.
한편, 비교예 1 ∼ 비교예 8 의 것은 도통저항 또는 절연저항 중 하나가 불량이었다.
특히, 도전입자를 포함하는 오목부 형성용 접착제를 이용한 비교예 1 및 오목부 형성용 접착제를 이용하지 않은 비교예 2 의 것은 IC 칩의 스크라이브 라인에서 쇼트가 발생하였다.
또, 오목부 형성용 접착제의 용융점도가 이방도전성 접착필름의 용융점도보다 작은 비교예 7, 8 의 것은 열압착시에 오목부의 제방부가 이방도전성 접착필름에 의해 흘러가게 되어 절연저항이 좋지 않았다.
또한, 오목부의 제방부 높이와 이방도전성 접착필름의 두께가 비슷한 비교예 9 의 것은 접착제가 충분하지 않아 도통저항이 좋지 않았다.
<실시예 5∼8, 비교예 10∼12>
상기 실시예 및 비교예와 마찬가지인 도전입자를 100 만개/㎣ 포함하며 두께가 25 ㎛ 인 이방도전성 접착필름 (소니케미칼사 제조 상품명 CP8430IQ) 과 3600 nm2사이즈의 범프 (외형 60 ㎛ 평방, 피치 100 ㎛, 높이 20 ㎛) 를 구비한 IC 칩 (외경 6.3 mm 평방, 두께 0.2 mm) 을 이용하여, 도 1a ∼ 1e 및 도 2a, 2b 에 나타내는 방법에 의해 IC 칩을 배선기판에 실장하였다.
또, 오목부 형성용 접착제로는, 상기 이방도전성 접착필름 (접착제 (1)) 과, 상기 이방도전성 접착필름에서 도전입자를 제거하여 평균입경이 0.2 ㎛ 인 SiO2입자를 10 체적% 포함하는 것 (접착제 (2)∼(5)) 을 사용하였다. 그리고, 상기 IC 칩의 표면을 실리콘에 의해 코팅하여 온도 50 ℃, 압력 100 kgf/㎠·범프, 시간 2 초의 조건으로 오목부를 형성하였다. 이 경우, 오목부 제방부의 내벽부는 상기 IC 칩과 패드부의 중간 (Y) 에 위치하게 된다.
한편, 열압착의 조건은 온도 200 ℃, 압력 400 kgf/㎠·범프, 시간 10 초로 하여 범프 상에 존재하는 도전입자의 확률을 평가함과 동시에 도통신뢰성을 평가하였다. 그 결과를 표 4 에 나타낸다.
실시예 및 비교예의 평가결과
오목부 형성용 접착제 SiO2입자(중량 %) 제방부높이(㎛) 압착전 평균입자수(개) 압착후 평균입자수(개) 평균확률(%) 범프상 최소입자 수 (개) 도통신뢰성
비교예 10 ① - - 90 15 16 4 ×
비교예 11 ② 10 3 90 16 17.7 4 ×
실시예 5 ③ 10 5 90 23 25.5 10 ○
실시예 6 ③ 10 7 90 28 31.1 11 ○
실시예 7 ④ 10 10 90 30 33.3 14 ○
실시예 8 ⑤ 10 20 90 35 38.9 14 ○
비교예 12 ⑤ 10 200 90 43 47.7 18 -
또, 도통신뢰성 시험에서는 온도 121 ℃, 압력 2 기압, 상대습도 100% 의 조건하에서 300 시간 에이징하여 인접하는 접속단자 간의 저항치를 측정하였다.
도통신뢰성의 판정은 저항치의 상승이 10O mΩ 이하인 것을 양호 (○), 10O mΩ보다 큰 것을 불량 (×) 으로 하였다.
표 4 에 나타낸 바와 같이, 실시예 5 ∼ 실시예 8 의 것은 도전입자가 범프 상에 존재할 확률이 높고, 도통신뢰성도 양호하였다.
한편, 절연성 접착제층에 오목부를 형성하지 않은 비교예 10 의 것은 도전입자가 범프 상에 존재할 확률이 낮고, 도통신뢰성도 좋지 않았다.
또, 오목부의 제방부의 높이가 도전입자의 외경보다 작은 비교예 11 의 것은 도전입자가 범프 상에 존재할 확률이 낮고, 도통신뢰성도 좋지 않았다.
또한, 오목부의 제방부의 높이가 이방도전성 접착필름의 두께보다 상당히 큰 비교예 12 의 것은 절연성 접착제가 IC 칩에서 밀려나와 열압착 헤드가 더러워졌다.
이상 서술한 바와 같이 본 발명에 의하면, 각 접속전극의 간격이 매우 작은 경우에도 복수 개의 도전입자를 각 접속전극 상에 매우 높은 확률로 배치하여 접속전극들을 확실하게 전기적으로 접속할 수 있다.
또, 본 발명에 의하면, 범프를 갖지 않은 IC 칩을 이용한 경우 스크라이브 라인과 배선기판 사이에서의 쇼트를 방지할 수 있다.
따라서, 본 발명에 의하면 미세 피치의 반도체소자를 확실하게 배선기판 상에 실장할 수 있고, 더구나 도전입자의 양은 적어도 되므로 비용 저감을 달성할 수 있다.

Claims (28)

  1. 배선기판 상에 반도체소자를 실장하는 방법으로서,
    도전입자를 포함하지 않는 필름형상의 절연성 접착제를 상기 배선기판 상에 가압착하여 절연성 접착제층을 형성하는 공정;
    상기 절연성 접착제층에 소정 크기의 오목부를 형성하는 공정;
    상기 절연성 접착제층의 오목부 내에, 절연성 접착제 중에 도전입자를 분산시킨 이방도전성 접착필름을 배치하는 공정; 및
    상기 반도체소자를 상기 절연성 접착제층의 오목부 내에 배치하여 위치 결정해서 가열 압착하는 공정을 구비하는 것을 특징으로 하는 반도체소자의 실장방법.
  2. 제 1 항에 있어서, 상기 절연성 접착제층의 오목부는, 그 내벽부가 상기 반도체소자의 스크라이브 라인보다 내측이고 상기 반도체소자의 접속전극부의 최외경 부위보다 외측에 위치하도록 형성하는 것을 특징으로 하는 반도체소자의 실장방법.
  3. 제 1 항에 있어서, 상기 절연성 접착제층의 오목부는, 그 깊이가 상기 반도체소자의 두께보다 작고 상기 이방도전성 접착필름 중의 도전입자의 외경보다 커지게 하는 것을 특징으로 하는 반도체소자의 실장방법.
  4. 제 2 항에 있어서, 상기 절연성 접착제층의 오목부는, 그 깊이가 상기 반도체소자의 두께보다 작고 상기 이방도전성 접착필름 중의 도전입자의 외경보다 커지게 하는 것을 특징으로 하는 반도체소자의 실장방법.
  5. 제 1 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 상기 이방도전성 접착필름의 용융점도보다 큰 것을 특징으로 하는 반도체소자의 실장방법.
  6. 제 2 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 상기 이방도전성 접착필름의 용융점도보다 큰 것을 특징으로 하는 반도체소자의 실장방법.
  7. 제 3 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 상기 이방도전성 접착필름의 용융점도보다 큰 것을 특징으로 하는 반도체소자의 실장방법.
  8. 제 4 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 상기 이방도전성 접착필름의 용융점도보다 큰 것을 특징으로 하는 반도체소자의 실장방법.
  9. 제 5 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 1 ×106∼ 1 ×1O9mPa·s 인 것을 특징으로 하는 반도체소자의 실장방법.
  10. 제 6 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 1 ×106∼ 1 ×1O9mPa·s 인 것을 특징으로 하는 반도체소자의 실장방법.
  11. 제 7 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 1 ×106∼ 1 ×1O9mPa·s 인 것을 특징으로 하는 반도체소자의 실장방법.
  12. 제 8 항에 있어서, 상기 절연성 접착제층은, 그 용융점도가 1 ×106∼ 1 ×1O9mPa·s 인 것을 특징으로 하는 반도체소자의 실장방법.
  13. 제 5 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  14. 제 6 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  15. 제 7 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  16. 제 8 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  17. 제 9 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  18. 제 10 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  19. 제 11 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  20. 제 12 항에 있어서, 상기 이방도전성 접착필름으로서, 상기 절연성 접착제층을 가압착하는 온도보다 높은 연화점을 갖는 수지에 의해 표면이 피복된 도전입자를 포함하는 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  21. 제 13 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  22. 제 14 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  23. 제 15 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  24. 제 16 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  25. 제 17 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  26. 제 18 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  27. 제 19 항에 있어서, 상기 이방도전성 접착필름으로서, 도전입자의 평균입경이 1∼10 ㎛ 이고 상기 도전입자의 배합량이 1∼15 체적% 인 것을 이용하는 것을 특징으로 하는 반도체소자의 실장방법.
  28. 배선기판 상에 반도체소자를 실장하는 방법으로서,
    도전입자를 포함하지 않는 필름형상의 절연성 접착제를 상기 배선기판 상에 가압착하여 절연성 접착제층을 형성하는 공정;
    상기 절연성 접착제층에 소정 크기의 오목부를 형성하는 공정;
    상기 절연성 접착제층의 오목부 내에, 절연성 접착제 중에 도전입자를 분산시킨 이방도전성 접착필름을 배치하는 공정; 및
    상기 반도체소자를 상기 절연성 접착제층의 오목부 내에 배치하여 위치 결정해서 가열 압착하는 공정을 구비하고,
    상기 절연성 접착제층의 체적을 V1, 상기 이방도전성 접착필름의 체적을 V2, 상기 배선기판 접착부분의 체적을 V3, 범프를 갖지 않은 상기 반도체소자 패드부의 컨택트 홀의 체적을 V4라 한 경우에,
    V1+ V2≥V3+ V4
    인 관계를 만족하는 것을 특징으로 하는 반도체소자의 실장방법.
KR1020000024195A 1999-05-28 2000-05-06 반도체소자의 실장방법 KR100616796B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-149801 1999-05-28
JP14980199A JP3325000B2 (ja) 1999-05-28 1999-05-28 半導体素子の実装方法

Publications (2)

Publication Number Publication Date
KR20010014873A true KR20010014873A (ko) 2001-02-26
KR100616796B1 KR100616796B1 (ko) 2006-08-29

Family

ID=15483022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000024195A KR100616796B1 (ko) 1999-05-28 2000-05-06 반도체소자의 실장방법

Country Status (3)

Country Link
US (1) US6409866B1 (ko)
JP (1) JP3325000B2 (ko)
KR (1) KR100616796B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841450B1 (ko) * 2006-11-09 2008-06-25 오리엔트 세미컨덕터 일렉트로닉스 리미티드 필름 및 이를 이용한 칩 패키징 공정
US8566161B2 (en) 2007-01-09 2013-10-22 Minho Park Method and system for determining a position of information based on an intention of a party concerned

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection
JP3372511B2 (ja) * 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
KR100315158B1 (ko) * 2000-08-02 2001-11-26 윤덕용 비솔더 플립 칩 본딩용 고신뢰성 비전도성 접착제 및 이를이용한 플립 칩 본딩 방법
US6651319B2 (en) * 2001-09-07 2003-11-25 Visteon Global Technologies, Inc. Compliant standoff for low pressure sensing device
US7027200B2 (en) * 2002-03-22 2006-04-11 Reflectivity, Inc Etching method used in fabrications of microstructures
CN1301048C (zh) * 2003-03-03 2007-02-14 精工爱普生株式会社 配线基板的制造方法
JP3921459B2 (ja) * 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
US6939472B2 (en) * 2003-09-17 2005-09-06 Reflectivity, Inc. Etching method in fabrications of microstructures
US7645704B2 (en) * 2003-09-17 2010-01-12 Texas Instruments Incorporated Methods and apparatus of etch process control in fabrications of microstructures
JP4479714B2 (ja) * 2006-11-13 2010-06-09 セイコーエプソン株式会社 配線基板の製造方法
JP2008235556A (ja) * 2007-03-20 2008-10-02 Sumitomo Electric Ind Ltd 配線板モジュール及び該配線板モジュールの製造方法
JP5569676B2 (ja) * 2007-03-28 2014-08-13 日本電気株式会社 電子部品の実装方法
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device
JP5093482B2 (ja) 2007-06-26 2012-12-12 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電材料、接続構造体及びその製造方法
JP5435465B2 (ja) * 2009-10-06 2014-03-05 株式会社ジャパンディスプレイ 実装構造体、電気光学装置およびタッチパネル
JP5658898B2 (ja) * 2010-03-29 2015-01-28 株式会社日立製作所 ウェハ接合半導体装置の製造方法
JP5560972B2 (ja) * 2010-07-06 2014-07-30 デクセリアルズ株式会社 接続構造体及びその製造方法
JP5802400B2 (ja) * 2011-02-14 2015-10-28 日東電工株式会社 封止用樹脂シートおよびそれを用いた半導体装置、並びにその半導体装置の製法
KR101479658B1 (ko) * 2011-11-18 2015-01-06 제일모직 주식회사 가압착 공정성이 개선된 이방성 도전 필름
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
DE102013225109A1 (de) * 2013-12-06 2015-06-11 Robert Bosch Gmbh Verfahren zum Befestigen eines Mikrochips auf einem Substrat
WO2021171671A1 (ja) * 2020-02-27 2021-09-02 株式会社村田製作所 Ｉｃモジュール及びｉｃモジュールの製造方法
KR102570267B1 (ko) * 2021-03-16 2023-08-24 삼성에스디아이 주식회사 배터리 팩

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811081A (en) * 1987-03-23 1989-03-07 Motorola, Inc. Semiconductor die bonding with conductive adhesive
JP3725300B2 (ja) 1997-06-26 2005-12-07 松下電器産業株式会社 Ａｃｆ接合構造
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841450B1 (ko) * 2006-11-09 2008-06-25 오리엔트 세미컨덕터 일렉트로닉스 리미티드 필름 및 이를 이용한 칩 패키징 공정
US8566161B2 (en) 2007-01-09 2013-10-22 Minho Park Method and system for determining a position of information based on an intention of a party concerned

Also Published As

Publication number Publication date
JP3325000B2 (ja) 2002-09-17
JP2000340614A (ja) 2000-12-08
US6409866B1 (en) 2002-06-25
KR100616796B1 (ko) 2006-08-29

Similar Documents

Publication Publication Date Title
KR100616796B1 (ko) 반도체소자의 실장방법
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US7879445B2 (en) Adhesive for bonding circuit members, circuit board and process for its production
US6118080A (en) Z-axis electrical contact for microelectronic devices
US5804882A (en) Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US6365840B1 (en) Electrical connecting device and electrical connecting method
TWI284844B (en) Noncontact ID card or the like and method of manufacturing the same
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR20010023027A (ko) 범프 전극 형성 방법 및 반도체 장치 제조 방법
US20020098319A1 (en) Connection material
US20070063344A1 (en) Chip package structure and bumping process
KR100735211B1 (ko) 접속 신뢰성이 우수한 도전 입자를 구비한 이방성 도전필름
KR100251674B1 (ko) 서로 마주보는 전극들을 상호접속하기 위한 접속시트, 및이 접속시트를 사용하는 전극접속구조 및 접속방법
CN108305864B (zh) 端子
JPH087957A (ja) 回路基板の接続方法、並びに接続構造体、及びそれに用いる接着フィルム
US9673063B2 (en) Terminations
CN105379431A (zh) 电子部件以及电子部件的制造方法
TW201828396A (zh) 新型端子
EP1454973A1 (en) Adhesive for bonding circuit members, circuit board and process for its production
JP2003174059A (ja) 半導体装置及びその製造方法
JPH07131153A (ja) 基板の接続方法及び導電用接合剤

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee