JP4479714B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4479714B2
JP4479714B2 JP2006306257A JP2006306257A JP4479714B2 JP 4479714 B2 JP4479714 B2 JP 4479714B2 JP 2006306257 A JP2006306257 A JP 2006306257A JP 2006306257 A JP2006306257 A JP 2006306257A JP 4479714 B2 JP4479714 B2 JP 4479714B2
Authority
JP
Japan
Prior art keywords
insulating film
chip
wiring
wiring board
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006306257A
Other languages
English (en)
Other versions
JP2008124234A (ja
Inventor
剛 新舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006306257A priority Critical patent/JP4479714B2/ja
Priority to US11/937,332 priority patent/US20080172868A1/en
Publication of JP2008124234A publication Critical patent/JP2008124234A/ja
Application granted granted Critical
Publication of JP4479714B2 publication Critical patent/JP4479714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、配線基板の製造方法及び多層配線基板の製造方法に関する。
近年、回路基板（配線基板）上に実装される電子部品の小型化が進んでおり、配線基板の細密化が望まれている。このように、細密な配線構造を形成する方法として、液滴吐出法を用いて導電性パターンを絶縁膜中に埋め込む技術が提案されている（例えば、特許文献１参照）。ここでは、基板上に導電性パターンを形成し、これの周囲に液滴吐出法を用いて絶縁材料を塗布することで、絶縁膜中に導電性パターンを埋め込む。そして、この上面に導電性パターンと接続する他の導電性パターンを形成し、導電性パターンを多層化することで、配線基板の細密化を図っている。
一方、例えば携帯電話機などの電子機器においても、小型化が進行していることから、回路基板上における電子部品の実装スペースが制限されるため、電子部品をより高密度で実装する方法の提供が望まれている。ここで、上述と同様の手法により電子部品を高密度で実装することが考えられる。すなわち、まず基板上にチップ部品を配置し、これの周囲に絶縁材料を塗布することで絶縁膜中にチップ部品を埋め込む。そして、このチップ部品と接続する配線を形成することで、チップ部品が高密度で実装された配線基板を形成する。
特開２００５−３２７９８５号公報
しかしながら、上記従来の配線基板の製造方法においても、以下の課題が残されている。すなわち、一般に半導体を基体として構成されたＩＣチップは、絶縁膜を形成する絶縁材料に対して撥液性を有している。このため、ＩＣチップの周囲に絶縁材料を塗布したときに、絶縁材料がＩＣチップの側面にヌレ広がらず、ＩＣチップと絶縁膜との間に間隙が発生することがある。これにより、ＩＣチップ上に形成された配線に断線が発生することがある。
本発明は、上記従来の問題に鑑みてなされたもので、ＩＣチップの周囲に間隙を発生させることなく絶縁膜を形成することが可能な配線基板の製造方法及び多層配線基板の製造方法を提供することを目的とする。
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかる配線基板の製造方法は、基板上に配置された電子部品と、該電子部品の周囲に絶縁材料の塗布により形成された絶縁膜とを有する配線基板の製造方法であって、複数の前記電子部品が形成された電子部品形成基板を支持部材に固定して切断し、個々の前記電子部品に切り分ける切断工程と、前記支持部材に固定された状態で、前記複数の電子部品の表面に親液処理を施す親液処理工程と、個片化された前記電子部品を前記支持部材から離間させて前記基板上に配置し、該電子部品の周囲に前記絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とする。
この発明では、電子部品の周囲に絶縁材料に対する親液処理を施すことで、電子部品の周囲に間隙を発生させることなく絶縁膜を形成することができる。
すなわち、電子部品形成基板を切断して個々の電子部品に切り分けた状態で電子部品の表面に親液処理を施すことで、電子部品の周面が絶縁材料に対して親液化する。そして、切り分けられた電子部品を基板上に配置した後に絶縁材料を塗布すると、絶縁材料が電子部品の周面にヌレ広がる。これにより、電子部品の周囲に絶縁膜を隙間なく形成することができる。したがって、電子部品上に形成される配線パターンの断線の発生を抑制できる。
ここで、電子部品形成基板を支持部材に固定した状態で親液処理を施すので、電子部品のうち支持部材と接触する面には、親液処理が施されないこととなる。これにより、支持部材と接触する面を能動面としたときに、この能動面に親液処理が施されることを防止し、電子部品の電気特性が変化することを回避できる。
また、切り分けられた複数の電子部品を互いに支持部材によりつながった状態で親液処理を施しており、複数の電子部品に対して一括した親液処理を施すことができるので、製造工程の高効率化が図れる。
また、本発明にかかる配線基板の製造方法は、前記絶縁膜形成工程で、前記絶縁材料を液滴吐出法により塗布することが好ましい。
この発明では、液滴吐出法により絶縁材料を選択的に塗布することができる。これにより、絶縁材料の無駄を抑制でき、低コスト化が図れる。
また、本発明にかかる配線基板の製造方法は、前記絶縁膜及び前記電子部品上に、該電子部品と接続する配線部を形成する配線形成工程を備えることとしてもよい。
この発明では、絶縁膜が電子部品の周囲に間隙なく形成されているので、断線を発生させることなく配線部を形成できる。
また、本発明にかかる配線基板の製造方法は、前記絶縁膜の膜厚が、前記電子部品の膜厚と同等であることが好ましい。
この発明では、絶縁膜と電子部品とでそれぞれ厚さをそろえることにより、電子部品及び絶縁膜上に形成される配線パターンに対して、電子部品と絶縁膜との境界において断線が発生することを抑制できる。
また、本発明にかかる多層配線基板の製造方法は、上記記載の配線基板の製造工程を有し、配線基板を積層することを特徴とする。
この発明では、上述と同様に、電子部品の周囲に絶縁材料に対する親液処理を施すことで、電子部品の周囲に間隙を発生させることなく絶縁膜を形成することができる。
以下、本発明における配線基板の製造方法を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図１は配線基板を示す断面図、図２及び図３は配線基板の製造工程を示す工程図、図４は切断工程を示す説明図、図５は親液処理工程を示す説明図である。
〔配線基板〕
本実施形態における配線基板１は、例えば後述する携帯電話機（電子機器）１００に用いられる多層配線基板を構成する回路基板である。
この配線基板１は、基板１１と、基板１１の表面に積層された絶縁膜１２とを備えている。また、配線基板１は、基板１１上に配置されたＩＣチップ（電子部品）１３と、ＩＣチップ１３及び絶縁膜１２上に形成された配線部１４ａ、１４ｂとを備えている。
基板１１は、例えばシリコンなどで構成された基板本体１５を基体としており、基板本体１５上に絶縁膜１６が形成されている。ここで、基板本体１５は、シリコンに限らず、ガラスや石英ガラス、金属板など他の材料で構成されてもよい。
絶縁膜１６は、例えばＳｉＯ２やＳｉＮ、Ｓｉ３Ｎ４などの絶縁性の無機材料や、ポリイミド系樹脂やエポキシ系樹脂、ポリエステル系樹脂、フェノール系樹脂、フッ素系樹脂、紫外線硬化樹脂などの絶縁性の有機材料で構成されている。なお、基板１１は、基板本体１５上に下地層である絶縁膜１６が形成されているが、半導体膜や金属膜、有機膜などで構成された下地層を形成してもよく、下地層を設けなくてもよい。
絶縁膜１６は、絶縁膜１２と同様の材料で構成されており、ＩＣチップ１３の周囲を覆っている。また、絶縁膜１６は、その膜厚がＩＣチップ１３の厚さと同等となっている。
ＩＣチップ１３は、半導体を基体として構成されており、後述する半導体ウエハ（電子部品形成基板）２１から切り出すことで形成されている。また、ＩＣチップ１３の上面を除く他の表面には、絶縁膜１２を構成する絶縁材料に対して親液性を有するように親液処理が施されている。そして、ＩＣチップ１３の周囲には、絶縁膜１２が間隙なく形成されている。
また、ＩＣチップ１３は、その上面に端子部１３ａが複数形成されている。そして、ＩＣチップ１３は、複数の端子部１３ａのうちの１つが絶縁膜１２上に形成された配線部１４ａと導通しており、他の１つが配線部１４ｂと導通している。
配線部１４ａ、１４ｂは、例えば銀などの導電性の金属材料で構成されており、それぞれＩＣチップ１３の上面と絶縁膜１２の上面とにわたって形成されている。
〔配線基板の製造方法〕
次に、上述した構成の配線基板１の製造方法について、図２から図５を参照しながら説明する。
まず、図２（ａ）に示すように、基板本体１５の表面に紫外線を照射し、基板本体１５の洗浄を行うと共に、絶縁膜１６を構成する後述する絶縁材料液（絶縁材料）１７に対する親液処理を行う。そして、液滴吐出法を用いて、基板本体１５の上面に絶縁材料液１７の液滴を滴下する。滴下された絶縁材料液１７は、基板本体１５の上面にヌレ広がる。その後、塗布した絶縁材料液１７を硬化させる。これにより、図２（ｂ）に示すように、基板本体１５の上面を被覆する絶縁膜１６を形成する。このようにして、基板１１が形成される。
ここで、絶縁材料液１７としては、乾燥後に絶縁膜１６を構成するＳｉＯ２やＳｉＮ、Ｓｉ３Ｎ４などの絶縁性の無機材料や、ポリイミド系樹脂やエポキシ系樹脂、ポリエステル系樹脂、フェノール系樹脂、フッ素系樹脂、紫外線硬化樹脂などの絶縁性の有機材料を含む液状材料が用いられる。
この絶縁材料液１７の表面張力は、例えば０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対するヌレ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。このとき、絶縁材料液１７には、表面張力を調整するため、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板へのヌレ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトンなどの有機化合物を含んでもよい。
また、絶縁材料液１７の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。これは、液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合はノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となるためである。
ここで、液滴吐出法の吐出技術としては、帯電制御方式や加圧振動方式、電気機械変換方式、電気熱変換方式、静電吸引方式などが挙げられる。帯電制御方式は、材料に帯電電極で電化を付与し、偏向電極で材料の飛翔方向を制御してノズルから吐出させるものである。また、加圧振動方式は、材料に例えば３０ｋｇ／ｃｍ２程度の超高圧を印加してノズル先端側に材料を吐出させるものであり、制御電圧をかけない場合には材料が直進してノズルから吐出され、制御電圧をかけると材料間に静電的な反発が起こり、材料が飛散するのでノズルから吐出されない。そして、電気機械変換方式は、ピエゾ素子（圧電素子）がパルス的な電気信号を受けて変形する性質を利用したもので、ピエゾ素子が変形することによって材料を貯留した空間に可撓物質を介して圧力を与え、この空間から材料を押し出してノズルから吐出させるものである。さらに、電気熱変換方式は、材料を貯留した空間内に設けたヒータにより、材料を急激に気化させてバブル（泡）を発生させ、バブルの圧力によって空間内の材料を吐出させるものである。また、静電吸引方式は、材料を貯留した空間内に微小圧力を加え、ノズルに材料のメニスカスを形成し、この状態で静電引力を加えてから材料を引き出す方式である。この他、電界による流体の粘性変化を利用する方式や、放電火花で飛ばす方式など、さまざまな技術を適用することができる。この液滴吐出法は、材料の使用に無駄が少なく、しかも所望の位置に所望の量の材料を的確に配置できるという利点を有する。なお、液滴吐出法によって吐出される絶縁材料液１７の一滴の量は、例えば１ｎｇ以上３００ｎｇ以下となっている。
続いて、半導体ウエハ２１をＩＣチップ１３ごとに切断する切断工程を行う。ここでは、図４に示すように複数のＩＣチップ１３が形成された半導体ウエハ２１をダイシングテープ（支持部材）２２上に固定する。そして、ダイシング装置２３によりＩＣチップ１３ごとに切り分ける。これにより、複数のＩＣチップ１３がダイシングテープ２２によりつながった状態で個片化される。
次に、ＩＣチップ１３に親液処理を施す親液処理工程を行う。ここでは、図５に示すように、ダイシングテープ２２上に各ＩＣチップ１３で構成される半導体ウエハ２１を固定した状態で、ＩＣチップ１３のうちダイシングテープ２２と非接触である面に、絶縁材料に対して親液化させる親液処理を施す。親液処理としては、ＩＣチップ１３の表面に親液剤を塗布することや、大気圧プラズマを照射すること、エキシマ紫外線を照射することなど種々の方法により行われる。これにより、ＩＣチップ１３のうちダイシングテープ２２と接触している面を除く他の面に親液処理が施される。したがって、ＩＣチップ１３の能動面をダイシングテープ２２と接触する面とすることで、能動面が親液処理から保護されてＩＣチップ１３の電気特性の変化が抑制される。
次に、ＩＣチップ１３の周囲に絶縁膜１２を形成する絶縁膜形成工程を行う。ここでは、図２（ｃ）に示すように、個片化されて親液処理が施されたＩＣチップ１３を、例えば接着テープなどで基板１１上に固定する。そして、図３（ａ）に示すように、上記液滴吐出装置を用いて、絶縁膜１６上のうちＩＣチップ１３の周囲に絶縁材料液１７を滴下する。ここで、絶縁材料液１７の滴下量は、絶縁膜１２の膜厚がＩＣチップ１３の厚さと同等となる程度となっている。このとき、ＩＣチップ１３の周囲には、絶縁材料液１７に対する親液処理が施されているので、絶縁材料液１７が絶縁膜１２の上面にヌレ広がる。そして、塗布した絶縁材料液１７を硬化させる。これにより、図３（ｂ）に示すように、ＩＣチップ１３の周囲を間隙なく被覆する絶縁膜１２を形成する。
ここで、絶縁材料液１７としては、絶縁材料液１７と同様に、乾燥後に絶縁膜１２を構成するＳｉＯ２やＳｉＮ、Ｓｉ３Ｎ４などの絶縁性の無機材料や、ポリイミド系樹脂やエポキシ系樹脂、ポリエステル系樹脂、フェノール系樹脂、フッ素系樹脂、紫外線硬化樹脂などの絶縁性の有機材料を含む液状材料が用いられる。また、絶縁材料液１７には、表面張力を調整するため、上述した表面張力調節剤を微量添加してもよい。
続いて、絶縁膜１２及びＩＣチップ１３の上面に配線部１４ａ、１４ｂを形成する配線形成工程を行う。ここでは、図３（ｃ）に示すように、上記液滴吐出装置を用いて、絶縁膜１２及びＩＣチップ１３の上面のうち配線部１４ａ、１４ｂを形成する領域に配線形成材料液１８を滴下する。滴下された配線形成材料液１８は、絶縁膜１２及びＩＣチップ１３の上面にヌレ広がる。そして、塗布した配線形成材料液１８を硬化させることで、図１に示すように、配線部１４ａ、１４ｂを形成する。以上のようにして、配線基板１を形成する。
ここで、配線形成材料液１８としては、平均粒径が１０ｎｍ程度の銀微粒子を分散媒中に分散させた液状材料が用いられる。このとき、銀微粒子の表面には、分散媒中における分散性を向上させるために有機物などをコーティングして使用してもよい。また、銀微粒子の粒径は、１ｎｍ以上１００ｎｍ以下であることが望ましい。これは、１００ｎｍよりも大きいと、ノズルに目詰まりが生じる場合がある。また、１ｎｍより小さいと、ＩＴＯの微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
また、分散媒としては、銀微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水のほかに、メタノールやエタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物が挙げられる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物が挙げられる。
そして、配線形成材料液１８には、表面張力を調整するため、上述した表面張力調節剤を微量添加してもよい。
また、配線形成材料液１８には、銀微粒子が互いに接触して凝集を起こすことを防ぐために、分散安定剤が添加される。分散安定剤としては、例えば、アルキルアミンなどのアミン化合物が用いられる。この分散安定剤は、金属微粒子表面から離脱した後、最終的には、分散媒と共に、蒸散することが可能であることが必要であり、少なくとも、沸点が３００℃を超えない範囲、通常、２５０℃以下の範囲となるものが好ましい。例えば、アルキルアミンとして、そのアルキル基は、Ｃ８〜Ｃ１８の範囲に選択され、アルキル鎖の末端にアミノ基を有するものが用いられる。例えば、前記Ｃ８〜Ｃ１８の範囲のアルキルアミンは、熱的な安定性もあり、また、室温付近での蒸気圧もさほど高くなく、室温などで保管する際、含有率を所望の範囲に維持、制御することが容易であるなど、ハンドリング性の面から好適に用いられる。
〔多層配線基板〕
次に、以上のような構成の配線基板を備える多層配線基板の製造方法を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。ここで、図６は、配線基板を示す断面図である。
この多層配線基板５０は、図６に示すように、基板本体１５と、基板本体１５の表面に順次積層された絶縁膜５１〜５４とを備えている。また、多層配線基板５０は、基板本体１５上に配置されたチップ抵抗６１及びチップコンデンサ６２と、絶縁膜５２上に配置されたＩＣチップ１３と、絶縁膜５４上に配置されたチップアンテナ６３及びチップ部品６４とを備えている。さらに、多層配線基板５０は、絶縁膜５１上に形成された配線部６５ａ〜６５ｃと、絶縁膜５２上に形成された配線部６６と、絶縁膜５３上に形成された配線部１４ａ、１４ｂと、絶縁膜５４上に形成された配線部６７ａ〜６７ｄとを備えている。
絶縁膜５１〜５４は、例えばＳｉＯ２やＳｉＮ、Ｓｉ３Ｎ４などの絶縁性の無機材料や、ポリイミド系樹脂やエポキシ系樹脂、ポリエステル系樹脂、フェノール系樹脂、フッ素系樹脂、紫外線硬化樹脂などの絶縁性の有機材料で構成されている。
絶縁膜５１は、その膜厚がチップ抵抗６１やチップコンデンサ６２の厚さと同等となっている。また、絶縁膜５２は、絶縁膜５１上に形成された配線部６５ａ〜６５ｃを被覆するように形成されている。そして、絶縁膜５３は、その膜厚がＩＣチップ１３の厚さと同等となっており、絶縁膜５２上に形成された配線部６６を被覆するように形成されている。また、絶縁膜５４は、絶縁膜５３上に形成された配線部１４ａ、１４ｂを被覆するように形成されている。
この多層配線基板５０では、基板本体１５、絶縁膜５１、５２によって基板１１が構成されている。そして、これら基板１１、絶縁膜５３、ＩＣチップ１３及び配線部１４ａ、１４ｂにより、配線基板１が構成されている。
チップ抵抗６１、チップコンデンサ６２は、その両端に電極部６１ａ、６２ａがそれぞれ形成されている。そして、チップ抵抗６１及びチップコンデンサ６２は、その周面が絶縁膜５１によって覆われている。
チップアンテナ６３は、その下面に導電部（図示略）が形成されており、配線部６７ａ、６７ｂに接続されている。
チップ部品６４は、その下面に導電部（図示略）が形成されており、配線部６７ｃ、６７ｄに接続されている。
配線部６５ａ〜６５ｃ、６６、６７ｃ〜６７ｄは、配線部１４ａ、１４ｂと同様に、例えば銀などの導電性の金属材料で構成されている。
配線部６５ａは、チップ抵抗６１の一方の電極部６１ａの上面と絶縁膜５１の上面とにわたって形成されており、チップ抵抗６１の一方の電極部６１ａと導通している。また、配線部６５ｂは、チップ抵抗６１の他方の電極部６１ａの上面と絶縁膜５１の上面とチップコンデンサ６２の一方の電極部６２ａの上面とにわたって形成されており、チップ抵抗６１の他方の電極部６１ａ及びチップコンデンサ６２の一方の電極部６２ａと導通している。そして、配線部６１ｃは、チップコンデンサ６２の他方の電極部６２ａの上面と絶縁膜５１の上面とにわたって形成されており、チップコンデンサ６２の他方の電極部６２ａと導通している。
配線部６６は、絶縁膜５２上に形成されており、絶縁膜５３を貫通するコンタクトホールＨ１を介して絶縁膜５３上に形成された配線部１４ａと導通している。
配線部６７ａは、チップアンテナ６３と導通している。また、配線部６７ｂは、チップアンテナ６３と導通すると共に、絶縁膜５４を貫通するコンタクトホールＨ３を介して絶縁膜５３上に形成された配線部１４ａと導通している。そして、配線部６７ｃはチップ部品６４と導通している。さらに、配線部６７ｄは、チップ部品６４と導通すると共に、絶縁膜５４を貫通するコンタクトホールＨ４を介して絶縁膜５３上に形成された配線部１４ｂと導通している。
この多層配線基板５０は、配線部６５ａ〜６５ｃ、６６、１４ａ、１４ｂ、６７ｃ〜６７ｄが絶縁膜５１〜５４を介して積層されていることから、多層配線構造が形成されている。
〔多層配線基板の製造方法〕
次に、多層配線基板５０の製造方法について、図７から図９を参照しながら説明する。ここで、図７から図９は、多層配線基板５０の製造工程を示す工程図である。
まず、図７（ａ）に示すように、基板本体１５上に、チップ抵抗６１及びチップコンデンサ６２を例えば接着テープなどで固定する。
そして、図７（ｂ）に示すように、チップ抵抗６１及びチップコンデンサ６２の周囲に絶縁膜５１を形成する。ここでは、上述した絶縁膜１２と同様の手法により、チップ抵抗６１やチップコンデンサ６２と同じ高さとなるように、液滴吐出法を用いて絶縁材料液１７を塗布し、これを硬化させる。このようにして、チップ抵抗６１及びチップコンデンサ６２の周囲を被覆する絶縁膜５１を形成する。
次に、図７（ｃ）に示すように、絶縁膜５１とチップ抵抗６１及びチップコンデンサ６２の上面に配線部６５ａ〜６５ｃを形成する。ここでは、上述した配線部１４ａ、１４ｂと同様の手法により、液滴吐出法を用いて配線形成材料液１８を塗布し、これを硬化させる。これにより、絶縁膜５１とチップ抵抗６１及びチップコンデンサ６２の上面に配線部６５ａ〜６５ｃを形成する。
続いて、図８（ａ）に示すように、配線部６５ａ〜６５ｃを被覆する絶縁膜５２を形成する。ここでは、上述と同様の手法により、液滴吐出法を用いて絶縁材料液１７を塗布し、これを硬化させる。これにより、配線部６５ａ〜６５ｃを被覆する絶縁膜５２を形成する。
次に、図８（ｂ）に示すように、上述と同様に絶縁膜５２上にＩＣチップ１３を配置すると共に、配線部６６を形成する。そして、ＩＣチップ１３の周囲及び配線部６６を被覆する絶縁膜５３を形成する。その後、図８（ｃ）に示すように、絶縁膜１２及びＩＣチップ１３の上面に配線部１４ａ、１４ｂを形成する。このとき、配線部１４ａ及び配線部６６を導通させ、配線部１４ｂ及び配線部６１ｃを導通させるため、絶縁膜５３を貫通するコンタクトホールＨ１及び絶縁膜５２、５３を貫通するコンタクトホールＨ２を形成してから配線部１４ａ、１４ｂの形成を行う。
次に、図９（ａ）に示すように、配線部１４ａ、１４ｂを被覆する絶縁膜５４を形成する。ここでは、上述と同様の手法により、液滴吐出法を用いて絶縁材料液１７を塗布し、これを硬化させる。これにより、配線部１４ａ、１４ｂを被覆する絶縁膜５４を形成する。
続いて、図９（ｂ）に示すように、絶縁膜５４の上面に配線部６７ａ〜６７ｄを形成する。ここでは、上述と同様の手法により、液滴吐出法を用いて配線形成材料液１８を塗布し、これを硬化させる。これにより、絶縁膜５４の上面に配線部６７ａ〜６７ｄを形成する。
その後、チップアンテナ６３及びチップ部品６４を配置する。以上のようにして、図６に示す多層配線基板５０を形成する。
〔電子機器〕
以上のような構成の多層配線基板５０は、例えば図１０に示すような携帯電話機１００に内蔵される。この携帯電話機１００は、表示部１０１、複数の操作ボタン１０２、受話口１０３、送話口１０４及び上記表示部１０１を有する本体部１０５を備えている。
以上のように、本実施形態における配線基板１の製造方法及び多層配線基板５０の製造方法によれば、ＩＣチップ１３の周囲に親液処理を施すことで、ＩＣチップ１３の周囲に絶縁膜１２や絶縁膜５３を間隙なく形成できる。したがって、ＩＣチップ１３上に形成される配線部１４ａ、１４ｂの絶縁膜１２や絶縁膜５３との境界における断線の発生を抑制できる。
ここで、複数のＩＣチップ１３に個片化された半導体ウエハ２１をダイシングテープ２２上に固定した状態で親液処理を施すので、複数のＩＣチップ１３に対して一括して親液処理を施すことができ、製造工程の簡略化が図れる。また、ＩＣチップ１３の能動面をダイシングテープ２２と接触させることにより、能動面を親液処理から保護してＩＣチップ１３の電気特性を維持できる。そして、親液処理が施されたＩＣチップ１３を絶縁膜１６や絶縁膜５２上に配置するので、絶縁膜１６や絶縁膜５２の表面に親液処理が施されて変質することを防止できる。
また、絶縁膜１６や絶縁膜５２の膜厚をＩＣチップ１３の厚さと同等にすることで、より確実に配線部１４ａ、１４ｂの断線の発生を抑制できる。そして、液滴吐出法を用いて絶縁膜１６や絶縁膜５２を形成するので、絶縁材料液１７の無駄を抑制できる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、電子部品をＩＣチップとしているが、半導体ウエハのように切断することで個々の電子部品が形成されるものであれば、他の電子部品であってもよい。
また、ＩＣチップが複数形成された半導体ウエハをダイシングテープで固定しているが、切断工程及び親液処理工程に対する耐性を有していれば、他の支持部材であってもよい。
そして、ＩＣチップ上にＩＣチップと導通する配線部を形成しているが、配線部を形成しなくてもよい。
さらに、ＩＣチップの周囲を被覆する絶縁膜の膜厚をＩＣチップとそろえているが、ＩＣチップに接続される配線部の断線を抑制できれば、膜厚をそろえなくてもよい。
また、絶縁膜上にＩＣチップを配置しているが、絶縁膜に限らず、上述した下地層上にＩＣチップを配置しても、下地層のない基板本体上にＩＣチップを配置してもよい。
そして、液滴吐出法を用いて絶縁材料液を塗布することにより絶縁膜を形成しているが、液滴吐出法に限らず、スピンコート法など他の湿式法を用いて絶縁材料液の塗布を行ってもよい。
さらに、多層配線基板を備える電子機器としては、携帯電話機に限らず、他の電子機器であってもよい。
一実施形態における配線基板を示す断面図である。 配線基板の製造工程を示す工程図である。 同じく、配線基板の製造工程を示す工程図である。 切断工程を示す説明図である。 親液処理工程を示す説明図である。 配線基板を備える多層配線基板を示す断面図である。 多層配線基板の製造工程を示す工程図である。 同じく、多層配線基板の製造工程を示す工程図である。 同じく、多層配線基板の製造工程を示す工程図である。 多層配線基板を備える携帯電話機を示す外観図である。
符号の説明
１ 配線基板、１１ 基板、１２，５３ 絶縁膜、１３ ＩＣチップ（電子部品）、１４ａ，１４ｂ 配線部、１７ 絶縁材料液（絶縁材料）、２１ 半導体ウエハ（電子部品形成基板）、２２ ダイシングテープ（支持部材）、５０ 多層配線基板

Claims (4)

  1. 基板上に配置された電子部品と、該電子部品の周囲に絶縁材料の塗布により形成された絶縁膜とを有する配線基板の製造方法であって、
    複数の前記電子部品が形成された電子部品形成基板を支持部材に固定して切断し、個々の前記電子部品に切り分ける切断工程と、
    前記支持部材に固定された状態で、前記複数の電子部品の前記支持部材と非接触である面に、前記絶縁材料に対して親液化させる親液処理を施す親液処理工程と、
    個片化された前記電子部品を前記支持部材から離間させて前記基板上に配置し、該電子部品の周囲に前記絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とする配線基板の製造方法。
  2. 前記絶縁膜形成工程で、絶縁材料を液滴吐出法により塗布することを特徴とする請求項１に記載の配線基板の製造方法。
  3. 前記絶縁膜及び前記電子部品上に、該電子部品と接続する配線部を形成する配線形成工程を備えることを特徴とする請求項１または２に記載の配線基板の製造方法。
  4. 前記絶縁膜の膜厚が、前記電子部品の膜厚と同等であることを特徴とする請求項１から３のいずれか１項に記載の配線基板の製造方法。
JP2006306257A 2006-11-13 2006-11-13 配線基板の製造方法 Expired - Fee Related JP4479714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006306257A JP4479714B2 (ja) 2006-11-13 2006-11-13 配線基板の製造方法
US11/937,332 US20080172868A1 (en) 2006-11-13 2007-11-08 Method for manufacturing wiring board and method for manufacturing multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006306257A JP4479714B2 (ja) 2006-11-13 2006-11-13 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008124234A JP2008124234A (ja) 2008-05-29
JP4479714B2 true JP4479714B2 (ja) 2010-06-09

Family

ID=39508666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006306257A Expired - Fee Related JP4479714B2 (ja) 2006-11-13 2006-11-13 配線基板の製造方法

Country Status (2)

Country Link
US (1) US20080172868A1 (ja)
JP (1) JP4479714B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112517346B (zh) * 2020-11-11 2023-04-25 昆山丘钛光电科技有限公司 整板芯片加工方法及芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228110A1 (en) * 1993-11-16 2007-10-04 Formfactor, Inc. Method Of Wirebonding That Utilizes A Gas Flow Within A Capillary From Which A Wire Is Played Out
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
US7302751B2 (en) * 2004-04-30 2007-12-04 Hewlett-Packard Development Company, L.P. Method of fabricating a rat's nest RFID antenna
JP2006156943A (ja) * 2004-09-28 2006-06-15 Seiko Epson Corp 配線パターンの形成方法、配線パターンおよび電子機器

Also Published As

Publication number Publication date
JP2008124234A (ja) 2008-05-29
US20080172868A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
US7566584B2 (en) Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
US20060103000A1 (en) Electronic device package and electronic equipment
JP4379386B2 (ja) 多層構造形成方法
JP4742715B2 (ja) 配線パターンの形成方法、及び配線基板の製造方法
JP4479714B2 (ja) 配線基板の製造方法
US8361372B2 (en) Method of forming pattern and method of producing electronic element
KR100733058B1 (ko) 박막 패턴 형성 기판, 디바이스의 제조 방법, 전기 광학장치 및 전자 기기
JP4458075B2 (ja) 層形成方法、アクティブマトリクス基板の製造方法、および多層配線基板の製造方法
US7413978B2 (en) Substrate, electro-optical device, electronic apparatus, method of forming substrate, method of forming electro-optical device, and method of forming electronic apparatus
JP2008021843A (ja) 配線基板の製造方法、多層配線基板の製造方法
JP4051631B2 (ja) エッチング方法、微細構造体の製造方法、導電線の形成方法、薄膜トランジスタの製造方法及び電子機器の製造方法
JP4211842B2 (ja) 電子基板の製造方法及び多層配線基板の製造方法
JP4760621B2 (ja) テープ回路基板の製造方法、及びテープ回路基板
JP2006073561A (ja) 回路基板
JP4888073B2 (ja) 電子基板の製造方法
JP2007180261A (ja) 電子素子とその製造方法、回路基板及び半導体装置並びに電子機器
JP2011044584A (ja) 回路基板の形成方法
JP4888072B2 (ja) 電子基板の製造方法
JP2008016643A (ja) 多層配線基板の製造方法
KR101101569B1 (ko) 잉크젯 헤드용 압전 엑츄에이터의 제조 방법
JP2005327985A (ja) 電極間接続構造、電極間接続方法、及び電子機器
JP2008124294A (ja) 電子基板とその製造方法
JP2007149738A (ja) 電子基板の製造方法、電子基板および電子機器
JP2006080179A (ja) 配線パターン形成方法、ｔｆｔ用ソース電極およびドレイン電極の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees