DE102013225109A1 - Verfahren zum Befestigen eines Mikrochips auf einem Substrat - Google Patents

Verfahren zum Befestigen eines Mikrochips auf einem Substrat Download PDF

Info

Publication number
DE102013225109A1
DE102013225109A1 DE102013225109.2A DE102013225109A DE102013225109A1 DE 102013225109 A1 DE102013225109 A1 DE 102013225109A1 DE 102013225109 A DE102013225109 A DE 102013225109A DE 102013225109 A1 DE102013225109 A1 DE 102013225109A1
Authority
DE
Germany
Prior art keywords
adhesive
thickness
microchip
substrate
glue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013225109.2A
Other languages
English (en)
Inventor
Heiko Scherr
Daniel Haug
Sebastian Mogg
Ralf Reichenbach
Michael Knauss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013225109.2A priority Critical patent/DE102013225109A1/de
Priority to KR1020140172995A priority patent/KR20150066470A/ko
Priority to TW103142081A priority patent/TW201526129A/zh
Priority to CN201410737761.5A priority patent/CN104692320A/zh
Publication of DE102013225109A1 publication Critical patent/DE102013225109A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0054—Packages or encapsulation for reducing stress inside of the package structure between other parts not provided for in B81B7/0048 - B81B7/0051
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0522—Using an adhesive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Micromachines (AREA)
  • Adhesive Tapes (AREA)

Abstract

Die Erfindung geht aus von einem Verfahren zum Befestigen eines Mikrochips (300) auf einem Substrat (10) mit einem ersten Kleber (100). Der Kern der Erfindung besteht darin, dass ein zweiter Kleber (200) auf den ersten Kleber (100) und/oder eine Substratfläche (11) des Substrats (10) aufgetragen wird, bevor der Mikrochip an die Substratfläche (11) gepresst wird.

Description

  • Stand der Technik
  • Die Erfindung geht aus von einem Verfahren zum Befestigen eines Mikrochips auf einem Substrat mit einem ersten Kleber.
  • Stressempfindliche Chips werden im Stand der Technik aufgebaut, indem zuerst Kleber in einem definierten Muster (Punkt, X oder Linien) auf das entsprechende Substrat dispenst wird. Anschließend wird der Chip durch eine Standard Die-Attach Maschine vom Sägetape abgepickt, gegebenenfalls justiert und definiert in den vorher dispensten Kleber gedrückt. Eine anschließende Temperaturbehandlung oder UV-Behandlung härtet den Kleber aus und ermöglicht die Weiterverarbeitung. Das Dispensen des Klebers erfolgt entweder Druck-Zeit kontrolliert oder volumetrisch kontrolliert. Das Absetzen des Chips in den Kleber erfolgt entweder Höhen- oder/und Kraft-kontrolliert. Es sind verschiedene mögliche Kombinationen aus den genannten Optionen bekannt und im Einsatz. Je nach gewählter Methode erhält man eine definierte resultierende Kleberdicke (engl. Bond Line Thickness; BLT) mit einer zugehörigen Prozess-Streuung. In der massenhaften Fertigung passieren jedoch immer wieder Abweichungen vom ideal eingestellten Prozess, die u.U. in einer viel zu geringen BLT resultieren. Stressempfindliche Halbleiterchips können dadurch in Ihrer Funktionalität negativ beeinflusst werden und zu Ausfallteilen führen.
  • Offenbarung der Erfindung
  • Es ist Aufgabe der Erfindung, die minimale BLT unter allen Umständen auch in der Massenfertigung und somit die uneingeschränkte Funktionalität des entsprechenden Bauteils zu gewährleisten.
  • Vorteile der Erfindung
  • Die Erfindung geht aus von einem Verfahren zum Befestigen eines Mikrochips auf einem Substrat mit einem ersten Kleber. Der Kern der Erfindung besteht darin, dass ein zweiter Kleber auf den ersten Kleber und/oder eine Substratfläche des Substrats aufgetragen wird, bevor der Mikrochip an die Substratfläche gepresst wird. Vorteilhaft wird durch das Auftragen zweier Kleber eine minimale Kleberschichtdicke gewährleistet. Vorteilhaft können hierdurch insbesondere stressempfindliche Mikrochips, wie beispielsweise mikromechanische Bauelemente (MEMS), mit hinreichender Stressentkopplung auf dem Substrat befestigt werden.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass nach dem Auftragen des ersten Klebers und vor dem Auftragen des zweiten Klebers der erste Kleber ausgehärtet wird. Vorteilhaft wird hierdurch eine minimale Kleberschichtdicke, bzw. ein minimaler Abstand des Mikrochips zum Substrat definiert, der auch bei Anpressen des Mikrochips an das Substrat mit relativ großen Kräften nicht unterschritten wird.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber gleich dem zweiten Kleber ist. Vorteilhaft muss hierdurch im Herstellungsprozess nur ein Kleber verarbeitet werden.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber ungleich dem zweiten Kleber ist. Vorteilhaft kann durch Teilen der Kleberaufgaben in zwei Teile, nämlich Gewährleisten einer minimalen Kleberschichtdicke und Herstellen einer gleichermaßen festen wie elastischen Klebeverbindung der jeweils bestgeeignete Kleber gewählt werden. Vorteilhaft kann beispielsweise ein schnellhärtender erster Kleber gewählt werden, um die Gesamtzeit zur Durchführung des erfindungsgemäßen Verfahrens möglichst gering zu halten.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber und/oder der zweite Kleber unstrukturiert aufgetragen wird. Ein unstrukturiertes Auftragen des Klebers erfordert keinen besonderen Aufwand beim Auftragen des Klebers auf der Substratseite oder beim lagerichtigen Platzieren des Mikrochips.
  • Eine andere vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber und/oder der zweite Kleber strukturiert, insbesondere in Form einer oder mehrerer Kleberraupen oder auch eines oder mehrerer Klebepunkte, aufgetragen wird. Vorteilhaft kann hierdurch der jeweilige Kleber gezielt an der gewünschten Stelle aufgetragen werden. Vorteilhaft kann insbesondere beim Auftragen von Klebepunkten eine gleichmäßige kontrollierbare Kleberdicke über alle Klebepunkte erzielt werden.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber mit einer ersten Kleberdicke aufgetragen wird und der zweite Kleber mit einer zweiten Kleberdicke aufgetragen wird, wobei die erste Kleberdicke gleich der zweiten Kleberdicke ist.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber mit einer ersten Kleberdicke aufgetragen wird und der zweite Kleber mit einer zweiten Kleberdicke aufgetragen wird, wobei die erste Kleberdicke ungleich der zweiten Kleberdicke ist; insbesondere die erste Kleberdicke kleiner als die zweite Kleberdicke ist. Vorteilhaft kann hierdurch beim Anpressen der Mikrochip in das Bett des Klebers mit der größeren Kleberdicke gepresst werden, bis der Kontakt des Mikrochips mit dem Kleber mit der kleineren Kleberdicke die minimale Kleberschichtdicke gewährleistet. Besonders vorteilhaft ist dabei die erste Kleberdicke kleiner als die zweite Kleberdicke und der erste Kleber bereits ausgehärtet.
  • Eine vorteilhafte Ausgestaltung der Erfindung sieht vor, dass der erste Kleber auf der Substratfläche mit einer ersten Ausdehnung parallel zur Substratfläche aufgetragen wird, wobei die erste Ausdehnung größer ist als eine zweite Ausdehnung des Mikrochips. Vorteilhaft wird hierdurch der Aufwand für das genaue Platzieren des Mikrochips verringert, denn auch bei Abweichungen innerhalb der ersten Ausdehnung kann der Mikrochip auf dem ersten Kleber platziert werden und hat in seiner gesamten zweiten Ausdehnung Kontakt mit dem ersten Kleber. Hierdurch wird ein Verkanten des Mikrochips gegenüber dem Substrat und ein Unterschreiten der minimalen Kleberdicke verhindert.
  • In einer vorteilhaften Ausgestaltung der Erfindung wird die Aufgabe derart gelöst, dass durch das Dispensen und Aushärten zweier Kleberaupen eines ersten Klebers, mit definierter Dicke und Länge eine minimale BLT gewährleistet wird. Danach wird die endgültige Soll-BLT mit ihrer zugehörigen Prozess-Streuung wird durch einen weiteren Dispens-Schritt mit einem zweiten Kleber entsprechend dem SdT eingestellt. Vorteilhaft wird durch die einfache zusätzliche Maßnahme einen zusätzlichen ersten Kleber aufzubringen das Risiko von Feldausfällen bei solchen stressempfindlichen Bauteilen weitestgehend ausgeschlossen.
  • Zeichnung
  • 1A–D zeigt ein erfindungsgemäßes Verfahren zum Befestigen eines Mikrochips auf einem Substrat.
  • Ausführungsbeispiel
  • 1A–D zeigt ein erfindungsgemäßes Verfahren zum Befestigen eines Mikrochips auf einem Substrat.
  • 1A zeigt das Bereitstellen eines Substrats 10 mit einer Substratfläche 11 in einem Verfahrensschritt (A).
  • 1B zeigt das Aufbringen eines ersten Klebers 100 auf die Substratfläche 11 in einem Verfahrensschritt (B). Der erste Kleber 100 wird durch Dispensen strukturiert in Form von sogenannten Kleberraupen aufgebracht. Der erste Kleber 100 weist eine erste Kleberdicke 110 auf.
    Anschließend wird der erste Kleber 100 ausgehärtet (nicht dargestellt).
  • 1C zeigt das Aufbringen eines zweiten Klebers 200 auf die Substratfläche 11 in einem Verfahrensschritt (C). Der zweite Kleber 200 wird ebenfalls durch Dispensen strukturiert in Form von Kleberraupen aufgebracht. Der zweite Kleber 200 weist eine zweite Kleberdicke 210 auf, welche größer ist als die erste Kleberdicke 110.
  • In einer alternativen Ausführung wird der zweite Kleber 200 nicht nur auf die Substratfläche 11 selbst, sondern auch auf den ersten Kleber 100 aufgebracht. Die Kleberraupen des ersten Klebers 100 und des zweiten Klebers 200 überkreuzen sich also in bestimmten Bereichen.
  • 1D zeigt das Anpressen eines Mikrochips 300 an die Substratfläche 11 in einem Verfahrensschritt (D). Der Abstand des Mikrochips 300 zur Substratfläche 11 wird durch die minimale Kleberdicke bestimmt. Die minimale Kleberdicke ist in diesem Ausführungsbeispiel durch die erste Kleberdicke 110 des ersten Klebers 100 bestimmt, der bereits ausgehärtet ist. Der Mikrochip 300 wird daher beim Anpressen in den zweiten Kleber 200 gedrückt oder eingebettet, bis er im wesentlichen auf dem ersten Kleber 100 aufliegt. Selbst im Extremfall, wie rechts in der 1D gezeigt, bei dem durch zu hohen Anpressdruck im Schritt (D) der zweite Kleber 200 fast vollständig unter dem Mikrochip 300 verdrängt wird, ist eine minimale BLT durch die erste Kleberdicke 110 gewährleistet.
  • Bei der beschriebenen Lösung handelt es sich also um einen zusätzlichen Dispens- und Aushärteschritt, der vor dem eigentlichen Dispensen und Die-Attach durchgeführt wird. Dabei wird entsprechend Chipgröße, Chipposition und gewünschter minimaler BLT ein Muster aus einer oder mehreren Kleberaupen des ersten Klebers 100 mit entsprechender Raupen-Dicke und -Länge auf das Substrat 10 dispenst. Die Raupendicke nach Ausheizen bestimmt dann die minimal mögliche BLT. Vorzugsweise beginnen und enden die Kleberaupen nicht innerhalb der Chipgrundfläche (plus Platzierungstoleranzen), um durch die schlecht definierten Enden keinen Tilt zu verursachen. Im Anschluss daran wird wie bisher die gewünschte Klebermenge im entsprechenden Muster dispenst, der Chip hineingedrückt und anschließend ausgehärtet.
  • Bei dem in der 1A–D beschriebenen erfindungsgemäßen Herstellungsverfahren handelt es sich nur um ein mögliches Ausführungsbeispiel. Anzahl und Form der Kleberaupen des ersten Klebers 100 ist variabel je nach Applikation zu optimieren. Ebenso kann der zweite Kleber 200 (Chip-Kleber) auch über die Kleberaupen des ersten Klebers 100 hinwegdispenst werden. Alternativ ist es außerdem möglich, den ersten Kleber 100 oder auch den zweiten Kleber 200 in Form von einem oder mehreren Klebepunkten strukturiert aufzutragen.

Claims (9)

  1. Verfahren zum Befestigen eines Mikrochips auf einem Substrat mit den Verfahrensschritten: (A) Bereitstellen eines Substrats (10) mit einer Substratfläche (11); (B) Auftragen eines ersten Klebers (100) auf die Substratfläche (11); (C) Auftragen eines zweiten Klebers (200) auf den ersten Kleber (100) und/oder die Substratfläche (11); (D) Anpressen eines Mikrochips (300) in Richtung der Substratfläche (11) bis zum Kontakt des Mikrochips (300) mit wenigstens dem ersten Kleber (100) und/oder dem zweiten Kleber (200).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach dem Schritt (B) und vor dem Schritt (C) der erste Kleber (100) ausgehärtet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) gleich dem zweiten Kleber (200) ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) ungleich dem zweiten Kleber (200) ist.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) und/oder der zweite Kleber (200) unstrukturiert aufgetragen wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) und/oder der zweite Kleber (200) strukturiert, insbesondere in Form wenigstens einer Kleberraupe und/oder wenigstens eines Klebepunktes, aufgetragen wird.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) mit einer ersten Kleberdicke (110) aufgetragen wird und der zweite Kleber (200) mit einer zweiten Kleberdicke (210) aufgetragen wird, wobei die erste Kleberdicke (110) gleich der zweiten Kleberdicke (210) ist.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) mit einer ersten Kleberdicke (110) aufgetragen wird und der zweite Kleber (200) mit einer zweiten Kleberdicke (210) aufgetragen wird, wobei die erste Kleberdicke (110) ungleich der zweiten Kleberdicke (210) ist; insbesondere die erste Kleberdicke (110) kleiner als die zweite Kleberdicke (210) ist.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der erste Kleber (100) auf der Substratfläche (11) mit einer ersten Ausdehnung (111) parallel zur Substratfläche (11) aufgetragen wird, wobei die erste Ausdehnung (111) größer ist als eine zweite Ausdehnung (311) des Mikrochips (300).
DE102013225109.2A 2013-12-06 2013-12-06 Verfahren zum Befestigen eines Mikrochips auf einem Substrat Pending DE102013225109A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102013225109.2A DE102013225109A1 (de) 2013-12-06 2013-12-06 Verfahren zum Befestigen eines Mikrochips auf einem Substrat
KR1020140172995A KR20150066470A (ko) 2013-12-06 2014-12-04 기판에 마이크로칩의 고정 방법
TW103142081A TW201526129A (zh) 2013-12-06 2014-12-04 將一微晶片固定在一基材上的方法
CN201410737761.5A CN104692320A (zh) 2013-12-06 2014-12-05 用于在衬底上固定微芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013225109.2A DE102013225109A1 (de) 2013-12-06 2013-12-06 Verfahren zum Befestigen eines Mikrochips auf einem Substrat

Publications (1)

Publication Number Publication Date
DE102013225109A1 true DE102013225109A1 (de) 2015-06-11

Family

ID=53185149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013225109.2A Pending DE102013225109A1 (de) 2013-12-06 2013-12-06 Verfahren zum Befestigen eines Mikrochips auf einem Substrat

Country Status (4)

Country Link
KR (1) KR20150066470A (de)
CN (1) CN104692320A (de)
DE (1) DE102013225109A1 (de)
TW (1) TW201526129A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900014535A1 (it) 2019-08-09 2021-02-09 Modica Vincenzo Renato Di Chip sigillo con substrato ad ancoraggio irreversibile
DE102022128603A1 (de) 2022-10-28 2024-05-08 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer Klebeverbindung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI784661B (zh) * 2021-08-09 2022-11-21 頎邦科技股份有限公司 軟性電路板之佈線結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3663938B2 (ja) * 1997-10-24 2005-06-22 セイコーエプソン株式会社 フリップチップ実装方法
JP2000106264A (ja) * 1998-09-30 2000-04-11 Canon Inc ヒーター、像加熱装置、定着装置及び画像形成装置
CN1155997C (zh) * 1998-12-02 2004-06-30 精工爱普生株式会社 各向异性导电膜、半导体芯片的安装方法和半导体装置
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
US6589625B1 (en) * 2001-08-01 2003-07-08 Iridigm Display Corporation Hermetic seal and method to create the same
US6651319B2 (en) * 2001-09-07 2003-11-25 Visteon Global Technologies, Inc. Compliant standoff for low pressure sensing device
JP2004043814A (ja) * 2002-07-15 2004-02-12 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、半導体チップと該チップ取付部の接着方法、および半導体装置
US9132594B2 (en) * 2008-11-04 2015-09-15 Essilor International (Compagnie Générale d'Optique) Bi-layer adhesive for lens lamination

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900014535A1 (it) 2019-08-09 2021-02-09 Modica Vincenzo Renato Di Chip sigillo con substrato ad ancoraggio irreversibile
DE102022128603A1 (de) 2022-10-28 2024-05-08 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Verfahren zur Herstellung einer Klebeverbindung

Also Published As

Publication number Publication date
TW201526129A (zh) 2015-07-01
KR20150066470A (ko) 2015-06-16
CN104692320A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
DE102010042803B4 (de) Bauteilverbindung
DE102012206869B4 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102014118043B4 (de) Elektronische Steuervorrichtung für ein Kraftfahrzeug unter Verwendung eines Kopplungsgliedes sowie Verfahren zu deren Herstellung
DE102014210862B4 (de) Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen ausgebildet sind, und Verfahren zum Herstellen einer entsprechenden Bondverbindung zwischen zwei Halbleiter-Bauelementen
DE102013225109A1 (de) Verfahren zum Befestigen eines Mikrochips auf einem Substrat
DE102013201926A1 (de) Verfahren zum elektrischen Kontaktieren eines Bauteils und Bauteilverbund
WO2015106851A1 (de) Kunststoffbauteil
WO2015067413A1 (de) Verfahren zur reparatur einer leiterplatte mit zumindest einem defekten bauteil
EP3276652A2 (de) Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
EP3214413B1 (de) Vorrichtung und verfahren zum anbringen einer massverkörperung
WO2000051748A1 (de) Vorrichtung und verfahren zum aufbringen von klebermaterial auf flächige bauteile sowie dessen verwendung
DE10238084A1 (de) Nachgiebige Befestigung mit Abstand für einen Unterdrucksenor
DE102014200126A1 (de) Bauteil mit einem Halbleiterbauelement auf einem Träger
DE102009002839A1 (de) Klebehalter zum Haltern eines Bauteils in einem Flugzeug und Verfahren zum Herstellen eines solchen
EP2873876B1 (de) Fügeverfahren, Herstellungsverfahren, Bauteilanordnung und Fahrzeugsitz
DE102006026799B3 (de) Bondknopf, Bondwerkzeug und Verfahren zur Herstellung eines Halbleiterbauteils
DE102016200408A1 (de) Verfahren zum Herstellen einer Bauteilverbindung
DE102018208881B4 (de) Verfahren und Vorrichtung zur Bestückung eines Trägers mit einem Bauteil
DE102016209875B4 (de) Verfahren zum Verbinden zweier Bauteile sowie Bauteilverbindung
WO2017102213A1 (de) Pipette zum bestücken einer leiterkarte
DE20318462U1 (de) Anordnung elektronischer Halbleiterbauelemente auf einem Trägersystem zur Behandlung der Halbleiterbauelemente mit einem flüssigen Medium
DE3903871C1 (de) Verfahren zum Einkleben eines Körpers in eine Vertiefung
DE102009054764A1 (de) Verfahren und Vorrichtung zum Herstellen eines Schaltungsträgers und Schaltungsträger
Drehrate 200 m Mikromechanischer Drehratesensor MM1

Legal Events

Date Code Title Description
R012 Request for examination validly filed