JPH09205113A - 半導体装置、実装基板及び実装構造体 - Google Patents
半導体装置、実装基板及び実装構造体Info
- Publication number
- JPH09205113A JPH09205113A JP1174296A JP1174296A JPH09205113A JP H09205113 A JPH09205113 A JP H09205113A JP 1174296 A JP1174296 A JP 1174296A JP 1174296 A JP1174296 A JP 1174296A JP H09205113 A JPH09205113 A JP H09205113A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- reinforcing film
- semiconductor device
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Abstract
(57)【要約】
【課題】本発明は、疲労破壊を起こしにくくすることに
より、接続寿命を長くすることのできる半導体装置、実
装基板及び実装構造体を提供することを目的とする。 【解決手段】本発明は、プリント配線板と、このプリン
ト配線板の一方の面に設けられた半導体チップと、上記
プリント配線板の一方の面に設けられ上記半導体チップ
を封止する樹脂封止部と、上記プリント配線板の他方の
面の辺縁部に設けられた補強膜と、上記プリント配線板
の他方の面の上記補強膜を除く領域に分散して配設され
たボール状のはんだバンプとを具備する。
より、接続寿命を長くすることのできる半導体装置、実
装基板及び実装構造体を提供することを目的とする。 【解決手段】本発明は、プリント配線板と、このプリン
ト配線板の一方の面に設けられた半導体チップと、上記
プリント配線板の一方の面に設けられ上記半導体チップ
を封止する樹脂封止部と、上記プリント配線板の他方の
面の辺縁部に設けられた補強膜と、上記プリント配線板
の他方の面の上記補強膜を除く領域に分散して配設され
たボール状のはんだバンプとを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＢＧＡ（Ｂ
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの接続構造を有す
る半導体装置などの半導体装置及び実装構造体に関す
る。
ａｌｌ Ｇｒｉｄ Ａｒｒａｙ）などの接続構造を有す
る半導体装置などの半導体装置及び実装構造体に関す
る。
【０００２】
【従来の技術】近時、携帯型電話機や小形パソコンの普
及に伴い電子機器の高機能化、高性能化とともに、小
形、軽量、薄型化の動きが活発化している。これに照応
して、ＬＳＩチップの高密度化、高集積化も急激に進ん
だ結果、ＬＳＩチップの多ピン化や大形化が進んでい
る。
及に伴い電子機器の高機能化、高性能化とともに、小
形、軽量、薄型化の動きが活発化している。これに照応
して、ＬＳＩチップの高密度化、高集積化も急激に進ん
だ結果、ＬＳＩチップの多ピン化や大形化が進んでい
る。
【０００３】ところで、マウント型のパッケージである
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）は、Ｌ
ＳＩチップ多ピン化に対応して出現したもので、現在、
０．５ｍｍピッチ品の使用が一般化しつつある。しか
し、この先、０．４ｍｍピッチ品や０．３ｍｍピッチの
ＱＦＰとなると、リード変形やパッケージクラックや実
装プロセス側の問題を解決することがすこぶる困難とな
り、ＱＦＰ実装の限界となつている。
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）は、Ｌ
ＳＩチップ多ピン化に対応して出現したもので、現在、
０．５ｍｍピッチ品の使用が一般化しつつある。しか
し、この先、０．４ｍｍピッチ品や０．３ｍｍピッチの
ＱＦＰとなると、リード変形やパッケージクラックや実
装プロセス側の問題を解決することがすこぶる困難とな
り、ＱＦＰ実装の限界となつている。
【０００４】そこで、近時、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ
Ａｒｒａｙ）の面実装版としてのＢＧＡが急浮上して
いる。このＢＧＡは、ＬＳＩパッケージの周辺部から取
り出すＱＦＰと異なり、ＰＧＡと同様に外部電極をエリ
アアレイ状に取り出し、ＰＧＡよりも多ピン化すること
により、多ピンになるほどパッケージ外形を大幅に小形
化することができる。また、ＢＧＡの大きな利点とし
て、はんだの表面張力によりセルフアライメントが働
き、ＱＦＰのような厳密なマウント精度を必要としない
ことを挙げることができる。
Ａｒｒａｙ）の面実装版としてのＢＧＡが急浮上して
いる。このＢＧＡは、ＬＳＩパッケージの周辺部から取
り出すＱＦＰと異なり、ＰＧＡと同様に外部電極をエリ
アアレイ状に取り出し、ＰＧＡよりも多ピン化すること
により、多ピンになるほどパッケージ外形を大幅に小形
化することができる。また、ＢＧＡの大きな利点とし
て、はんだの表面張力によりセルフアライメントが働
き、ＱＦＰのような厳密なマウント精度を必要としない
ことを挙げることができる。
【０００５】
【発明が解決しようとする課題】しかしながら、このＢ
ＧＡ方式の半導体装置が、使用環境により熱サイクルを
受ける場合、はんだバンプに大きな熱歪により熱変形を
生じてしまう。すなわち、図１２に示すように、熱サイ
クル環境下においては、半導体チップが搭載されている
基板Ｂと、はんだバンプＣがリフローはんだ付けされる
基板Ｄの熱膨脹率の差に起因して、基板Ｂ，Ｄ間に介挿
されているはんだバンプＣには、熱歪による熱応力がか
かる（図１３参照，この図において、線密度が高い領域
は、応力が集中していることを示している。）。とく
に、熱応力は、図１４に示すように、熱歪ＥＡ，ＥＢの
差に基因して、半導体チップを封止する樹脂部Ｍが設け
られている基板Ｂの外周領域ＲＥに集中してかかる傾向
を示している。また、図１５に示すように、衝撃や外力
が加わり基板Ｄが矢印Ｙ方向に沿った場合も、基板Ｂの
外周領域ＲＥに集中して応力が作用する。さらに、基板
Ｂの外周領域ＲＥ以外にも、基板Ｂ下面の半導体チップ
Ｓの外周部相当領域ＲＴに集中して応力がかかる傾向を
もっている。この集中した応力により、バンプＣは疲労
破壊を起こし、接続寿命を短くするとともに及び信頼性
を著しく損なう原因となっている。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する高信頼
性を有する半導体装置、実装基板及び実装構造体を提供
することを目的とする。
ＧＡ方式の半導体装置が、使用環境により熱サイクルを
受ける場合、はんだバンプに大きな熱歪により熱変形を
生じてしまう。すなわち、図１２に示すように、熱サイ
クル環境下においては、半導体チップが搭載されている
基板Ｂと、はんだバンプＣがリフローはんだ付けされる
基板Ｄの熱膨脹率の差に起因して、基板Ｂ，Ｄ間に介挿
されているはんだバンプＣには、熱歪による熱応力がか
かる（図１３参照，この図において、線密度が高い領域
は、応力が集中していることを示している。）。とく
に、熱応力は、図１４に示すように、熱歪ＥＡ，ＥＢの
差に基因して、半導体チップを封止する樹脂部Ｍが設け
られている基板Ｂの外周領域ＲＥに集中してかかる傾向
を示している。また、図１５に示すように、衝撃や外力
が加わり基板Ｄが矢印Ｙ方向に沿った場合も、基板Ｂの
外周領域ＲＥに集中して応力が作用する。さらに、基板
Ｂの外周領域ＲＥ以外にも、基板Ｂ下面の半導体チップ
Ｓの外周部相当領域ＲＴに集中して応力がかかる傾向を
もっている。この集中した応力により、バンプＣは疲労
破壊を起こし、接続寿命を短くするとともに及び信頼性
を著しく損なう原因となっている。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する高信頼
性を有する半導体装置、実装基板及び実装構造体を提供
することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の半導体装置
は、プリント配線板と、このプリント配線板の一方の面
に配設された半導体チップと、上記プリント配線板の一
方の面に設けられ上記半導体チップを封止する樹脂封止
部と、上記プリント配線板の他方の面の辺縁部に設けら
れた補強膜と、上記プリント配線板の他方の面の上記補
強膜を除く領域に分散して配設されたボール状のはんだ
バンプとを具備することを特徴とする。
は、プリント配線板と、このプリント配線板の一方の面
に配設された半導体チップと、上記プリント配線板の一
方の面に設けられ上記半導体チップを封止する樹脂封止
部と、上記プリント配線板の他方の面の辺縁部に設けら
れた補強膜と、上記プリント配線板の他方の面の上記補
強膜を除く領域に分散して配設されたボール状のはんだ
バンプとを具備することを特徴とする。
【０００７】請求項２の半導体装置は、請求項１におい
て、補強膜の厚さは、はんだバンプの高さ以下に設けら
れていることを特徴とする。請求項３の半導体装置は、
請求項１において、同一材質からなることを特徴とす
る。
て、補強膜の厚さは、はんだバンプの高さ以下に設けら
れていることを特徴とする。請求項３の半導体装置は、
請求項１において、同一材質からなることを特徴とす
る。
【０００８】請求項４の半導体装置は、請求項１におい
て、補強膜は、連続枠状又は不連続枠状又はコーナ部の
みに設けられていることを特徴とする。請求項５の半導
体装置は、請求項１において、プリント配線板の中心部
に第２の補強膜が設けられていることを特徴とする。
て、補強膜は、連続枠状又は不連続枠状又はコーナ部の
みに設けられていることを特徴とする。請求項５の半導
体装置は、請求項１において、プリント配線板の中心部
に第２の補強膜が設けられていることを特徴とする。
【０００９】請求項６の半導体装置は、請求項１におい
て、補強膜は、電流が導通することを特徴とすることを
特徴とする。請求項７の実装基板は、プリント配線板
と、このプリント配線板の一方の面に配設された半導体
チップと、上記プリント配線板の一方の面に設けられ上
記半導体チップを封止する樹脂封止部と、上記プリント
配線板の他方の面の辺縁部に設けられた補強膜と、上記
プリント配線板の他方の面の上記補強膜を除く領域に分
散して配設されたボール状のはんだバンプとを具備する
半導体装置が実装される実装基板において、基板本体
と、上記基板本体の上記半導体装置が実装される面に設
けられ上記補強膜と上記はんだバンプが各別に接続され
る複数の電極パッドとを具備することを特徴とする。
て、補強膜は、電流が導通することを特徴とすることを
特徴とする。請求項７の実装基板は、プリント配線板
と、このプリント配線板の一方の面に配設された半導体
チップと、上記プリント配線板の一方の面に設けられ上
記半導体チップを封止する樹脂封止部と、上記プリント
配線板の他方の面の辺縁部に設けられた補強膜と、上記
プリント配線板の他方の面の上記補強膜を除く領域に分
散して配設されたボール状のはんだバンプとを具備する
半導体装置が実装される実装基板において、基板本体
と、上記基板本体の上記半導体装置が実装される面に設
けられ上記補強膜と上記はんだバンプが各別に接続され
る複数の電極パッドとを具備することを特徴とする。
【００１０】請求項８の実装基板は、請求項７におい
て、半導体装置のプリント配線板の中心部に第２の補強
膜が設けられ、基板本体には、上記第２の補強膜が接続
される電極パッドが設けられていることを特徴とする。
て、半導体装置のプリント配線板の中心部に第２の補強
膜が設けられ、基板本体には、上記第２の補強膜が接続
される電極パッドが設けられていることを特徴とする。
【００１１】請求項９の実装構造体は、プリント配線板
と、このプリント配線板の一方の面に配設された半導体
チップと、上記プリント配線板の一方の面に設けられ上
記半導体チップを封止する樹脂封止部と、上記プリント
配線板の他方の面の辺縁部に設けられた補強膜と、上記
プリント配線板の他方の面の上記補強膜を除く領域に分
散して配設されたボール状のはんだバンプとを具備する
半導体装置を、基板本体と、上記基板本体の上記半導体
装置が実装される面に設けられ上記補強膜と上記はんだ
バンプが各別に接続される複数の電極パッドとを具備す
る実装基板に実装することにより得られた実装構造体で
あって、上記電極パッド上には上記補強膜と上記はんだ
バンプの溶融によるフィレットが形成されていることを
特徴とする。
と、このプリント配線板の一方の面に配設された半導体
チップと、上記プリント配線板の一方の面に設けられ上
記半導体チップを封止する樹脂封止部と、上記プリント
配線板の他方の面の辺縁部に設けられた補強膜と、上記
プリント配線板の他方の面の上記補強膜を除く領域に分
散して配設されたボール状のはんだバンプとを具備する
半導体装置を、基板本体と、上記基板本体の上記半導体
装置が実装される面に設けられ上記補強膜と上記はんだ
バンプが各別に接続される複数の電極パッドとを具備す
る実装基板に実装することにより得られた実装構造体で
あって、上記電極パッド上には上記補強膜と上記はんだ
バンプの溶融によるフィレットが形成されていることを
特徴とする。
【００１２】請求項１０の実装構造体は、請求項９にお
いて、はんだバンプの溶融により形成されたフィレット
は鼓形をなしていることを特徴とする。請求項１１の実
装構造体は、請求項９において、半導体装置のプリント
配線板の中心部には第２の補強膜が設けられ、且つ、実
装基板の基板本体には、上記第２の補強膜が接続される
電極パッドが設けられていて、上記電極パッド上には上
記第２の補強膜の溶融によるフィレットが形成されてい
ることを特徴とする。
いて、はんだバンプの溶融により形成されたフィレット
は鼓形をなしていることを特徴とする。請求項１１の実
装構造体は、請求項９において、半導体装置のプリント
配線板の中心部には第２の補強膜が設けられ、且つ、実
装基板の基板本体には、上記第２の補強膜が接続される
電極パッドが設けられていて、上記電極パッド上には上
記第２の補強膜の溶融によるフィレットが形成されてい
ることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して詳述する。図１及び図２は、この実施の形
態の半導体装置１を示している。この半導体装置１は、
矩形状をなすプリント配線板２と、このプリント配線板
２の上面に固着された半導体チップ３と、この半導体チ
ップ３の上面に設けられている電極３ａ…とプリント配
線板２の上面に設けられている電極２ａ…との間を電気
的に接続するボンディングワイヤ４…と、プリント配線
板２の下面にエリアアレイ状に多数配設されたボール状
のはんだバンプ５…と、プリント配線板２の上面を被覆
し半導体チップ３及びボンディングワイヤ４…を密封す
る例えばエポキシ樹脂などの四角錘台状の樹脂封止部６
と、プリント配線板２の下面の辺縁部に設けられた四角
枠状の補強膜７とからなっている。しかして、プリント
配線板２は、例えば縦３０ｍｍ，横３０ｍｍ，厚さ０．
４ｍｍで、例えばガラスエポキシ樹脂などの材質からな
っている。そして、このプリント配線板２は、ビルドア
ップ法、インナーバイアホール（ＩＶＨ）方式による多
層基板であるが、スルーホール方式の基板を用いてもよ
い。なお、図１には、プリント配線板２の詳細な構造は
示していない。さらに、半導体チップ３は、例えば縦１
０ｍｍ，横１０ｍｍ，厚さ０．２ｍｍのシリコン基板を
本体とするものであって、プリント配線板２に対して
は、例えば銀ペーストなどを介してダイボンディングさ
れている。また、樹脂封止部６は、トランスファー金型
により樹脂成形されてなるものである。しかして、はん
だバンプ５…は、プリント配線板２の下面に格子（又は
ジグザグ）状に配設された電極パッド５ａ…上に例えば
半径５００μｍの球状に形成されたものである。そうし
て、はんだバンプ５の材質は、例えばＰｂ３７重量％及
びＳｎ６３重量％の融点１８３°Ｃの比較的融点が低い
はんだ、又は、例えばＰｂ９０重量％及びＳｎ１０重量
％の融点２８０°Ｃの比較的融点が高いはんだである。
なお、はんだバンプ５…の間隔は、例えばはんだバンプ
５…の数が２２５個のとき、１．５ｍｍピッチ程度であ
る。ただし、図１及び図２においては、はんだバンプ５
…を実際よりも大きく図示している。また、その数につ
いても大幅に省略している。一方、補強膜７は、例え
ば、幅１ｍｍ及び厚さ１２５μｍでの板状体であって、
はんだバンプ５…の高さ以下に例えばクリームはんだ印
刷法又ははんだめっき法などにより、電極パッド７ａ…
上に設けられている。そして、補強膜７の材質は、はん
だバンプ５と同材質が好ましい。この補強膜７は、アー
ス電極として用いられる。また、補強膜７の面積は、少
なくともはんだバンプ５…の占有面積の２倍に設定され
ている。
面を参照して詳述する。図１及び図２は、この実施の形
態の半導体装置１を示している。この半導体装置１は、
矩形状をなすプリント配線板２と、このプリント配線板
２の上面に固着された半導体チップ３と、この半導体チ
ップ３の上面に設けられている電極３ａ…とプリント配
線板２の上面に設けられている電極２ａ…との間を電気
的に接続するボンディングワイヤ４…と、プリント配線
板２の下面にエリアアレイ状に多数配設されたボール状
のはんだバンプ５…と、プリント配線板２の上面を被覆
し半導体チップ３及びボンディングワイヤ４…を密封す
る例えばエポキシ樹脂などの四角錘台状の樹脂封止部６
と、プリント配線板２の下面の辺縁部に設けられた四角
枠状の補強膜７とからなっている。しかして、プリント
配線板２は、例えば縦３０ｍｍ，横３０ｍｍ，厚さ０．
４ｍｍで、例えばガラスエポキシ樹脂などの材質からな
っている。そして、このプリント配線板２は、ビルドア
ップ法、インナーバイアホール（ＩＶＨ）方式による多
層基板であるが、スルーホール方式の基板を用いてもよ
い。なお、図１には、プリント配線板２の詳細な構造は
示していない。さらに、半導体チップ３は、例えば縦１
０ｍｍ，横１０ｍｍ，厚さ０．２ｍｍのシリコン基板を
本体とするものであって、プリント配線板２に対して
は、例えば銀ペーストなどを介してダイボンディングさ
れている。また、樹脂封止部６は、トランスファー金型
により樹脂成形されてなるものである。しかして、はん
だバンプ５…は、プリント配線板２の下面に格子（又は
ジグザグ）状に配設された電極パッド５ａ…上に例えば
半径５００μｍの球状に形成されたものである。そうし
て、はんだバンプ５の材質は、例えばＰｂ３７重量％及
びＳｎ６３重量％の融点１８３°Ｃの比較的融点が低い
はんだ、又は、例えばＰｂ９０重量％及びＳｎ１０重量
％の融点２８０°Ｃの比較的融点が高いはんだである。
なお、はんだバンプ５…の間隔は、例えばはんだバンプ
５…の数が２２５個のとき、１．５ｍｍピッチ程度であ
る。ただし、図１及び図２においては、はんだバンプ５
…を実際よりも大きく図示している。また、その数につ
いても大幅に省略している。一方、補強膜７は、例え
ば、幅１ｍｍ及び厚さ１２５μｍでの板状体であって、
はんだバンプ５…の高さ以下に例えばクリームはんだ印
刷法又ははんだめっき法などにより、電極パッド７ａ…
上に設けられている。そして、補強膜７の材質は、はん
だバンプ５と同材質が好ましい。この補強膜７は、アー
ス電極として用いられる。また、補強膜７の面積は、少
なくともはんだバンプ５…の占有面積の２倍に設定され
ている。
【００１４】ここで、はんだバンプ５…の形成方法とし
ては、クリームはんだ印刷法とはんだボール移載法があ
る。前者のクリームはんだ印刷法は、プリント配線板２
の下面にメタルマスク１１を載置する工程（図３ａ参
照）と、メタルマスク１１の上からクリームはんだ１２
をスキージする工程（図３ａ参照）と、スキージ終了後
にメタルマスク１１をプリント配線板２から取り去る工
程（図３ｂ参照）と、プリント配線板２上に印刷されて
いるクリームはんだ１２をリフローしてはんだバンプ５
…を形成する工程とからなっている。ここで、メタルマ
スク１１には、はんだバンプ５の配設位置に対応して通
孔１１ａが設けられている。なお、クリームはんだ１２
には、１０重量％前後のフラックスが含有されている。
ては、クリームはんだ印刷法とはんだボール移載法があ
る。前者のクリームはんだ印刷法は、プリント配線板２
の下面にメタルマスク１１を載置する工程（図３ａ参
照）と、メタルマスク１１の上からクリームはんだ１２
をスキージする工程（図３ａ参照）と、スキージ終了後
にメタルマスク１１をプリント配線板２から取り去る工
程（図３ｂ参照）と、プリント配線板２上に印刷されて
いるクリームはんだ１２をリフローしてはんだバンプ５
…を形成する工程とからなっている。ここで、メタルマ
スク１１には、はんだバンプ５の配設位置に対応して通
孔１１ａが設けられている。なお、クリームはんだ１２
には、１０重量％前後のフラックスが含有されている。
【００１５】一方、後者のはんだボール移載法は、はん
だボール１５…が大量に収納されている収納箱１５ａか
ら吸着治具１６によりはんだバンプ５…の配設位置に対
応した間隔で吸着する工程（図４ａ参照）と、吸着治具
１６により吸着されたはんだボール１５…をフラックス
１７に浸漬する工程（図４ｂ参照）と、吸着治具１６に
よる吸着を解除してフラックス１７が付着しているはん
だボール１５…をプリント配線板２上に移載する工程
と、移載されたはんだボール１５…をリフローしてはん
だバンプ５…を形成する工程とからなっている。
だボール１５…が大量に収納されている収納箱１５ａか
ら吸着治具１６によりはんだバンプ５…の配設位置に対
応した間隔で吸着する工程（図４ａ参照）と、吸着治具
１６により吸着されたはんだボール１５…をフラックス
１７に浸漬する工程（図４ｂ参照）と、吸着治具１６に
よる吸着を解除してフラックス１７が付着しているはん
だボール１５…をプリント配線板２上に移載する工程
と、移載されたはんだボール１５…をリフローしてはん
だバンプ５…を形成する工程とからなっている。
【００１６】つぎに、本発明の一実施の形態の実装構造
体１ａ及び実装基板８について述べる。この実装構造体
１ａは、図５に示すように、半導体装置１と、この半導
体装置１がリフローはんだ付けにより装着された実装基
板８とからなっている。両者は、図６に示すはんだフィ
レット５ｆ…，７ｆを介して一体的に結合している。こ
のうち、半導体装置１は、前述したので説明を省略す
る。一方、実装基板８は、図７に示すように、例えば多
層用ガラスエポキシ基材などからなる多層基板であっ
て、はんだバンプ５…に対応して電極パッド５ｂ…が設
けられている。また、補強膜７に対応して電極パッド７
ｂ…が設けられている。しかして、実装基板８上には、
電極パッド５ｂ…に一端が接続し、例えば銅箔などがフ
ォトレジスト法により成形されてなる配線パターン（図
示せず。）が設けられている。そして、この実装基板８
は、ビルドアップ法、インナーバイアホール（ＩＶＨ）
方式による多層基板であるが、スルーホール方式の基板
を用いてもよい。なお、図７に示す実装基板８には、詳
細な構造は示していない。また、電極パッド５ｂ…，９
ｂ…上には、あらかじめはんだクリームの塗布又ははん
だメッキにより例えば厚さ１００μｍ程度のはんだ膜が
被着されているが、リフローはんだ付けにより半導体装
置１が実装された状態では、はんだ膜と、溶融したはん
だバンプ５…又は補強膜７とは、完全に融合してはんだ
フィレット５ｆ…，７ｆとなっている。
体１ａ及び実装基板８について述べる。この実装構造体
１ａは、図５に示すように、半導体装置１と、この半導
体装置１がリフローはんだ付けにより装着された実装基
板８とからなっている。両者は、図６に示すはんだフィ
レット５ｆ…，７ｆを介して一体的に結合している。こ
のうち、半導体装置１は、前述したので説明を省略す
る。一方、実装基板８は、図７に示すように、例えば多
層用ガラスエポキシ基材などからなる多層基板であっ
て、はんだバンプ５…に対応して電極パッド５ｂ…が設
けられている。また、補強膜７に対応して電極パッド７
ｂ…が設けられている。しかして、実装基板８上には、
電極パッド５ｂ…に一端が接続し、例えば銅箔などがフ
ォトレジスト法により成形されてなる配線パターン（図
示せず。）が設けられている。そして、この実装基板８
は、ビルドアップ法、インナーバイアホール（ＩＶＨ）
方式による多層基板であるが、スルーホール方式の基板
を用いてもよい。なお、図７に示す実装基板８には、詳
細な構造は示していない。また、電極パッド５ｂ…，９
ｂ…上には、あらかじめはんだクリームの塗布又ははん
だメッキにより例えば厚さ１００μｍ程度のはんだ膜が
被着されているが、リフローはんだ付けにより半導体装
置１が実装された状態では、はんだ膜と、溶融したはん
だバンプ５…又は補強膜７とは、完全に融合してはんだ
フィレット５ｆ…，７ｆとなっている。
【００１７】しかして、この実施の形態の半導体装置１
及び実装構造体１ａ及び実装基板８は、補強膜７がプリ
ント配線板２の下面の辺縁部に設けられていることによ
り、次のような格別の効果を奏する。すなわち、［１］
最も応力が集中するプリント配線板２の外周部の応力を
負担することで、はんだバンプ５…への応力の作用を軽
減し、疲労破壊等の損傷を防止する。その結果、接続寿
命を長くすることができる。［２］補強膜７及びはんだ
バンプ５…が溶融すると、溶融したはんだの量は、補強
膜７の方がはんだバンプ５…よりも圧倒的に多いので、
プリント配線板２と実装基板８との間隔は、補強膜７の
溶融はんだの表面張力により決定される。よって、補強
膜７の溶融はんだ量を調整することにより、プリント配
線板２と実装基板８との間隔を最適値に制御することが
できる。［３］プリント配線板２と実装基板８との間隔
を最適値に制御することができるので、はんだバンプ５
…が溶融して形成されたはんだフィレット５ｆ…の形状
を鼓形にすることができる。その結果、はんだフィレッ
ト５ｆ…の形状が樽形の場合に比べて、疲労破壊強度が
向上するので、接続寿命が長くなるとともに、信頼性が
向上する。［４］補強膜７は、アース電極としても用い
ることができるので、回路特性の安定を図ることができ
る。
及び実装構造体１ａ及び実装基板８は、補強膜７がプリ
ント配線板２の下面の辺縁部に設けられていることによ
り、次のような格別の効果を奏する。すなわち、［１］
最も応力が集中するプリント配線板２の外周部の応力を
負担することで、はんだバンプ５…への応力の作用を軽
減し、疲労破壊等の損傷を防止する。その結果、接続寿
命を長くすることができる。［２］補強膜７及びはんだ
バンプ５…が溶融すると、溶融したはんだの量は、補強
膜７の方がはんだバンプ５…よりも圧倒的に多いので、
プリント配線板２と実装基板８との間隔は、補強膜７の
溶融はんだの表面張力により決定される。よって、補強
膜７の溶融はんだ量を調整することにより、プリント配
線板２と実装基板８との間隔を最適値に制御することが
できる。［３］プリント配線板２と実装基板８との間隔
を最適値に制御することができるので、はんだバンプ５
…が溶融して形成されたはんだフィレット５ｆ…の形状
を鼓形にすることができる。その結果、はんだフィレッ
ト５ｆ…の形状が樽形の場合に比べて、疲労破壊強度が
向上するので、接続寿命が長くなるとともに、信頼性が
向上する。［４］補強膜７は、アース電極としても用い
ることができるので、回路特性の安定を図ることができ
る。
【００１８】なお、上記実施の形態においては、補強膜
７は、プリント配線板２の下面の辺縁部に四角枠状に設
けられているが、図８に示す半導体装置３１のように、
プリント配線板３２の４つのコーナ部３２ａ…には、補
強膜７を設けず、各辺ごとに４つの分離した補強膜３７
…を設けるようにしても、同様の作用効果を示す。一
方、図示しないが、この補強膜３７…を有する半導体装
置を装着するための実装基板にも、４つの分離した補強
膜３７…に対応した電極パッド…を設ける。しかして、
この半導体装置３１をこの実装基板に装着して得られた
実装構造体（図示せず。）も前記実施の形態と同様の効
果を奏する。
７は、プリント配線板２の下面の辺縁部に四角枠状に設
けられているが、図８に示す半導体装置３１のように、
プリント配線板３２の４つのコーナ部３２ａ…には、補
強膜７を設けず、各辺ごとに４つの分離した補強膜３７
…を設けるようにしても、同様の作用効果を示す。一
方、図示しないが、この補強膜３７…を有する半導体装
置を装着するための実装基板にも、４つの分離した補強
膜３７…に対応した電極パッド…を設ける。しかして、
この半導体装置３１をこの実装基板に装着して得られた
実装構造体（図示せず。）も前記実施の形態と同様の効
果を奏する。
【００１９】また、図９に示す半導体装置４１のよう
に、プリント配線板４２の４つのコーナ部のみ、補強膜
４７…を設けるようにしても、同様の作用効果を示す。
一方、この補強膜４７…を有する半導体装置４１を装着
するための実装基板（図示せず。）にも、４つの補強膜
４７…に対応した電極パッドを設ける。しかして、半導
体装置４１をこの実装基板に装着して得られた実装構造
体（図示せず。）も前記実施の形態と同様の効果を奏す
る。
に、プリント配線板４２の４つのコーナ部のみ、補強膜
４７…を設けるようにしても、同様の作用効果を示す。
一方、この補強膜４７…を有する半導体装置４１を装着
するための実装基板（図示せず。）にも、４つの補強膜
４７…に対応した電極パッドを設ける。しかして、半導
体装置４１をこの実装基板に装着して得られた実装構造
体（図示せず。）も前記実施の形態と同様の効果を奏す
る。
【００２０】さらに、図１０は、他の実施の形態の半導
体装置５１を示している。この半導体装置５１は、基本
的構成は、半導体装置１と同一であるが、相違点として
は、プリント配線板５２の下面の辺縁部に四角枠状の補
強膜５７が設けられているとともに、プリント配線板５
２の下面の中央部に円形をなす補強膜５９が設けられて
いる。また、プリント配線板５２の下面の補強膜５７，
５９以外の領域には、はんだバンプ５…が分散して格子
（又はジグザグ）状に配設されている。ただし、プリン
ト配線板５２の下面の、集中して応力がかかる半導体チ
ップ５３の外周部相当領域には、はんだバンプ５…は設
けられておらず、空白領域ＲＢとなっている。
体装置５１を示している。この半導体装置５１は、基本
的構成は、半導体装置１と同一であるが、相違点として
は、プリント配線板５２の下面の辺縁部に四角枠状の補
強膜５７が設けられているとともに、プリント配線板５
２の下面の中央部に円形をなす補強膜５９が設けられて
いる。また、プリント配線板５２の下面の補強膜５７，
５９以外の領域には、はんだバンプ５…が分散して格子
（又はジグザグ）状に配設されている。ただし、プリン
ト配線板５２の下面の、集中して応力がかかる半導体チ
ップ５３の外周部相当領域には、はんだバンプ５…は設
けられておらず、空白領域ＲＢとなっている。
【００２１】一方、図１１に示すように、この補強膜５
７，５９を有する半導体装置５１を装着するための実装
基板５８にも、補強膜５７，５９に対応した電極パッド
５７ｂ，５９ｂ…を設ける。
７，５９を有する半導体装置５１を装着するための実装
基板５８にも、補強膜５７，５９に対応した電極パッド
５７ｂ，５９ｂ…を設ける。
【００２２】しかして、半導体装置５１を実装基板５８
に装着して得られた実装構造体５１ａ（図１１参照）も
前記実施の形態と同様の効果を奏する。とくに、この場
合、補強膜５７に対応するはんだフィレット５７ｆ及び
補強膜５９に対応するはんだフィレット５９ｆとが協動
して、プリント配線板５２の外周部の応力及び半導体チ
ップ５３の外周部相当領域にかかる応力を負担すること
で、はんだバンプ５…への応力の作用を軽減し、疲労破
壊等の損傷を防止することができる。また、集中して応
力がかかる半導体チップ５３の外周部相当領域には、は
んだバンプ５…は設けられておらず、空白領域ＲＢとな
っていることも、はんだバンプ５…の損傷防止に役立っ
ている。
に装着して得られた実装構造体５１ａ（図１１参照）も
前記実施の形態と同様の効果を奏する。とくに、この場
合、補強膜５７に対応するはんだフィレット５７ｆ及び
補強膜５９に対応するはんだフィレット５９ｆとが協動
して、プリント配線板５２の外周部の応力及び半導体チ
ップ５３の外周部相当領域にかかる応力を負担すること
で、はんだバンプ５…への応力の作用を軽減し、疲労破
壊等の損傷を防止することができる。また、集中して応
力がかかる半導体チップ５３の外周部相当領域には、は
んだバンプ５…は設けられておらず、空白領域ＲＢとな
っていることも、はんだバンプ５…の損傷防止に役立っ
ている。
【００２３】なお、プリント配線板５２の下面の中央部
に円形をなす補強膜５９を、半導体装置３１又は半導体
装置４１の場合にも適用しても同様の作用効果を奏する
ことができる。また、この場合、空白領域ＲＢを設ける
ことなく、図１０に示す破線を包含する半導体チップ５
３の外周部相当領域までをカバーするように、矩形状を
なす補強膜５９を設けてもよい。
に円形をなす補強膜５９を、半導体装置３１又は半導体
装置４１の場合にも適用しても同様の作用効果を奏する
ことができる。また、この場合、空白領域ＲＢを設ける
ことなく、図１０に示す破線を包含する半導体チップ５
３の外周部相当領域までをカバーするように、矩形状を
なす補強膜５９を設けてもよい。
【００２４】さらに、上記実施例における補強膜７，３
７，４７，５７，５９は、アース電極として用いられて
いるが、信号電極として用いてもよい。また、電気信号
の導通には用いることなく、単に機械的補強手段として
用いるようにしてもよい。
７，４７，５７，５９は、アース電極として用いられて
いるが、信号電極として用いてもよい。また、電気信号
の導通には用いることなく、単に機械的補強手段として
用いるようにしてもよい。
【００２５】さらにまた、上記実施例における補強膜７
は、はんだバンプ５…の高さ以下に設けることを前提と
しているが、逆に、補強膜７の高さを、はんだバンプ５
…のよりも大きく設けるようにしてもよい。こうした場
合、はんだフィレット５ｆ…，７ｆの形状を確実に鼓形
にする利点を有する。
は、はんだバンプ５…の高さ以下に設けることを前提と
しているが、逆に、補強膜７の高さを、はんだバンプ５
…のよりも大きく設けるようにしてもよい。こうした場
合、はんだフィレット５ｆ…，７ｆの形状を確実に鼓形
にする利点を有する。
【００２６】さらに、上記実施例における補強膜７，３
７，４７，５７，５９は、はんだバンプ５…と同一材質
であることを前提としているが、補強膜７，３７，４
７，５７，５９を例えば銅箔などの箔体により形成する
ようにしてもよい。この場合、補強膜７，３７，４７，
５７，５９は、実装基板８，３８，４８，５８の電極パ
ッド上に予め被着されているクリームはんだを介しては
んだ付けされる。
７，４７，５７，５９は、はんだバンプ５…と同一材質
であることを前提としているが、補強膜７，３７，４
７，５７，５９を例えば銅箔などの箔体により形成する
ようにしてもよい。この場合、補強膜７，３７，４７，
５７，５９は、実装基板８，３８，４８，５８の電極パ
ッド上に予め被着されているクリームはんだを介しては
んだ付けされる。
【００２７】
【発明の効果】請求項１乃至請求項１１の半導体装置及
び実装構造体及び実装基板は、補強膜がプリント配線板
の下面の辺縁部に設けられていることにより、次のよう
な格別の効果を奏する。すなわち、［１］最も応力が集
中するプリント配線板の外周部の応力を負担すること
で、はんだバンプへの応力の作用を軽減し、疲労破壊等
の損傷を防止する。その結果、接続寿命を長くすること
ができる。［２］補強膜及びはんだバンプが溶融する
と、溶融したはんだの量は、補強膜の方がはんだバンプ
よりも圧倒的に多いので、プリント配線板と実装基板と
の間隔は、補強膜の溶融はんだの表面張力により決定さ
れる。よって、補強膜の溶融はんだ量を調整することに
より、プリント配線板と実装基板との間隔を最適値に制
御することができる。［３］プリント配線板と実装基板
との間隔を最適値に制御することができるので、はんだ
バンプが溶融して形成されたはんだフィレットの形状を
鼓形にすることができる。その結果、はんだフィレット
の形状が樽形の場合に比べて、疲労破壊強度が向上する
ので、接続寿命が長くなるとともに、信頼性が向上す
る。
び実装構造体及び実装基板は、補強膜がプリント配線板
の下面の辺縁部に設けられていることにより、次のよう
な格別の効果を奏する。すなわち、［１］最も応力が集
中するプリント配線板の外周部の応力を負担すること
で、はんだバンプへの応力の作用を軽減し、疲労破壊等
の損傷を防止する。その結果、接続寿命を長くすること
ができる。［２］補強膜及びはんだバンプが溶融する
と、溶融したはんだの量は、補強膜の方がはんだバンプ
よりも圧倒的に多いので、プリント配線板と実装基板と
の間隔は、補強膜の溶融はんだの表面張力により決定さ
れる。よって、補強膜の溶融はんだ量を調整することに
より、プリント配線板と実装基板との間隔を最適値に制
御することができる。［３］プリント配線板と実装基板
との間隔を最適値に制御することができるので、はんだ
バンプが溶融して形成されたはんだフィレットの形状を
鼓形にすることができる。その結果、はんだフィレット
の形状が樽形の場合に比べて、疲労破壊強度が向上する
ので、接続寿命が長くなるとともに、信頼性が向上す
る。
【図１】本発明の一実施の形態の半導体装置の断面正面
図である。
図である。
【図２】本発明の一実施の形態の半導体装置の下面図で
ある。
ある。
【図３】本発明の一実施の形態の半導体装置のはんだバ
ンプの製造方法を示す説明図である。
ンプの製造方法を示す説明図である。
【図４】本発明の一実施の形態の半導体装置のはんだバ
ンプの他の製造方法を示す説明図である。
ンプの他の製造方法を示す説明図である。
【図５】本発明の一実施の形態の実装構造体の断面正面
図である。
図である。
【図６】本発明の一実施の形態の実装構造体のはんだフ
ィレットを示す要部拡大図である。
ィレットを示す要部拡大図である。
【図７】本発明の一実施の形態の実装基板を示す平面図
である。
である。
【図８】本発明の他の実施の形態の半導体装置の下面図
である。
である。
【図９】本発明の他の実施の形態の半導体装置の下面図
である。
である。
【図１０】本発明の他の実施の形態の半導体装置の下面
図である。
図である。
【図１１】本発明の他の実施の形態の実装構造体の断面
正面図である。
正面図である。
【図１２】従来技術を説明するための要部拡大図であ
る。
る。
【図１３】従来技術を説明するための要部拡大斜視図で
ある。
ある。
【図１４】従来技術を説明するため実装構造体の正面図
である。
である。
【図１５】従来技術を説明するため実装構造体の正面図
である。
である。
１：半導体装置，２：プリント配線板，３：半導体チッ
プ，５：はんだバンプ，６：樹脂封止部，７：補強膜，
８：実装基板，１ａ：実装構造体，５ｆ：はんだフィレ
ット，７ｆ：はんだフィレット。
プ，５：はんだバンプ，６：樹脂封止部，７：補強膜，
８：実装基板，１ａ：実装構造体，５ｆ：はんだフィレ
ット，７ｆ：はんだフィレット。
Claims (11)
- 【請求項１】プリント配線板と、このプリント配線板の
一方の面に配設された半導体チップと、上記プリント配
線板の一方の面に設けられ上記半導体チップを封止する
樹脂封止部と、上記プリント配線板の他方の面の辺縁部
に設けられた補強膜と、上記プリント配線板の他方の面
の上記補強膜を除く領域に分散して配設されたボール状
のはんだバンプとを具備することを特徴とする半導体装
置。 - 【請求項２】補強膜の厚さは、はんだバンプの高さ以下
に設けられていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】補強膜とはんだバンプは、同一材質からな
ることを特徴とする請求項１記載の半導体装置。 - 【請求項４】補強膜は、連続枠状又は不連続枠状又はコ
ーナ部のみに設けられていることを特徴とする請求項１
記載の半導体装置。 - 【請求項５】プリント配線板の中心部に第２の補強膜が
設けられていることを特徴とする請求項４記載の半導体
装置。 - 【請求項６】補強膜は、電流が導通することを特徴とす
る請求項１記載の半導体装置。 - 【請求項７】プリント配線板と、このプリント配線板の
一方の面に配設された半導体チップと、上記プリント配
線板の一方の面に設けられ上記半導体チップを封止する
樹脂封止部と、上記プリント配線板の他方の面の辺縁部
に設けられた補強膜と、上記プリント配線板の他方の面
の上記補強膜を除く領域に分散して配設されたボール状
のはんだバンプとを具備する半導体装置が実装される実
装基板において、基板本体と、上記基板本体の上記半導
体装置が実装される面に設けられ上記補強膜と上記はん
だバンプが各別に接続される複数の電極パッドとを具備
することを特徴とする実装基板。 - 【請求項８】半導体装置のプリント配線板の中心部に第
２の補強膜が設けられ、基板本体には、上記第２の補強
膜が接続される電極パッドが設けられていることを特徴
とする請求項７記載の実装基板。 - 【請求項９】プリント配線板と、このプリント配線板の
一方の面に配設された半導体チップと、上記プリント配
線板の一方の面に設けられ上記半導体チップを封止する
樹脂封止部と、上記プリント配線板の他方の面の辺縁部
に設けられた補強膜と、上記プリント配線板の他方の面
の上記補強膜を除く領域に分散して配設されたボール状
のはんだバンプとを具備する半導体装置を、基板本体
と、上記基板本体の上記半導体装置が実装される面に設
けられ上記補強膜と上記はんだバンプが各別に接続され
る複数の電極パッドとを具備する実装基板に実装するこ
とにより得られた実装構造体であって、上記電極パッド
上には上記補強膜と上記はんだバンプの溶融によるフィ
レットが形成されていることを特徴とする実装構造体。 - 【請求項１０】はんだバンプの溶融により形成されたフ
ィレットは鼓形をなしていることを特徴とする請求項９
記載の実装構造体。 - 【請求項１１】半導体装置のプリント配線板の中心部に
は第２の補強膜が設けられ、且つ、実装基板の基板本体
には、上記第２の補強膜が接続される電極パッドが設け
られていて、上記電極パッド上には上記第２の補強膜の
溶融によるフィレットが形成されていることを特徴とす
る請求項９記載の実装構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1174296A JPH09205113A (ja) | 1996-01-26 | 1996-01-26 | 半導体装置、実装基板及び実装構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1174296A JPH09205113A (ja) | 1996-01-26 | 1996-01-26 | 半導体装置、実装基板及び実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205113A true JPH09205113A (ja) | 1997-08-05 |
Family
ID=11786486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1174296A Pending JPH09205113A (ja) | 1996-01-26 | 1996-01-26 | 半導体装置、実装基板及び実装構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09205113A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285079B1 (en) | 1998-06-02 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device employing grid array electrodes and compact chip-size package |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP2010238828A (ja) * | 2009-03-30 | 2010-10-21 | Ngk Spark Plug Co Ltd | 補強材付き配線基板 |
-
1996
- 1996-01-26 JP JP1174296A patent/JPH09205113A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285079B1 (en) | 1998-06-02 | 2001-09-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device employing grid array electrodes and compact chip-size package |
| US6756666B2 (en) | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| JP2007318183A (ja) * | 2007-09-03 | 2007-12-06 | Fujitsu Ltd | 積層型半導体装置 |
| JP2010238828A (ja) * | 2009-03-30 | 2010-10-21 | Ngk Spark Plug Co Ltd | 補強材付き配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2751912B2 (ja) | 半導体装置およびその製造方法 | |
| US6689678B2 (en) | Process for fabricating ball grid array package for enhanced stress tolerance | |
| US6340793B1 (en) | Semiconductor device | |
| JPH07307410A (ja) | 半導体装置 | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| JP2001015628A (ja) | 半導体装置及び半導体装置用基板 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CA2095609C (en) | Leadless pad array chip carrier | |
| WO1998048458A1 (en) | Ball grid array package employing solid core solder balls | |
| KR100744138B1 (ko) | 볼 그리드 어레이 반도체 패키지 및 그의 제조방법 | |
| JPH1187556A (ja) | 半導体装置 | |
| JPH09205113A (ja) | 半導体装置、実装基板及び実装構造体 | |
| JPH08250835A (ja) | 金属バンプを有するｌｓｉパッケージの実装方法 | |
| KR100475337B1 (ko) | 고전력칩스케일패키지및그제조방법 | |
| JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
| US20010005051A1 (en) | Semiconductor package and semiconductor device | |
| WO1998050950A1 (fr) | Dispositif semi-conducteur et production de ce dispositif | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3600138B2 (ja) | 半導体装置 | |
| US6541844B2 (en) | Semiconductor device having substrate with die-bonding area and wire-bonding areas | |
| JPH11204565A (ja) | 半導体装置 | |
| JP3703960B2 (ja) | 半導体装置 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 |