JPH0729858A - 半導体チップの構造及びその製造方法 - Google Patents
半導体チップの構造及びその製造方法Info
- Publication number
- JPH0729858A JPH0729858A JP5167906A JP16790693A JPH0729858A JP H0729858 A JPH0729858 A JP H0729858A JP 5167906 A JP5167906 A JP 5167906A JP 16790693 A JP16790693 A JP 16790693A JP H0729858 A JPH0729858 A JP H0729858A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- pad
- wiring
- semiconductor chip
- grid line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 １ウエハ−辺りの半導体チップの収率を向上
させた、半導体チップ及びその製造方法を提供する。 【構成】 配線用パッドDをグリッドラインA内に埋め込
み、チップの断面にパッドを形成し、このパッドDに直
接リ−ドフレ−ムを接続するようにした。
させた、半導体チップ及びその製造方法を提供する。 【構成】 配線用パッドDをグリッドラインA内に埋め込
み、チップの断面にパッドを形成し、このパッドDに直
接リ−ドフレ−ムを接続するようにした。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路装置
に用いて好的な配線パッドを有する半導体チップ（以下
チップという）及びその製造方法に関するものである。
に用いて好的な配線パッドを有する半導体チップ（以下
チップという）及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、この種のチップとしては、特開平
１−２７６７３５号公報に開示されているように、半導
体ウエハ（グリッドライン領域により画定される複数の
チップ領域を有するシリコン基板等をいう）のグリッド
ライン（ダイシングライン）上に、集積回路の特性試験
に供される測定パッドを設けた例がある。しかし、この
公報に開示された測定パッドは、半導体チップに分割す
るダイシングに際し除去され外部の導電部材であるボン
ディングワイヤに接続するための配線パッドとして供し
えない。一般には、この種のチップでは、前記公報にも
開示されているように、外部の導電部材に接続するため
のパッドは、グリッドライン上ではなくチップ領域の周
辺に設けられている。また、この種のチップはウエハを
グリッドラインに沿って、公知のスクライバーにより切
断分離することにより１チップ化される。そして、パッ
ケージにチップをダイスボンディングし、外部の導電部
材としてのワイヤボンディングを行ないパッドとリ−ド
とを接続することにより、１つの I Cが完成する。
１−２７６７３５号公報に開示されているように、半導
体ウエハ（グリッドライン領域により画定される複数の
チップ領域を有するシリコン基板等をいう）のグリッド
ライン（ダイシングライン）上に、集積回路の特性試験
に供される測定パッドを設けた例がある。しかし、この
公報に開示された測定パッドは、半導体チップに分割す
るダイシングに際し除去され外部の導電部材であるボン
ディングワイヤに接続するための配線パッドとして供し
えない。一般には、この種のチップでは、前記公報にも
開示されているように、外部の導電部材に接続するため
のパッドは、グリッドライン上ではなくチップ領域の周
辺に設けられている。また、この種のチップはウエハを
グリッドラインに沿って、公知のスクライバーにより切
断分離することにより１チップ化される。そして、パッ
ケージにチップをダイスボンディングし、外部の導電部
材としてのワイヤボンディングを行ないパッドとリ−ド
とを接続することにより、１つの I Cが完成する。
【０００３】
【発明が解決しようとする課題】しかしながら、チップ
領域に設けられた配線パッドからワイヤボンドする場
合、外部の導電部材である２５μmの金線又はAl線のワ
イヤボンディングを行なうためには、ある程度のパッド
の大きさ（面積）が必要である。この場合、たとえチッ
プ領域上の回路配線が縮小化され集積化されても、チッ
プ領域上でパッドのみがいつまでも大きな面積を有して
しまいチップサイズの縮小に大きな障害となる。また、
スクライブのためのグリッドラインも各チップ領域間
に、８０〜１５０μmの幅が必要となるため、１ウエハ
ー当たりの収率が非常に悪くなることもある。また、ワ
イヤボンディングは、例えば多ピンL S I においては非
常に時間がかかり、組立TAT（時間当たりの収率）も悪
化する。
領域に設けられた配線パッドからワイヤボンドする場
合、外部の導電部材である２５μmの金線又はAl線のワ
イヤボンディングを行なうためには、ある程度のパッド
の大きさ（面積）が必要である。この場合、たとえチッ
プ領域上の回路配線が縮小化され集積化されても、チッ
プ領域上でパッドのみがいつまでも大きな面積を有して
しまいチップサイズの縮小に大きな障害となる。また、
スクライブのためのグリッドラインも各チップ領域間
に、８０〜１５０μmの幅が必要となるため、１ウエハ
ー当たりの収率が非常に悪くなることもある。また、ワ
イヤボンディングは、例えば多ピンL S I においては非
常に時間がかかり、組立TAT（時間当たりの収率）も悪
化する。
【０００４】そこで、この発明は以上述べた集積回路チ
ップのパッド部分による面積占有とグリッドラインによ
る面積占有とを少なくし、ウエハー当たりの集積回路チ
ップの収率を向上させた半導体チップ及びその製造方法
を提供することを目的とする。
ップのパッド部分による面積占有とグリッドラインによ
る面積占有とを少なくし、ウエハー当たりの集積回路チ
ップの収率を向上させた半導体チップ及びその製造方法
を提供することを目的とする。
【０００５】
【課題を解決するための手段】そこで、この発明は、主
表面に半導体集積回路が形成され且つこの主表面にほぼ
直交する側面を有する半導体基板と、この半導体集積回
路に接続され且つ外部の導電部材に接続するための配線
パッドとを備えた半導体チップにおいて、前記配線パッ
ドを前記半導体基板の前記側面と同一平面に露出させて
設けた。
表面に半導体集積回路が形成され且つこの主表面にほぼ
直交する側面を有する半導体基板と、この半導体集積回
路に接続され且つ外部の導電部材に接続するための配線
パッドとを備えた半導体チップにおいて、前記配線パッ
ドを前記半導体基板の前記側面と同一平面に露出させて
設けた。
【０００６】また、前記配線パッドは前記半導体基板に
形成された凹部内に設けた。さらに、前記半導体集積回
路は前記半導体基板の主表面において周囲をグリッドラ
イン領域により囲まれ、前記配線パッドはこのグリッド
ライン領域に形成したものである。
形成された凹部内に設けた。さらに、前記半導体集積回
路は前記半導体基板の主表面において周囲をグリッドラ
イン領域により囲まれ、前記配線パッドはこのグリッド
ライン領域に形成したものである。
【０００７】また、このような半導体チップを製造する
にあたり、複数の半導体チップ領域間のグリッドライン
領域に、これら半導体チップ領域上に形成された半導体
集積回路の配線が延在する半導体ウエハを準備し、前記
配線及び前記半導体ウエハの前記グリッドライン領域部
分を選択的にエッチング除去することにより凹部を形成
し、前記凹部内に導電体を埋め込むことにより前記複数
の半導体チップ領域上の前記配線に接続された導電体を
形成し、前記グリッドライン領域に沿って前記導電体中
央部を切断することにより、前記導電体を複数の配線パ
ッドに分割すると共に前記半導体ウエハを複数の半導体
チップに分割するものである。さらに、前記半導体ウエ
ハの前記グリッドライン領域には前記凹部形成前に、不
純物を前記凹部の深さより深く導入するものである。そ
して、このようにチップの断面に、即ち、半導体基板の
主表面にほぼ直交する側面と同一面に露出部を有するよ
うに形成されたパッド（サイドパッド）に、ワイヤボン
ディングを介さず、直接リ−ドを接続しICを完成させ
る。
にあたり、複数の半導体チップ領域間のグリッドライン
領域に、これら半導体チップ領域上に形成された半導体
集積回路の配線が延在する半導体ウエハを準備し、前記
配線及び前記半導体ウエハの前記グリッドライン領域部
分を選択的にエッチング除去することにより凹部を形成
し、前記凹部内に導電体を埋め込むことにより前記複数
の半導体チップ領域上の前記配線に接続された導電体を
形成し、前記グリッドライン領域に沿って前記導電体中
央部を切断することにより、前記導電体を複数の配線パ
ッドに分割すると共に前記半導体ウエハを複数の半導体
チップに分割するものである。さらに、前記半導体ウエ
ハの前記グリッドライン領域には前記凹部形成前に、不
純物を前記凹部の深さより深く導入するものである。そ
して、このようにチップの断面に、即ち、半導体基板の
主表面にほぼ直交する側面と同一面に露出部を有するよ
うに形成されたパッド（サイドパッド）に、ワイヤボン
ディングを介さず、直接リ−ドを接続しICを完成させ
る。
【０００８】
【作用】以上のように、この発明のチップの構造及びそ
の製造方法によれば、グリッドライン領域であってチッ
プ断面にパッドが形成されたサイドパッド構造としたの
で１ウエハー当たりのチップの収率向上、ボンディング
の容易化が可能となる。
の製造方法によれば、グリッドライン領域であってチッ
プ断面にパッドが形成されたサイドパッド構造としたの
で１ウエハー当たりのチップの収率向上、ボンディング
の容易化が可能となる。
【０００９】
【実施例】第１図（A）および（B）はそれぞれ、この発
明の実施例を説明するための、半導体チップを含むICの
平面図およびX―X断面図であり、以下図面を用いて説明
する。
明の実施例を説明するための、半導体チップを含むICの
平面図およびX―X断面図であり、以下図面を用いて説明
する。
【００１０】図１（A）および（B）において、１は半導
体基板で破線内はチップ領域、２はチップ領域周辺に設
けられたグリッドライン領域、３は拡散層、５は導電体
からなる配線、１０はチップ領域に形成された図示しな
い半導体集積回路と外部の導電部材とを配線５を介して
接続するための配線パッド、１１は前記外部の導電部材
としての従来のボンディングワイヤとリードフレームに
相当するサイドフレーム、１２はダイパッドで、１３は
ダイパッド１２上に基板１を固定するためのダイアタッ
チを示している。図１（B）に示されるように、配線パ
ッド１０は、図１（A）に示される半導体基板１の主表
面に、ほぼ直交する側面と同一平面に露出部を有したサ
イドパッド構造としている。この実施例によれば、サイ
ドパッド構造とすることにより、大面積のボンディング
パッドが不要となり且つ外部導電部材としてのサイドフ
レーム１１との接続が容易にできる。また、配線パッド
１０を基板１内に設けられた凹部内に埋め込むことによ
りその厚さを配線５より厚くすることができ且つ切断工
程等に際しても剥がれ等が生じにくい。そして、配線パ
ッド１０を配線５より厚く形成することにより、ワイヤ
ボンディングを行うことなくサイドフレーム１１と良好
な接続を行うことができる。また、サイドパッド構造に
合わせてパッケージを作ることにより自己整合ボンディ
ングとしICを完成させることができる。
体基板で破線内はチップ領域、２はチップ領域周辺に設
けられたグリッドライン領域、３は拡散層、５は導電体
からなる配線、１０はチップ領域に形成された図示しな
い半導体集積回路と外部の導電部材とを配線５を介して
接続するための配線パッド、１１は前記外部の導電部材
としての従来のボンディングワイヤとリードフレームに
相当するサイドフレーム、１２はダイパッドで、１３は
ダイパッド１２上に基板１を固定するためのダイアタッ
チを示している。図１（B）に示されるように、配線パ
ッド１０は、図１（A）に示される半導体基板１の主表
面に、ほぼ直交する側面と同一平面に露出部を有したサ
イドパッド構造としている。この実施例によれば、サイ
ドパッド構造とすることにより、大面積のボンディング
パッドが不要となり且つ外部導電部材としてのサイドフ
レーム１１との接続が容易にできる。また、配線パッド
１０を基板１内に設けられた凹部内に埋め込むことによ
りその厚さを配線５より厚くすることができ且つ切断工
程等に際しても剥がれ等が生じにくい。そして、配線パ
ッド１０を配線５より厚く形成することにより、ワイヤ
ボンディングを行うことなくサイドフレーム１１と良好
な接続を行うことができる。また、サイドパッド構造に
合わせてパッケージを作ることにより自己整合ボンディ
ングとしICを完成させることができる。
【００１１】図２（A）〜（D）は、この発明の半導体チ
ップの製造方法に係る実施例を説明するための、チップ
領域に挟まれたグリッドライン領域を中心に見た工程断
面図であり、図３はその最終工程における半導体チップ
を横方向から見た図である。以下図面に沿って説明す
る。
ップの製造方法に係る実施例を説明するための、チップ
領域に挟まれたグリッドライン領域を中心に見た工程断
面図であり、図３はその最終工程における半導体チップ
を横方向から見た図である。以下図面に沿って説明す
る。
【００１２】図２（A）に示すように、まず半導体基板
１の、これからパッドを作り込むグリッドライン領域２
には、基板１と反対導電型を示す不純物を予めパッド部
より深く拡散することにより拡散層３を形成しておく。
次に、層間絶縁膜４を形成し、コンタクト孔を介してメ
タル配線５を形成する。このとき、配線５はグリッドラ
イン領域２上に延在して設けておく。次に、表面保護膜
６を形成し、グリッドライン領域２上のパッド部分の
み、公知のホトリソエッチング技術でパッド孔を開け、
拡散層３を露出させる。ここでグリッドライン領域２の
幅は８０μmとした。
１の、これからパッドを作り込むグリッドライン領域２
には、基板１と反対導電型を示す不純物を予めパッド部
より深く拡散することにより拡散層３を形成しておく。
次に、層間絶縁膜４を形成し、コンタクト孔を介してメ
タル配線５を形成する。このとき、配線５はグリッドラ
イン領域２上に延在して設けておく。次に、表面保護膜
６を形成し、グリッドライン領域２上のパッド部分の
み、公知のホトリソエッチング技術でパッド孔を開け、
拡散層３を露出させる。ここでグリッドライン領域２の
幅は８０μmとした。
【００１３】この実施例においては、このパッド孔を開
口させる前に拡散層３を形成しているが、パッド孔を開
口させた後、不純物のイオン注入等により形成すること
により自己整合的に形成することが可能となる。
口させる前に拡散層３を形成しているが、パッド孔を開
口させた後、不純物のイオン注入等により形成すること
により自己整合的に形成することが可能となる。
【００１４】次に、図２（B）に示すように、露出され
たパッド孔をドライエッチ又はアルカリエッチする。あ
らかじめ不純物の拡散層３が埋め込まれているため、エ
ッチング速度は速い。そして、パッド埋め込み孔７を得
るが、深さは３０μm程度とする。この場合、拡散層３
は３０μm以上としておく。
たパッド孔をドライエッチ又はアルカリエッチする。あ
らかじめ不純物の拡散層３が埋め込まれているため、エ
ッチング速度は速い。そして、パッド埋め込み孔７を得
るが、深さは３０μm程度とする。この場合、拡散層３
は３０μm以上としておく。
【００１５】次に、図２（C）に示すように、公知の選
択CVD法で、孔に金属を埋め込むが、この実施例では選
択タングステン（W）CVD法を用いた。WF6とSiH4 を用い
た選択タングステンCVDであり、WF6 ＋３/２SiH4 →W＋
３/２SiF4 ＋３H2 の反応式である。このCVD条件とし
てはSiH4／ WF6 のガス流量比を０.５としたがプロセス
圧力を２.７Pa、ウエハー温度を２５０℃に設定し、３
０μm孔を埋め戻した。反応式から示されるようにH2が
発生し、良好なW膜８が得られた。
択CVD法で、孔に金属を埋め込むが、この実施例では選
択タングステン（W）CVD法を用いた。WF6とSiH4 を用い
た選択タングステンCVDであり、WF6 ＋３/２SiH4 →W＋
３/２SiF4 ＋３H2 の反応式である。このCVD条件とし
てはSiH4／ WF6 のガス流量比を０.５としたがプロセス
圧力を２.７Pa、ウエハー温度を２５０℃に設定し、３
０μm孔を埋め戻した。反応式から示されるようにH2が
発生し、良好なW膜８が得られた。
【００１６】次に、図２（C）に示すように、ダイシン
グに入るが基板１をエレクトロンテ−プ９に貼り付け、
公知のダイシングソ−にて切断工程にはいる。ブレ−ド
幅３０μmで全て切断しチップに分割する。これを切断
した断面から見ると、図３に示すサイドパッド構造の配
線パッド１０が実現される。配線パッドの外側に拡散層
６があり、これでパッド分離ができる。
グに入るが基板１をエレクトロンテ−プ９に貼り付け、
公知のダイシングソ−にて切断工程にはいる。ブレ−ド
幅３０μmで全て切断しチップに分割する。これを切断
した断面から見ると、図３に示すサイドパッド構造の配
線パッド１０が実現される。配線パッドの外側に拡散層
６があり、これでパッド分離ができる。
【００１７】このようにして得られたICチップは、図１
のように、サイドフレ−ム１１の先端で配線パッド１０
に接触させ、ダイパッド１２上にダイアタッチ１３によ
り固定して組立を実現させる。ダイパッド１２への結合
はこの実施例の場合は、ダイアタッチ１３としてエポキ
シ樹脂法が望ましいがその他の方法でも可能である。
のように、サイドフレ−ム１１の先端で配線パッド１０
に接触させ、ダイパッド１２上にダイアタッチ１３によ
り固定して組立を実現させる。ダイパッド１２への結合
はこの実施例の場合は、ダイアタッチ１３としてエポキ
シ樹脂法が望ましいがその他の方法でも可能である。
【００１８】この実施例によれば、予め拡散層３を設け
ているので、容易にエッチングによりパッド埋め込み孔
７が形成でき、また、絶縁膜を介さずに直接選択CVDに
より埋め込んだW膜８を用いて配線パッド１０を形成し
ても、周囲を拡散層３に囲まれた構造となり良好な配線
パッド１０の分離が可能となる。
ているので、容易にエッチングによりパッド埋め込み孔
７が形成でき、また、絶縁膜を介さずに直接選択CVDに
より埋め込んだW膜８を用いて配線パッド１０を形成し
ても、周囲を拡散層３に囲まれた構造となり良好な配線
パッド１０の分離が可能となる。
【００１９】
【発明の効果】以上詳細に説明したようにこの発明によ
れば、サイドパッド構造の半導体チップを容易に製造す
ることができ、チップサイズの縮小化、チップの収率向
上が期待できる。また、サイドパッドにしたため、ワイ
ヤボンドが必要なくなり省力化と信頼性が向上する。
れば、サイドパッド構造の半導体チップを容易に製造す
ることができ、チップサイズの縮小化、チップの収率向
上が期待できる。また、サイドパッドにしたため、ワイ
ヤボンドが必要なくなり省力化と信頼性が向上する。
【図１】この発明の実施例に係る半導体チップを含むIC
の説明図である。
の説明図である。
【図２】この発明の実施例に係る半導体チップの工程断
面図図である。
面図図である。
【図３】実施例の最終工程に係る半導体チップの断面図
である。
である。
１ 半導体基板 ２ グリッドライン領域 ３ 拡散層 ５ 配線 １０ 配線パッド １１ サイドフレーム
Claims (5)
- 【請求項１】 主表面に半導体集積回路が形成され且つ
この主表面にほぼ直交する側面を有する半導体基板と、 この半導体集積回路に配線を介して接続され且つ外部の
導電部材に接続するための配線パッドとを備えた半導体
チップにおいて、 前記配線パッドは前記半導体基板の前記側面と同一平面
に露出部を有していることを特徴とする半導体チップ。 - 【請求項２】 前記配線パッドは前記半導体基板に形成
された凹部内に設けられていることを特徴とする請求項
１記載の半導体チップ。 - 【請求項３】 前記配線パッドは前記配線の厚さより大
きな厚さを有していることを特徴とする請求項１記載の
半導体チップ。 - 【請求項４】 複数の半導体チップ領域間のグリッドラ
イン領域に、これら半導体チップ領域上に形成された半
導体集積回路の配線が延在する半導体ウエハを準備する
工程と、 前記配線及び前記半導体ウエハの前記グリッドライン領
域部分を選択的にエッチング除去することにより凹部を
形成する工程と、 前記凹部内に導電体を埋め込むことにより前記複数の半
導体チップ領域上の前記配線に接続された導電体を形成
する工程と、 前記グリッドライン領域に沿って前記導電体中央部を切
断することにより、前記導電体を複数の配線パッドに分
割すると共に前記半導体ウエハを複数の半導体チップに
分割する工程とを備えてなることを特徴とする半導体チ
ップの製造方法。 - 【請求項５】 前記半導体ウエハの前記グリッドライン
領域には前記凹部形成前に不純物が前記凹部の深さより
深く導入されていることを特徴とする請求項４記載の半
導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167906A JPH0729858A (ja) | 1993-07-07 | 1993-07-07 | 半導体チップの構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5167906A JPH0729858A (ja) | 1993-07-07 | 1993-07-07 | 半導体チップの構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0729858A true JPH0729858A (ja) | 1995-01-31 |
Family
ID=15858247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5167906A Pending JPH0729858A (ja) | 1993-07-07 | 1993-07-07 | 半導体チップの構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0729858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756666B2 (en) * | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| KR100843232B1 (ko) * | 2007-01-23 | 2008-07-02 | 삼성전자주식회사 | 측면패드를 구비하는 칩, 그 제조방법 및 그 칩을 이용한패키지 |
-
1993
- 1993-07-07 JP JP5167906A patent/JPH0729858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756666B2 (en) * | 1999-12-24 | 2004-06-29 | Nec Corporation | Surface mount package including terminal on its side |
| KR100843232B1 (ko) * | 2007-01-23 | 2008-07-02 | 삼성전자주식회사 | 측면패드를 구비하는 칩, 그 제조방법 및 그 칩을 이용한패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753205B2 (en) | Method for manufacturing a structure comprising a substrate with a cavity and a semiconductor integrated circuit bonded to a contact pad located in the cavity | |
| US6867489B1 (en) | Semiconductor die package processable at the wafer level | |
| US5668409A (en) | Integrated circuit with edge connections and method | |
| TWI397972B (zh) | Semiconductor device manufacturing method | |
| US7595222B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7872357B2 (en) | Protection for bonding pads and methods of formation | |
| US20100167534A1 (en) | Method for fabricating a semiconductor chip device having through-silicon-via (tsv) | |
| KR20040098539A (ko) | 반도체 칩의 제조 방법, 반도체 장치의 제조 방법, 반도체칩 및 반도체 장치 | |
| US20030025183A1 (en) | Packaged semiconductor device and method of manufacture using shaped die | |
| TWI407539B (zh) | Semiconductor device | |
| CN103681609B (zh) | 集成电路、芯片封装以及用于制造集成电路的方法 | |
| US11562976B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH09500240A (ja) | 表面取り付け及びフリップチップ技術 | |
| JP2017069381A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6746956B1 (en) | Hermetic seal for silicon die with metal feed through structure | |
| US7102216B1 (en) | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making | |
| US20110278569A1 (en) | Wafer level integration module with interconnects | |
| US7939379B2 (en) | Hybrid carrier and a method for making the same | |
| CN112236859A (zh) | 具有屏蔽结构的半导体器件 | |
| JP2004207509A (ja) | 半導体装置及びその製造方法 | |
| JP4696152B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0729858A (ja) | 半導体チップの構造及びその製造方法 | |
| JP3395747B2 (ja) | 半導体集積回路の製造方法 | |
| JP2001044414A (ja) | 半導体装置 | |
| EP0415106B1 (en) | Lead frames for semiconductor device |