JPS63126258A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63126258A JPS63126258A JP61271838A JP27183886A JPS63126258A JP S63126258 A JPS63126258 A JP S63126258A JP 61271838 A JP61271838 A JP 61271838A JP 27183886 A JP27183886 A JP 27183886A JP S63126258 A JPS63126258 A JP S63126258A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- terminals
- pellet
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000008188 pellet Substances 0.000 claims abstract description 34
- 238000004806 packaging method and process Methods 0.000 abstract description 6
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 4
- 239000011733 molybdenum Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上に半導体ペレットを面実装してなる半
導体装置の高密度実装に適用して有効な技術に関するも
のである。
導体装置の高密度実装に適用して有効な技術に関するも
のである。
〔従来の技術］
半導体ペレットの面実装技術については、株式会社工業
調査会、昭和５９年６月１日発行、「ノ１イブリッドＩ
Ｃ技術Ｊ （Ｐ１８０〜Ｐ１８４、Ｐ２５２〜Ｆ２５
６＞並びに、日経マグロウヒル社、昭和５９年６月１１
日発行、「日経エレクトロニクス別冊Ｎα２・マイクロ
デバイセズＪ（Ｐ１４０以下）に記載がある。
調査会、昭和５９年６月１日発行、「ノ１イブリッドＩ
Ｃ技術Ｊ （Ｐ１８０〜Ｐ１８４、Ｐ２５２〜Ｆ２５
６＞並びに、日経マグロウヒル社、昭和５９年６月１１
日発行、「日経エレクトロニクス別冊Ｎα２・マイクロ
デバイセズＪ（Ｐ１４０以下）に記載がある。
半導体ペレットを基板に面実装するには種々の方式があ
るが、例えばその一つに、フリップチップ方式がある。
るが、例えばその一つに、フリップチップ方式がある。
これは、半導体ペレット（以下、単にペレットという）
の電極に半田などの金属からなるＣＣＢ（Ｃｏｎｔｒｏ
ｌｌｅｄ Ｃｏ１１ａｐｓｅ Ｂｏｎｄｉｎｇ） バン
プを取付け、このバンプを介して上記ペレットを基板上
にフェイスダウンボンディングして基板側の端子と電気
的に接続する方式であり、高密度実装が可能であること
から、多層基板上に複数個のベレットを搭載したモジニ
ールなどを始めとする各種半導体装置に採用されている
。
の電極に半田などの金属からなるＣＣＢ（Ｃｏｎｔｒｏ
ｌｌｅｄ Ｃｏ１１ａｐｓｅ Ｂｏｎｄｉｎｇ） バン
プを取付け、このバンプを介して上記ペレットを基板上
にフェイスダウンボンディングして基板側の端子と電気
的に接続する方式であり、高密度実装が可能であること
から、多層基板上に複数個のベレットを搭載したモジニ
ールなどを始めとする各種半導体装置に採用されている
。
また、上記モジニールなどの半導体装置においては、基
板の表面にベレットの試験あるいはパターンの修正が必
要に応じて行えるように金属製のパッドが形成されてお
り、このパッドと前記端子とは基板内の配線層を介して
電気的に接続されている。
板の表面にベレットの試験あるいはパターンの修正が必
要に応じて行えるように金属製のパッドが形成されてお
り、このパッドと前記端子とは基板内の配線層を介して
電気的に接続されている。
ところが、パッドと端子とを基板内の配線層を介して電
気的に接続する前記半導体装置においては、そのための
特別の配線層を基板内に設ける必要があるため、基板の
有効配線密度が低下するという欠点がある。また、基板
に搭載されるペレットと基板内の信号層との間の距離が
長くなることから、配線遅延の問題が生ずる。
気的に接続する前記半導体装置においては、そのための
特別の配線層を基板内に設ける必要があるため、基板の
有効配線密度が低下するという欠点がある。また、基板
に搭載されるペレットと基板内の信号層との間の距離が
長くなることから、配線遅延の問題が生ずる。
本発明者は、これらの問題点が半導体装置の高集積化、
高速化の妨げとなっていることを見出した。
高速化の妨げとなっていることを見出した。
本発明の目的は、半導体装置の実装密度を向上させる技
術を提供することにある。
術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体ペレットを面実装するための端子と、
これと電気的に接続されるパッドとをベレット取付は基
板の表面で電気的に接続した半導体装置とするものであ
る。
これと電気的に接続されるパッドとをベレット取付は基
板の表面で電気的に接続した半導体装置とするものであ
る。
上記した手段によれば、パッドと端子とを電気的に接続
するための特別の配線層を基板内に設ける必要がな（な
るため、基板内の有効配線密度が向上し、ひいては半導
体装置の実装密度が向上する。
するための特別の配線層を基板内に設ける必要がな（な
るため、基板内の有効配線密度が向上し、ひいては半導
体装置の実装密度が向上する。
第１図は本発明の一実施例である半導体装置のベレット
取付は基板表面を示す概略平面図、第２図は半導体装置
を示す要部破断断面図である。
取付は基板表面を示す概略平面図、第２図は半導体装置
を示す要部破断断面図である。
本実施例の半導体装置は、ベレット取付は基板上にフリ
ップチップ方式によって半導体ベレットを面実装した半
導体装置であって、第２図に示すように、例えばセラミ
ックからなるモジュール多層基板３と、そり上に搭載さ
れた例えば論理集積回路を有する半導体ペレット４とに
より構成されている。
ップチップ方式によって半導体ベレットを面実装した半
導体装置であって、第２図に示すように、例えばセラミ
ックからなるモジュール多層基板３と、そり上に搭載さ
れた例えば論理集積回路を有する半導体ペレット４とに
より構成されている。
上記半導体ペレット４の各電極には、バリヤ金属を介し
て半田からなるＣＣＢバンブ５が取付けられ、このＣＣ
Ｂバンブ５を介して半導体ペレット４がモジニール多層
基板３の上に搭載されるようになっている。
て半田からなるＣＣＢバンブ５が取付けられ、このＣＣ
Ｂバンブ５を介して半導体ペレット４がモジニール多層
基板３の上に搭載されるようになっている。
また、モジュール多層基板３の表面には、上記半導体ペ
レット４の各電極に対応する端子２が例えばタングステ
ンあるいはモリブデンなどのペーストを印刷することに
よりパターン形成されている。
レット４の各電極に対応する端子２が例えばタングステ
ンあるいはモリブデンなどのペーストを印刷することに
よりパターン形成されている。
従って、前記ＣＣＢバンプ５とこの端子２を位置合わせ
して加熱炉内でリフローすることにより、モジュール多
層基板３と半導体ペレット４との電気的接続が行われる
。
して加熱炉内でリフローすることにより、モジュール多
層基板３と半導体ペレット４との電気的接続が行われる
。
一方、上記モジュール多層基板３の内部に形成された信
号層６は、例えば前記モリブデンペーストなどを用いて
所定の配線パターンを印刷したセラミックグリーンシー
トを多数枚重ね合わせた後、加熱炉内で焼結して得られ
るものであって、バイアホール７を介して所定の端子２
および人出力ピン８と電気的に接続されている。
号層６は、例えば前記モリブデンペーストなどを用いて
所定の配線パターンを印刷したセラミックグリーンシー
トを多数枚重ね合わせた後、加熱炉内で焼結して得られ
るものであって、バイアホール７を介して所定の端子２
および人出力ピン８と電気的に接続されている。
次に、第１図に示すように、モジュール多層基板３の表
面に形成された前記端子２の内、所定数のものには補修
パッド１が接続されており、上記）半導体ペレット４の
論理回路の修正などが必要に応じて行えるようになって
いる。
面に形成された前記端子２の内、所定数のものには補修
パッド１が接続されており、上記）半導体ペレット４の
論理回路の修正などが必要に応じて行えるようになって
いる。
この補修パッド１は、前記モリブデンペーストなどを用
いてモジュール多層基板３の表面に端子２のパターンを
印刷する際、使用するメタルマスクの所定個所に補修パ
ッド用パターンを形成しておけば、端子２と一体形成す
ることができるため、補修パッド１を形成するための特
別の工程が不要となる。
いてモジュール多層基板３の表面に端子２のパターンを
印刷する際、使用するメタルマスクの所定個所に補修パ
ッド用パターンを形成しておけば、端子２と一体形成す
ることができるため、補修パッド１を形成するための特
別の工程が不要となる。
その際、各補修バッド１は半導体ベレット４のボンディ
ング部の周囲、すなわち、モジニール多層基板３の空き
領域に形成すればよい。なお、リフロ一時にＣＣＢバン
ブ５の半田が溶融して端子２から補修バッド１の側に流
れて他の端子２と短絡するのを防止するため、補修バッ
ド１と端子２との接続部を半田に濡れ難い材料で被覆し
ておくことが望ましい。
ング部の周囲、すなわち、モジニール多層基板３の空き
領域に形成すればよい。なお、リフロ一時にＣＣＢバン
ブ５の半田が溶融して端子２から補修バッド１の側に流
れて他の端子２と短絡するのを防止するため、補修バッ
ド１と端子２との接続部を半田に濡れ難い材料で被覆し
ておくことが望ましい。
このように、本実施例では、補修バッド１と端子２との
電気的接続をモジュール多層基板３の表面で行っている
ため、モジニール多層基板３の内部にそのための配線層
を設ける必要がない。
電気的接続をモジュール多層基板３の表面で行っている
ため、モジニール多層基板３の内部にそのための配線層
を設ける必要がない。
また、必要に応じて論理回路の修正などを行う際には、
所定の補修バッド１と端子２との接続部を例えばレーザ
光の照射により切断し、その後、補修バッド１と他の端
子２との間にジャンパ線９などを接続すればよい。
所定の補修バッド１と端子２との接続部を例えばレーザ
光の照射により切断し、その後、補修バッド１と他の端
子２との間にジャンパ線９などを接続すればよい。
以上、本実施例によれば下記の効果を得ることができる
。
。
（１）、補修バッド１と端子２との電気的接続をモジュ
ール多層基板３の表面で行っているため、モジュール多
層基板３の内部にそのための配線層を設ける必要がなく
なり、信号層６の有効配線密度が向上する。
ール多層基板３の表面で行っているため、モジュール多
層基板３の内部にそのための配線層を設ける必要がなく
なり、信号層６の有効配線密度が向上する。
（２）、モジュール多層基板３の内部に上記配線層を設
けた場合に比較して、半導体ベレット４と信号層６との
距離が短“くなり、回路の配線遅延が低減される。
けた場合に比較して、半導体ベレット４と信号層６との
距離が短“くなり、回路の配線遅延が低減される。
（３）、上記（１）、（２）により、半導体装置の実装
密度が向上し、その高集積化・高速化が達成できる。
密度が向上し、その高集積化・高速化が達成できる。
（４）、モジュール多層基板３の内部に上記配線層を設
けた場合に比較して、基板製造工程が減少し、半導体装
置のコスト低減を図ることができる。
けた場合に比較して、基板製造工程が減少し、半導体装
置のコスト低減を図ることができる。
（５）、補修バッド１と端子２との接続部の切断が容易
に行えるため、論理回路の修正を短時間で行うことがで
きる。
に行えるため、論理回路の修正を短時間で行うことがで
きる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、基板は耐熱性合成樹脂などからなる多層基板で
もよい。
もよい。
また、その上に搭載される半導体ベレットも論理集債回
路を有するものに限定されず、従って、パッドも論理修
正用パッドのみならず、パターン修正や検査のためのパ
ッドであってもよい。
路を有するものに限定されず、従って、パッドも論理修
正用パッドのみならず、パターン修正や検査のためのパ
ッドであってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、ＣＣＢバンブを介
して多層基板上に半導体ベレットを搭載した半導体装置
に適用した場合について説明したが、本発明はそれに限
定されるものではなく、表面全面にわたって電極を形成
した半導体ベレットを多層基板上に面実装する方式の半
導体装置全般に適用して有効な技術である。
をその背景となった利用分野である、ＣＣＢバンブを介
して多層基板上に半導体ベレットを搭載した半導体装置
に適用した場合について説明したが、本発明はそれに限
定されるものではなく、表面全面にわたって電極を形成
した半導体ベレットを多層基板上に面実装する方式の半
導体装置全般に適用して有効な技術である。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
すなわち、半導体ベレットを面実装するための端子と、
これと電気的に接続されるパッドとをペレット取付は基
板の表面で電気的に接続した半導体装置とすることによ
り、パッドと端子とを電気的に接続するための特別の配
線層を基板内に設ける必要がなくなるため、基板内の有
効配線密度が向上し、半導体装置の実装密度を向上させ
ることができる。
これと電気的に接続されるパッドとをペレット取付は基
板の表面で電気的に接続した半導体装置とすることによ
り、パッドと端子とを電気的に接続するための特別の配
線層を基板内に設ける必要がなくなるため、基板内の有
効配線密度が向上し、半導体装置の実装密度を向上させ
ることができる。
第１図は本発明の一実施例である半導体装置のベレット
取付は基板表面を示す概略平面図、第２図はこの半導体
装置を示す要部破断断面図である。 １・・・補修バッド、２・・・端子、３・・・モジュー
ル多層基板（ベレット取付は基板）、４・・・半導体ベ
レット、５・・・ＣＣＢバンブ、６・・・信号層、７・
・・バイアホール、８・・・入出力ビン、９・・・ジャ
ンパ線。
取付は基板表面を示す概略平面図、第２図はこの半導体
装置を示す要部破断断面図である。 １・・・補修バッド、２・・・端子、３・・・モジュー
ル多層基板（ベレット取付は基板）、４・・・半導体ベ
レット、５・・・ＣＣＢバンブ、６・・・信号層、７・
・・バイアホール、８・・・入出力ビン、９・・・ジャ
ンパ線。
Claims (1)
- 【特許請求の範囲】 １、ペレット取付け基板の表面に、半導体ペレットを面
実装するための端子と、これと電気的に接続されるパッ
ドとを形成してなる半導体装置であって、前記端子とパ
ッドとを前記ペレット取付け基板の表面で電気的に接続
することを特徴とする半導体装置。 ２、前記半導体ペレットがＣＣＢバンプを有するもので
あることを特徴とする特許請求の範囲第１項記載の半導
体装置。 ３、前記半導体ペレットが論理集積回路を有するもので
あることを特徴とする特許請求の範囲第１項記載の半導
体装置。 ４、前記ペレット取付け基板がモジュール多層基板であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 ５、前記端子とパッドとが一体形成されたものであるこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271838A JPS63126258A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271838A JPS63126258A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63126258A true JPS63126258A (ja) | 1988-05-30 |
Family
ID=17505568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271838A Pending JPS63126258A (ja) | 1986-11-17 | 1986-11-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63126258A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01302832A (ja) * | 1988-05-31 | 1989-12-06 | Canon Inc | 電気回路装置 |
| US5126818A (en) * | 1987-05-26 | 1992-06-30 | Matsushita Electric Works, Ltd. | Semiconductor device |
| JP2000013138A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | アレーアンテナ給電装置 |
| US7207466B2 (en) | 2001-12-05 | 2007-04-24 | Masterchem Industries Llc | Spout |
-
1986
- 1986-11-17 JP JP61271838A patent/JPS63126258A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126818A (en) * | 1987-05-26 | 1992-06-30 | Matsushita Electric Works, Ltd. | Semiconductor device |
| JPH01302832A (ja) * | 1988-05-31 | 1989-12-06 | Canon Inc | 電気回路装置 |
| JP2000013138A (ja) * | 1998-06-18 | 2000-01-14 | Mitsubishi Electric Corp | アレーアンテナ給電装置 |
| US7207466B2 (en) | 2001-12-05 | 2007-04-24 | Masterchem Industries Llc | Spout |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356453B1 (en) | Electronic package having flip chip integrated circuit and passive chip component | |
| US6137062A (en) | Ball grid array with recessed solder balls | |
| US6546620B1 (en) | Flip chip integrated circuit and passive chip component package fabrication method | |
| US7224073B2 (en) | Substrate for solder joint | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| US5491364A (en) | Reduced stress terminal pattern for integrated circuit devices and packages | |
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| JPH06296080A (ja) | 電子部品実装基板及び電子部品実装方法 | |
| US7387910B2 (en) | Method of bonding solder pads of flip-chip package | |
| JP2001185640A (ja) | 表面実装型パッケージ及び電子部品並びに電子部品の製造方法 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| KR100648039B1 (ko) | 솔더 볼 형성 방법과 이를 이용한 반도체 패키지의 제조방법 및 구조 | |
| JP4629912B2 (ja) | はんだバンプの形成方法 | |
| JPS63126258A (ja) | 半導体装置 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JPH0371649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JP3410199B2 (ja) | 接続部材の橋絡防止装置並びにこれを有する半導体集積回路及び実装基板 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JP2841825B2 (ja) | 混成集積回路 | |
| JPH10233469A (ja) | 半導体装置 | |
| KR100367729B1 (ko) | 멀티플 라인 그리드 어레이 패키지 |